JPH04287256A - 出力バッファ障害検出方式 - Google Patents
出力バッファ障害検出方式Info
- Publication number
- JPH04287256A JPH04287256A JP3051952A JP5195291A JPH04287256A JP H04287256 A JPH04287256 A JP H04287256A JP 3051952 A JP3051952 A JP 3051952A JP 5195291 A JP5195291 A JP 5195291A JP H04287256 A JPH04287256 A JP H04287256A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output buffer
- signals
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 71
- 230000005540 biological transmission Effects 0.000 claims abstract 2
- 238000001514 detection method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 7
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は出力バッファを介したデ
ータ信号の転送における出力バッファ障害検出方式に関
する。制御側の装置に対して複数の被制御側（制御され
る）の装置を設け，制御側の装置からの同じデータ信号
を複数の被制御装置に伝送する技術は，情報処理，通信
，制御等の各種のシステムにおいて利用されている。 このような場合，データ信号を出力バッファを介して伝
送するが，その出力バッファに障害が発生するとシステ
ムが誤った動作をするため，出力バッファの障害を効率
的に検出することが望まれている。
ータ信号の転送における出力バッファ障害検出方式に関
する。制御側の装置に対して複数の被制御側（制御され
る）の装置を設け，制御側の装置からの同じデータ信号
を複数の被制御装置に伝送する技術は，情報処理，通信
，制御等の各種のシステムにおいて利用されている。 このような場合，データ信号を出力バッファを介して伝
送するが，その出力バッファに障害が発生するとシステ
ムが誤った動作をするため，出力バッファの障害を効率
的に検出することが望まれている。
【０００２】
【従来の技術】図６は従来のデータ信号の伝送のための
配線方式を示す図である。ある装置Ａにより制御される
複数の装置Ｂ１〜Ｂｎで構成する装置Ｂ群が設けられ，
装置Ａから装置Ｂ群へのデータ信号を同一にする技術が
用いられる。なお，データ信号が同一でも，各装置Ｂ１
〜Ｂｎにおいてデータ信号中に含まれた宛先（アドレス
）を識別して自分宛のデータだけを取り込み，自分宛で
ないデータは無視する構成をとることもある。このよう
な構成をとる装置として例えば，交換機において複数の
加入者回路に対して上位の加入者制御回路を設けて，加
入者制御回路から各加入者回路に対して制御用のデータ
信号を送信して制御する装置がある。
配線方式を示す図である。ある装置Ａにより制御される
複数の装置Ｂ１〜Ｂｎで構成する装置Ｂ群が設けられ，
装置Ａから装置Ｂ群へのデータ信号を同一にする技術が
用いられる。なお，データ信号が同一でも，各装置Ｂ１
〜Ｂｎにおいてデータ信号中に含まれた宛先（アドレス
）を識別して自分宛のデータだけを取り込み，自分宛で
ないデータは無視する構成をとることもある。このよう
な構成をとる装置として例えば，交換機において複数の
加入者回路に対して上位の加入者制御回路を設けて，加
入者制御回路から各加入者回路に対して制御用のデータ
信号を送信して制御する装置がある。
【０００３】このような場合の配線構成として，（ａ）
．に示すように出力バッファを共通にしたマルチ配線
方式と，（ｂ） ．に示すように各装置Ｂ１〜Ｂｎに対
応して個別の出力バッファを設けるスター配線方式とが
ある。このうち（ａ） ．に示すマルチ配線方式は，装
置Ｂ群の中で電源通電中に挿抜（活線挿抜）を行う必要
がある場合，例えば１つの装置Ｂに障害が発生した時に
装置Ａや他の装置Ｂを休止せずに障害装置Ｂを挿抜する
と，データ信号線にノイズが誘発され，他の装置が誤っ
たデータ信号を受信してしまうという欠点がある。また
，出力バッファが障害になるとデータ線が全てスタック
（固定）してしまい，データ信号線を共有する全ての装
置Ｂでデータ信号を正常に受信できなくなる。これに対
し，（ｂ） ．のスター配線方式では，出力バッファが
装置Ｂ群のそれぞれに個別に設けられているため，上記
のような活線挿抜による影響を受けない。
．に示すように出力バッファを共通にしたマルチ配線
方式と，（ｂ） ．に示すように各装置Ｂ１〜Ｂｎに対
応して個別の出力バッファを設けるスター配線方式とが
ある。このうち（ａ） ．に示すマルチ配線方式は，装
置Ｂ群の中で電源通電中に挿抜（活線挿抜）を行う必要
がある場合，例えば１つの装置Ｂに障害が発生した時に
装置Ａや他の装置Ｂを休止せずに障害装置Ｂを挿抜する
と，データ信号線にノイズが誘発され，他の装置が誤っ
たデータ信号を受信してしまうという欠点がある。また
，出力バッファが障害になるとデータ線が全てスタック
（固定）してしまい，データ信号線を共有する全ての装
置Ｂでデータ信号を正常に受信できなくなる。これに対
し，（ｂ） ．のスター配線方式では，出力バッファが
装置Ｂ群のそれぞれに個別に設けられているため，上記
のような活線挿抜による影響を受けない。
【０００４】
【発明が解決しようとする課題】上記の従来例の（ｂ）
．のスター配線方式では出力バッファが装置Ｂ群の装
置数に応じて設ける必要があるため出力バッファの障害
発生確率がそれに応じて増大するという問題があった。 本発明は出力バッファの障害が簡単な構成で検出できる
出力バッファ障害検出方式を提供することを目的とする
。
．のスター配線方式では出力バッファが装置Ｂ群の装
置数に応じて設ける必要があるため出力バッファの障害
発生確率がそれに応じて増大するという問題があった。 本発明は出力バッファの障害が簡単な構成で検出できる
出力バッファ障害検出方式を提供することを目的とする
。
【０００５】
【課題を解決するための手段】図１は本発明の第１の原
理図，図２は本発明の第２の原理図である。図１は個別
の出力バッファの障害検出の構成であり，図２はスター
配線の場合の出力バッファの障害検出の構成であり，図
において１，１−１〜１−ｎは出力バッファ，２は２入
力のチェック回路，３は出力バッファがｎ個の場合に入
力信号と各出力バッファの出力を入力とするｎ＋１入力
のチェック回路である。本発明は出力バッファの入力信
号に対して出力すべき正常な信号出力と異なる異常出力
を検出するチェック回路を設けるものである。
理図，図２は本発明の第２の原理図である。図１は個別
の出力バッファの障害検出の構成であり，図２はスター
配線の場合の出力バッファの障害検出の構成であり，図
において１，１−１〜１−ｎは出力バッファ，２は２入
力のチェック回路，３は出力バッファがｎ個の場合に入
力信号と各出力バッファの出力を入力とするｎ＋１入力
のチェック回路である。本発明は出力バッファの入力信
号に対して出力すべき正常な信号出力と異なる異常出力
を検出するチェック回路を設けるものである。
【０００６】
【作用】図１に示す出力バッファ１は，ノンインバート
バッファであるものとする。チェック回路２は入力信号
と出力バッファ１の出力信号を入力とする２入力が同一
であるか否かをチェックする回路により構成される。２
入力信号が不一致の場合，障害であることを表す出力を
発生する。また，出力バッファ１がインバートバッファ
であれば，チェック回路２は２入力信号が異なるか否か
をチェックして，両者が一致すると障害であることを表
す出力を発生する。出力バッファ１がインバートバッフ
ァである場合は，チェック回路２は２入力信号が一致す
るか否かをチェックすることにより出力バッファ１の障
害を検出できる。
バッファであるものとする。チェック回路２は入力信号
と出力バッファ１の出力信号を入力とする２入力が同一
であるか否かをチェックする回路により構成される。２
入力信号が不一致の場合，障害であることを表す出力を
発生する。また，出力バッファ１がインバートバッファ
であれば，チェック回路２は２入力信号が異なるか否か
をチェックして，両者が一致すると障害であることを表
す出力を発生する。出力バッファ１がインバートバッフ
ァである場合は，チェック回路２は２入力信号が一致す
るか否かをチェックすることにより出力バッファ１の障
害を検出できる。
【０００７】次に図２において，出力バッファ１−１〜
１−ｎの各出力信号はチェック回路３に入力すると共に
，入力信号も入力される。チェック回路３はｎ＋１の信
号の状態をチェックして，正常動作状態であれば対応す
る信号出力を発生し，出力バッファの１つが障害であれ
ば障害であることを表す出力を発生する。出力バッファ
１−１〜１−ｎはノンインバートバッファか，インバー
トバッファかに対応してチェック回路３のチェック機能
を変更すればよい。
１−ｎの各出力信号はチェック回路３に入力すると共に
，入力信号も入力される。チェック回路３はｎ＋１の信
号の状態をチェックして，正常動作状態であれば対応す
る信号出力を発生し，出力バッファの１つが障害であれ
ば障害であることを表す出力を発生する。出力バッファ
１−１〜１−ｎはノンインバートバッファか，インバー
トバッファかに対応してチェック回路３のチェック機能
を変更すればよい。
【０００８】
【実施例】図３は実施例１の構成図である。図４は実施
例２の構成図，図５は実施例２の他の構成図である。図
３の構成は，上記図１に示す第１の原理図に対応する実
施例の構成である。図３において，３０は出力バッファ
（図１の１に対応），３１は排他的論理和回路（ＥＯＲ
回路で表示）である（図１のチェック回路２に対応）。 出力バッファ１がノンインバートバッファである場合の
，ＥＯＲ回路３１の動作を動作図３２として示す。この
動作図により，出力バッファの入力値と出力値が同じ場
合は，ＥＯＲ回路３１は“Ｌ”出力（正常）を発生し，
両者が異なると出力バッファが異常であることを表す“
Ｈ”出力を発生する。出力バッファ３０がインバートバ
ッファである場合は，ＥＯＲ回路３１の出力を反転する
ことにより図３の場合と同様の正常，異常を表す論理出
力が発生する。
例２の構成図，図５は実施例２の他の構成図である。図
３の構成は，上記図１に示す第１の原理図に対応する実
施例の構成である。図３において，３０は出力バッファ
（図１の１に対応），３１は排他的論理和回路（ＥＯＲ
回路で表示）である（図１のチェック回路２に対応）。 出力バッファ１がノンインバートバッファである場合の
，ＥＯＲ回路３１の動作を動作図３２として示す。この
動作図により，出力バッファの入力値と出力値が同じ場
合は，ＥＯＲ回路３１は“Ｌ”出力（正常）を発生し，
両者が異なると出力バッファが異常であることを表す“
Ｈ”出力を発生する。出力バッファ３０がインバートバ
ッファである場合は，ＥＯＲ回路３１の出力を反転する
ことにより図３の場合と同様の正常，異常を表す論理出
力が発生する。
【０００９】次に図４に示す実施例２の構成及び図５に
示す実施例２の他の構成を説明すると，これらの構成は
何れも上記図２の第２の原理図に対応する実施例構成で
あり，図４，図５において４０−１〜４０−ｎは複数の
出力バッファ（図２の１−１〜１−ｎに対応），４１（
図４），４２（図５）はパリティ発生回路（ＰＧ回路で
表示）であり，図２の多入力のチェック回路３をパリテ
ィ発生回路により実現したものである。図４のＡ．の構
成では，各出力バッファ４０−１〜４０−ｎはノンイン
バートバッファであって，出力バッファの数ｎが奇数個
の場合の構成であり，パリティ発生回路４１は偶数パリ
ティを生成するものとする。
示す実施例２の他の構成を説明すると，これらの構成は
何れも上記図２の第２の原理図に対応する実施例構成で
あり，図４，図５において４０−１〜４０−ｎは複数の
出力バッファ（図２の１−１〜１−ｎに対応），４１（
図４），４２（図５）はパリティ発生回路（ＰＧ回路で
表示）であり，図２の多入力のチェック回路３をパリテ
ィ発生回路により実現したものである。図４のＡ．の構
成では，各出力バッファ４０−１〜４０−ｎはノンイン
バートバッファであって，出力バッファの数ｎが奇数個
の場合の構成であり，パリティ発生回路４１は偶数パリ
ティを生成するものとする。
【００１０】この構成による動作は，図４のＢ．の動作
表に示され，各出力バッファ４０−１〜４０−ｎへの入
力信号が“Ｌ”の時には，各出力バッファが正常であれ
ば，パリティ発生回路４１の出力も“Ｌ”である（全て
の入力が“Ｌ”で，“Ｈ”がゼロであるから）。また，
入力信号が“Ｈ”の時も出力信号は“Ｌ”となる（偶数
個の“Ｈ”入力であるから）。しかし，入力信号が“Ｌ
”の場合，出力バッファのうち，その奇数個（１個，３
個，・・）が“Ｈ”スタック障害になると，パリティ発
生回路４１の出力は“Ｈ”となって障害検出を表示する
。また，各出力バッファへの入力が“Ｈ”の時に，出力
バッファの奇数個が“Ｌ”スタック障害になると，パリ
ティ発生回路４１の出力は“Ｈ”となる。従って，パリ
ティ発生回路４１の出力が“Ｈ”であれば，その出力バ
ッファ４０−１〜４０−ｎ内に障害が発生していること
を表示する。
表に示され，各出力バッファ４０−１〜４０−ｎへの入
力信号が“Ｌ”の時には，各出力バッファが正常であれ
ば，パリティ発生回路４１の出力も“Ｌ”である（全て
の入力が“Ｌ”で，“Ｈ”がゼロであるから）。また，
入力信号が“Ｈ”の時も出力信号は“Ｌ”となる（偶数
個の“Ｈ”入力であるから）。しかし，入力信号が“Ｌ
”の場合，出力バッファのうち，その奇数個（１個，３
個，・・）が“Ｈ”スタック障害になると，パリティ発
生回路４１の出力は“Ｈ”となって障害検出を表示する
。また，各出力バッファへの入力が“Ｈ”の時に，出力
バッファの奇数個が“Ｌ”スタック障害になると，パリ
ティ発生回路４１の出力は“Ｈ”となる。従って，パリ
ティ発生回路４１の出力が“Ｈ”であれば，その出力バ
ッファ４０−１〜４０−ｎ内に障害が発生していること
を表示する。
【００１１】この図４の構成でも，全ての障害に対処で
きない，その場合は，動作表内に障害検出せずとして表
示してある場合である。しかし，一般的にデータ信号線
には，“Ｌ”，“Ｈ”レベルのデータが乗っていること
が普通であり，且つ出力バッファの障害が複数個同時に
発生する確率は極めて低いのでこの動作に示す障害検出
の機能があれば有効に障害検出を行うことができる。図
５の実施例構成では，各出力バッファ４０−１〜４０−
ｎはノンインバートバッファであって，出力バッファの
数ｎが偶数個の場合の構成であり，図４の場合と異なり
入力信号をパリティ発生回路４１に入力させず，偶数パ
リティを発生する回路であると図４の場合と同様の動作
図により動作を行う。この構成でも図４と同様の場合に
障害検出ができないが，有効な障害検出を行うことがで
きる。
きない，その場合は，動作表内に障害検出せずとして表
示してある場合である。しかし，一般的にデータ信号線
には，“Ｌ”，“Ｈ”レベルのデータが乗っていること
が普通であり，且つ出力バッファの障害が複数個同時に
発生する確率は極めて低いのでこの動作に示す障害検出
の機能があれば有効に障害検出を行うことができる。図
５の実施例構成では，各出力バッファ４０−１〜４０−
ｎはノンインバートバッファであって，出力バッファの
数ｎが偶数個の場合の構成であり，図４の場合と異なり
入力信号をパリティ発生回路４１に入力させず，偶数パ
リティを発生する回路であると図４の場合と同様の動作
図により動作を行う。この構成でも図４と同様の場合に
障害検出ができないが，有効な障害検出を行うことがで
きる。
【００１２】
【発明の効果】本発明によれば簡単な付加回路により出
力バッファの障害を検出することができる。特にパリテ
ィ発生回路を使用した場合複数信号線に対し１個の付加
回路で複数個の出力バッファに対する障害検出を実現す
ることができる。
力バッファの障害を検出することができる。特にパリテ
ィ発生回路を使用した場合複数信号線に対し１個の付加
回路で複数個の出力バッファに対する障害検出を実現す
ることができる。
【図１】本発明の第１の原理図である。
【図２】本発明の第２の原理図である。
【図３】実施例１の構成図である。
【図４】実施例２の構成図である。
【図５】実施例２の他の構成図である。
【図６】従来のデータ信号の伝送のための配線方式を示
す図である。
す図である。
Claims (2)
- 【請求項１】 一方の装置から複数の装置にそれぞれ
出力バッファを介したデータ信号の伝送における出力バ
ッファ障害検出方式において，各出力バッファの入力信
号と出力信号を入力とする２入力のチェック回路を設け
，該チェック回路は２つの信号を比較することにより正
常でない場合に出力バッファの障害検出信号を発生する
こと特徴とする出力バッファ障害検出方式。 - 【請求項２】 一方の装置から複数の装置にそれぞれ
出力バッファを介したデータ信号の伝送における出力バ
ッファ障害検出方式において，入力信号と各バッファの
出力信号を入力とするチェック回路を設け，該チェック
回路は入力信号と出力信号における正常時と少なくとも
１つの出力バッファの障害を表す出力信号を発生するこ
とを特徴とする出力バッファ障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051952A JPH04287256A (ja) | 1991-03-18 | 1991-03-18 | 出力バッファ障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051952A JPH04287256A (ja) | 1991-03-18 | 1991-03-18 | 出力バッファ障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287256A true JPH04287256A (ja) | 1992-10-12 |
Family
ID=12901214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051952A Withdrawn JPH04287256A (ja) | 1991-03-18 | 1991-03-18 | 出力バッファ障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287256A (ja) |
-
1991
- 1991-03-18 JP JP3051952A patent/JPH04287256A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539682A (en) | Method and apparatus for signaling on-line failure detection | |
| JPH0746322B2 (ja) | 障害装置特定システム | |
| US5421002A (en) | Method for switching between redundant buses in a distributed processing system | |
| US6330694B1 (en) | Fault tolerant system and method utilizing the peripheral components interconnection bus monitoring card | |
| JPH0442691B2 (ja) | ||
| JPH04287256A (ja) | 出力バッファ障害検出方式 | |
| JP3323954B2 (ja) | 情報表示装置 | |
| JPS6249453A (ja) | 疑似障害発生回路 | |
| KR100197441B1 (ko) | 전전자 교환기에서 백보드를 이용한 탈장 감지 장치 | |
| JPH04305748A (ja) | 高信頼性バス | |
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPH07221722A (ja) | 監視情報転送方法及び監視・転送回路 | |
| JPH0629960A (ja) | 故障点評定方法 | |
| JPS5955656A (ja) | バス信号のチエツク方式 | |
| JPH05134945A (ja) | バスインターフエース機構 | |
| JPS60244134A (ja) | ル−プ状伝送路における品質劣化情報伝送方法 | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JPH05336131A (ja) | データ伝送システム | |
| JPS63136141A (ja) | 障害処理方式 | |
| JPS60221842A (ja) | 論理装置の故障診断回路 | |
| JPH03222199A (ja) | 半導体メモリ | |
| JPS63247854A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |