JPH04286115A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04286115A
JPH04286115A JP5000491A JP5000491A JPH04286115A JP H04286115 A JPH04286115 A JP H04286115A JP 5000491 A JP5000491 A JP 5000491A JP 5000491 A JP5000491 A JP 5000491A JP H04286115 A JPH04286115 A JP H04286115A
Authority
JP
Japan
Prior art keywords
contact hole
wafer
plasma
wiring layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5000491A
Other languages
English (en)
Inventor
Yoshimi Shiotani
喜美 塩谷
Kenji Koyama
小山 堅二
Toru Kobayashi
徹 小林
Tsutomu Saito
勉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5000491A priority Critical patent/JPH04286115A/ja
Publication of JPH04286115A publication Critical patent/JPH04286115A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。近年,超LSIのコンタクトホールの幅は年々
小さくなり,サブミクロン,ハーフミクロンに達してい
る。このため,コンタクト抵抗は極く僅かの堆積物がコ
ンタクトホール内にあっても増大しやすくなる。
【0002】コンタクト抵抗の増大は超LSIの信頼性
を著しく劣化させる。したがって,堆積物を除去しコン
タクト抵抗を安定して低く押さえる必要がある。
【0003】
【従来の技術】従来,集積回路のコンタクトホール形成
の際の酸化膜のエッチングは,CF4 ,CHF3 等
のガスをArガスで希釈して異方性エッチングを行って
いた。通常CF4 ,CHF3 の流量は,ほぼ同量で
よいが,集積回路が超LSIとなり,コンタクトホール
のサイズがサブミクロンとなると,精密なコントロール
が不可欠となり,CHF3 の割合を大きくして,Si
O2 (酸化膜)のSiに対する選択比を向上させる必
要が出てきた。
【0004】一方,CHF3 の割合が大きいと,CH
F3 の分解により有機系の堆積物が生じ易くなり,そ
れがコンタクトホール内に堆積するというデメリットが
ある。したがって,コンタクトホールを埋め込んで配線
層を形成する時,コンタクト抵抗が増大する場合があり
,安定性に欠けるといって問題があった。
【0005】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み,たとえコンタクトホール形成時にコンタクトホー
ル内に堆積物が生じたとしても,その堆積物を効果的に
除去して,コンタクト抵抗の低い配線層を安定して形成
できる方法を提供することを目的とする。
【0006】
【課題を解決するための手段】図1(a) 〜(d) 
は実施例を説明するための工程順断面図である。上記課
題は,半導体基板1上或いは導電体上に形成された絶縁
膜2,6をドライエッチングしてコンタクトホール10
を形成したウエハー12を, 該コンタクトホール10
を埋め込む配線層13を形成する前に, 加熱された水
素を含む雰囲気または水素プラズマを含む雰囲気または
水素プラズマと塩素プラズマを含む雰囲気にさらして,
該コンタクトホール10に堆積した堆積物11を除去す
る半導体装置の製造方法によって解決される。
【0007】
【作用】コンタクトホール10形成時にコンタクトホー
ル10内に有機系の堆積物が生じても,加熱された水素
を含む雰囲気にさらすようにすれば,水素ガスが有機物
と反応してCH4,  C2 H2 等の揮発性のガス
を生じ,堆積物が除去される。
【0008】また,水素プラズマを含む雰囲気中に存在
する例えばH+ イオン,Hラジカル等も同様の作用を
なし,堆積物が除去される。コンタクトホール10形成
時にエッチングガスが金属製のチャンバ内壁やその他の
金属部をエッチングして,例えばAlやFeやそれらの
金属化合物がコンタクトホール10内に堆積することが
ある。 この場合,塩素プラズマを含む雰囲気にさらすようにす
れば,例えばCl− イオン,Clラジカル等により,
AlやFeやそれらの金属化合物の堆積物は,AlCl
3 ,FeCl3 等となって蒸発し除去される。
【0009】
【実施例】図1(a) 〜(d) は実施例を説明する
ための工程順断面図で,拡散領域(ソース・ドレイン)
,ゲート電極に接続する配線層を形成する工程を示して
いる。第2図は第1の実施例を示す処理装置の概念図,
第3図は第2の実施例を示す処理装置の概念図である。
【0010】以下,これらの図を参照しながら実施例に
着いて説明する。 図1(a) 参照 Si基板1にゲート酸化膜2,フィールド酸化膜3,ゲ
ート電極4,絶縁膜側壁5,拡散領域(ソース・ドレイ
ン)6が形成され,全面を覆う絶縁膜7が形成される。 ゲート電極4は例えばポリSiであり,絶縁膜7は例え
ば厚さ1000Å程度のSiO2 膜である。
【0011】絶縁膜7の上にレジストを塗布し,ソース
・ドレイン6上に開孔9をパターニングしてレジストマ
スク8を形成する。開孔9の幅は,例えば0.5 μm
である。開孔9から,ArとCF4 とCHF3 の混
合ガスをエッチングガスとして,絶縁膜7の異方性エッ
チングを行う。CF4 とCHF3 の流量比は,例え
ば30:70である。
【0012】図1(b) 参照 CF4 とCHF3 の混合ガスによる異方性エッチン
グを行い,ソース・ドレイン6の表面を露出するコンタ
クトホール10を形成した後, レジストマスク8を剥
離する。
【0013】コンタクトホール10内にはエッチングガ
スが分解して生じた有機系の堆積物11が残る。 図1(c) 参照 ウエハーを加熱されたH2 雰囲気,あるいはH2 プ
ラズマを含む雰囲気,あるいはH2 プラズマとCl2
 プラズマを含む雰囲気にさらして,堆積物11を除去
する処理を行う。
【0014】図1(d) 参照 この後,全面に例えばポリSiを堆積して,ソース・ド
レイン6に接続する配線層13を形成する。
【0015】次に,図2を参照しながら,堆積物11を
除去する第1の実施例について説明する。図2において
,12はウエハーで堆積物11があるウエハー, 14
は支持台, 15は石英管, 16はヒータ, 17a
は処理用ガスでAr,17b は処理用ガスでH2 ,
17cは配線層用原料ガスでSiH4 ,18a 〜1
8d はバルブ, 19a 〜19c はガス供給管を
表す。
【0016】ウエハー12を支持台14に載せて石英管
15内に配置し, ヒータ16によりウエハー12を6
00 〜650 ℃に加熱する。H2 100cc/m
in をAr900cc/min で希釈して石英管1
5内に供給する。5〜10分の供給により堆積物11を
完全に除去することができた。
【0017】H2 とArの供給を止め,ウエハー12
の温度はそのままにしてガス供給管19cからSiH4
 を供給する。SiH4 の供給量は100 〜400
 cc/minである。20分の供給により,厚さ20
00ÅのポリSiの配線層13を形成した。この後,配
線層13をパターニングして配線パターンを形成した。
【0018】このようにして,コンタクト抵抗の低い配
線パターンが形成された。次に,図3を参照しながら,
堆積物11を除去する第2の実施例について説明する。 図3において,12はウエハーでレジストマスク8の形
成されたウエハー, 20はステージ, 21はAlチ
ャンバ,22は石英シャワー, 23a 〜23f は
処理用ガス,24a 〜24g はバルブ, 25a 
〜25f はガス供給管,26はRF電源を表す。
【0019】ウエハー12をステージ20に載せてAl
チャンバ21内に配置し, 真空に引いた後, Arと
CF4 とCHF3 をAlチャンバ21内に供給する
。圧力は100 mTorr,ガスの流量は各ガスとも
40〜100 sccm程度とし,CF4 とCHF3
 の流量比は,30:70とする。RF電源26から1
3.56MHz,1kWの電力を供給してプラズマをた
て,SiO2 膜7の異方性エッチングを行いコンタク
トホール10を形成する。SiO2 膜7が除去された
後のコンタクトホール10内には堆積物11が残る。
【0020】この堆積物はCF4 やCHF3 のエッ
チングガスが分解して生じた有機物である。時には,A
lチャンバ21やその他の金属部がエッチングされて生
じた金属微粉及び金属化合物微粉が混在することもある
。堆積物11を除去するため,Arで希釈したH2 を
40〜100 sccmAlチャンバ21内に供給する
か,あるいはそれに加えてCl2 を40〜100 s
ccm供給し,プラズマをたてる。
【0021】水素プラズマ及び塩素プラズマにより堆積
物11が除去される。ウエハー12をAlチャンバ21
から取り出してレジストマスク8を剥離した後,例えば
CVD法によりコンタクトホール10を埋め込むポリS
iを堆積して配線層13を形成し,配線層13をパター
ニングして配線パターンを形成する。
【0022】このようにして,コンタクト抵抗の低い配
線パターンが形成される。なお,実施例ではソース・ド
レインに接続するポリSiの配線について説明したが,
本発明はその他にも適用可能で,例えば下層配線と上層
配線をコンタクトホールを介して接続する場合にも極め
て有効に適用できる。
【0023】
【発明の効果】以上説明したように,本発明によれば絶
縁膜にコンタクトホールを形成するエッチングの際生じ
た有機系または金属系の堆積物を除去することができ,
コンタクト抵抗を安定性よく低く押さえることができる
【0024】本発明は超LSIの微細化に伴う微細なコ
ンタクトホールを信頼性よく形成する効果を奏し,生産
性向上に寄与するものである。
【図面の簡単な説明】
【図1】(a) 〜(d) は実施例を説明するための
工程順断面図である
【図2】第1の実施例を示す処理装置の概念図である。
【図3】第2の実施例を示す処理装置の概念図である。
【符号の説明】
1は半導体基板であってSi基板 2はゲート酸化膜 3はフィールド酸化膜 4はゲート電極 5は絶縁膜側壁 6は拡散領域であってソース・ドレイン7は絶縁膜であ
ってSiO2 膜 8はレジストマスク 9は開孔 10はコンタクトホール 11は堆積物 12はウエハー 13は配線層 14は支持台 15は石英管 16はヒータ 17a, 17bは処理用ガス 17c は配線用原料ガス 18a 〜18d はバルブ 19a 〜19c はガス供給管 20はステージ 21はAlチャンバ 22は石英シャワー 23a 〜23f は処理用ガス 24a 〜24g はバルブ 25a 〜25f はガス供給管

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板(1) 上或いは導電体上
    に形成された絶縁膜(2, 6)をドライエッチングし
    てコンタクトホール(10)を形成したウエハー(12
    )を, 該コンタクトホール(10)を埋め込む配線層
    (13)を形成する前に, 加熱された水素を含む雰囲
    気または水素プラズマを含む雰囲気または水素プラズマ
    と塩素プラズマを含む雰囲気にさらして,該コンタクト
    ホール(10)に堆積した堆積物(11)を除去するこ
    とを特徴とする半導体装置の製造方法。
JP5000491A 1991-03-15 1991-03-15 半導体装置の製造方法 Withdrawn JPH04286115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5000491A JPH04286115A (ja) 1991-03-15 1991-03-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5000491A JPH04286115A (ja) 1991-03-15 1991-03-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04286115A true JPH04286115A (ja) 1992-10-12

Family

ID=12846858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5000491A Withdrawn JPH04286115A (ja) 1991-03-15 1991-03-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04286115A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020254A (en) * 1995-11-22 2000-02-01 Nec Corporation Method of fabricating semiconductor devices with contact holes
US6645870B2 (en) 2001-07-11 2003-11-11 Hitachi, Ltd. Process for fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020254A (en) * 1995-11-22 2000-02-01 Nec Corporation Method of fabricating semiconductor devices with contact holes
US6645870B2 (en) 2001-07-11 2003-11-11 Hitachi, Ltd. Process for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US7291550B2 (en) Method to form a contact hole
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US6013575A (en) Method of selectively depositing a metal film
US6939808B2 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
KR100679375B1 (ko) 마스킹 방법
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
US5514425A (en) Method of forming a thin film
JPH09148268A (ja) 半導体装置の製造方法
KR20020061001A (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
US7022618B2 (en) Method of forming a conductive contact
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
US6337270B2 (en) Process for manufacturing semiconductor device
JPH11214356A (ja) シリコン基板のドライエッチング方法
JP3270196B2 (ja) 薄膜形成方法
JPH04286115A (ja) 半導体装置の製造方法
JP3371179B2 (ja) 配線形成方法
KR100190498B1 (ko) 다결정실리콘막의 에칭방법
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
KR20000071322A (ko) 반도체 장치 제조 방법
JP2702007B2 (ja) 半導体装置の製造方法
JP2001257261A (ja) 半導体装置の製造方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JPH06204186A (ja) 銅薄膜のドライエッチング方法
JPH11214354A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514