JPH04278534A - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JPH04278534A JPH04278534A JP3231863A JP23186391A JPH04278534A JP H04278534 A JPH04278534 A JP H04278534A JP 3231863 A JP3231863 A JP 3231863A JP 23186391 A JP23186391 A JP 23186391A JP H04278534 A JPH04278534 A JP H04278534A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- nitride film
- silicon nitride
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000926 separation method Methods 0.000 title abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 56
- 125000006850 spacer group Chemical group 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 38
- 238000002955 isolation Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 241000293849 Cordylanthus Species 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 126
- 238000000206 photolithography Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の素子分離方
法に係り、特にバーズビーク（ｂｉｒｄｓ ｂｅａｋ）
領域が最小化できる半導体装置の素子分離方法に関する
。
法に係り、特にバーズビーク（ｂｉｒｄｓ ｂｅａｋ）
領域が最小化できる半導体装置の素子分離方法に関する
。
【０００２】
【従来の技術】最近、半導体装置が高集積化されるにつ
れ、素子分離面積を最小に縮める必要性が増大されてい
る、また、デザインルールがサブミクロンに縮められる
ことにより、さらに改善された素子分離技術を必要とす
る。
れ、素子分離面積を最小に縮める必要性が増大されてい
る、また、デザインルールがサブミクロンに縮められる
ことにより、さらに改善された素子分離技術を必要とす
る。
【０００３】素子分離技術として通常用いられてきたＬ
ＯＣＯＳ方法でのバーズビークを減少させるためにＳＩ
ＬＯ（Ｓｅａｌｅｄ Ｉｎｔｅｒｆａｃｅ Ｌｏｃａｌ
Ｏｘｉｄａｔｉｏｎ）とＰＢＬ（Ｐｏｌｙ Ｂｕｆｆ
ｅｒｅｄ ＬＯＣＯＳ） のような改善されたＬＯＣＯ
Ｓ方法が提案されてきた。しかし、前述の方法は素子の
降伏電圧を低下させる短所を有するので、チャネルスト
ップ層の不純物濃度を高濃度にすることができなくて、
パンチスルー等の問題点が提起された。それでチャネル
ストップ層の不純物濃度を高濃度にすることができる色
々な方法が提案されているが、従来の改善された素子分
離方法としてＦＭＰＢＬ（Ｆｒａｍｅｄ Ｍａｓｋ Ｐ
ｏｌｙ−Ｂｕｆｆｅｒｅｄ ＬＯＣＯＳ）法を図１Ａ〜
図２Ｆに図示した。
ＯＣＯＳ方法でのバーズビークを減少させるためにＳＩ
ＬＯ（Ｓｅａｌｅｄ Ｉｎｔｅｒｆａｃｅ Ｌｏｃａｌ
Ｏｘｉｄａｔｉｏｎ）とＰＢＬ（Ｐｏｌｙ Ｂｕｆｆ
ｅｒｅｄ ＬＯＣＯＳ） のような改善されたＬＯＣＯ
Ｓ方法が提案されてきた。しかし、前述の方法は素子の
降伏電圧を低下させる短所を有するので、チャネルスト
ップ層の不純物濃度を高濃度にすることができなくて、
パンチスルー等の問題点が提起された。それでチャネル
ストップ層の不純物濃度を高濃度にすることができる色
々な方法が提案されているが、従来の改善された素子分
離方法としてＦＭＰＢＬ（Ｆｒａｍｅｄ Ｍａｓｋ Ｐ
ｏｌｙ−Ｂｕｆｆｅｒｅｄ ＬＯＣＯＳ）法を図１Ａ〜
図２Ｆに図示した。
【０００４】図１Ａを参照すれば、半導体基板１上に１
５０オングストローム程度のパッド酸化膜２を成長させ
た後、その上に５００オングストローム程度のポリシリ
コン膜３とアクティブ領域を限定するために、写真蝕刻
法によりパターニングされる第１シリコン窒化膜４を沈
積する。その後、第２シリコン窒化膜５を全表面に１，
０００オングストロームの厚さで沈積する（図１Ｂ参照
）。次いで前記第２シリコン窒化膜５を異方性蝕刻して
スペーサ５ａを形成した後、前記スペーサ５ａをマスク
として用いて不純物をイオン注入して、チャネルストッ
プ領域６を形成する（図１Ｃ参照）。その後、１，００
０℃の湿式雰囲気で約６，５００オングストローム程度
のフィールド酸化膜７を成長させる（図１Ｄ参照）。 次いでアクティブ領域上の前記第１シリコン窒化膜４お
よびポリシリコン膜３を順次に除去し（図２Ｅ参照）、
エッチバック工程を通じて素子分離工程を完成する（図
２Ｆ参照）。
５０オングストローム程度のパッド酸化膜２を成長させ
た後、その上に５００オングストローム程度のポリシリ
コン膜３とアクティブ領域を限定するために、写真蝕刻
法によりパターニングされる第１シリコン窒化膜４を沈
積する。その後、第２シリコン窒化膜５を全表面に１，
０００オングストロームの厚さで沈積する（図１Ｂ参照
）。次いで前記第２シリコン窒化膜５を異方性蝕刻して
スペーサ５ａを形成した後、前記スペーサ５ａをマスク
として用いて不純物をイオン注入して、チャネルストッ
プ領域６を形成する（図１Ｃ参照）。その後、１，００
０℃の湿式雰囲気で約６，５００オングストローム程度
のフィールド酸化膜７を成長させる（図１Ｄ参照）。 次いでアクティブ領域上の前記第１シリコン窒化膜４お
よびポリシリコン膜３を順次に除去し（図２Ｅ参照）、
エッチバック工程を通じて素子分離工程を完成する（図
２Ｆ参照）。
【０００５】しかし、前述した従来の方法を用いた素子
分離方法において、接合破壊電圧の低下防止およびパン
チスルー防止効果を高めるためのスペーサの形成時、ス
ペーサの間隔を大きくするためには第２シリコン窒化膜
の厚さを厚くしなければならないが、この厚い第２シリ
コン窒化膜により、異方性蝕刻時、過度蝕刻される第１
シリコン窒化膜の量が多くなる。従って、不純物を基板
１にイオン注入するとき、部分的に不純物がアクティブ
領域に注入され、素子に悪影響を及ぼすこともある。ま
た、後続工程のフィールド酸化膜成長時、厚いスペーサ
用第２シリコン窒化膜と隣接する部分にストレスが多く
加えられ、フィールド酸化膜のエッチバック工程でスト
レスを多く受ける前記フィールド酸化膜７の部分が多く
蝕刻され凹んでいて、後続写真工程でノッチング（ｎｏ
ｔｃｈｉｎｇ）が生ずる短所がある。
分離方法において、接合破壊電圧の低下防止およびパン
チスルー防止効果を高めるためのスペーサの形成時、ス
ペーサの間隔を大きくするためには第２シリコン窒化膜
の厚さを厚くしなければならないが、この厚い第２シリ
コン窒化膜により、異方性蝕刻時、過度蝕刻される第１
シリコン窒化膜の量が多くなる。従って、不純物を基板
１にイオン注入するとき、部分的に不純物がアクティブ
領域に注入され、素子に悪影響を及ぼすこともある。ま
た、後続工程のフィールド酸化膜成長時、厚いスペーサ
用第２シリコン窒化膜と隣接する部分にストレスが多く
加えられ、フィールド酸化膜のエッチバック工程でスト
レスを多く受ける前記フィールド酸化膜７の部分が多く
蝕刻され凹んでいて、後続写真工程でノッチング（ｎｏ
ｔｃｈｉｎｇ）が生ずる短所がある。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、バーズビーク領域が最小化できる半導体装置の素子
分離方法を提供することである。
は、バーズビーク領域が最小化できる半導体装置の素子
分離方法を提供することである。
【０００７】また、本発明の他の目的は、有効素子分離
の距離を長くできる半導体装置の素子分離方法を提供す
ることである。
の距離を長くできる半導体装置の素子分離方法を提供す
ることである。
【０００８】
【課題を解決するための手段】前述の目的を達成するた
めに本発明の方法は、半導体基板上にパッド酸化膜を成
長させこのパッド酸化膜上にポリシリコン膜および第１
シリコン窒化膜を沈積する工程と、前記沈積工程後、素
子形成領域とフィールド領域を限定するために前記第１
シリコン窒化膜を除去してパターニングする工程と、前
記パターニング工程後、全表面に薄い第２シリコン窒化
膜および厚い酸化膜を沈積する工程と、前記沈積工程後
、酸化膜および窒化膜のスペーサを形成してから不純物
をイオン注入する工程と、前記不純物のイオン注入工程
後、前記酸化膜のスペーサを除去してからフィールド酸
化膜を成長させる工程と、前記フィールド酸化膜の成長
工程後、前記第１シリコン窒化膜、窒化膜スペーサ、ポ
リシリコン膜およびパッド酸化膜を順次に除去する工程
を具備してなることを特徴とする。
めに本発明の方法は、半導体基板上にパッド酸化膜を成
長させこのパッド酸化膜上にポリシリコン膜および第１
シリコン窒化膜を沈積する工程と、前記沈積工程後、素
子形成領域とフィールド領域を限定するために前記第１
シリコン窒化膜を除去してパターニングする工程と、前
記パターニング工程後、全表面に薄い第２シリコン窒化
膜および厚い酸化膜を沈積する工程と、前記沈積工程後
、酸化膜および窒化膜のスペーサを形成してから不純物
をイオン注入する工程と、前記不純物のイオン注入工程
後、前記酸化膜のスペーサを除去してからフィールド酸
化膜を成長させる工程と、前記フィールド酸化膜の成長
工程後、前記第１シリコン窒化膜、窒化膜スペーサ、ポ
リシリコン膜およびパッド酸化膜を順次に除去する工程
を具備してなることを特徴とする。
【０００９】また、前述の目的を達成するための本発明
の他の方法は、半導体基板上にパッド酸化膜を成長させ
このパッド酸化膜上にポリシリコン膜および第１シリコ
ン窒化膜を沈積する工程と、前記沈積工程後、素子形成
領域とフィールド領域を限定するために前記第１シリコ
ン窒化膜およびポリシリコン膜の一部を除去してパター
ニングする工程と、前記パターニング工程後、全表面に
薄い第２シリコン窒化膜および厚い酸化膜を沈積する工
程と、前記沈積工程後、酸化膜および窒化膜のスペーサ
を形成してから不純物をイオン注入する工程と、前記不
純物のイオン注入工程後、前記酸化膜のスペーサを除去
してからフィールド酸化膜を成長させる工程と、前記フ
ィールド酸化膜の成長工程後、前記第１シリコン窒化膜
、窒化膜スペーサ、ポリシリコン膜およびパッド酸化膜
を順次に除去する工程を具備してなることを特徴とする
。
の他の方法は、半導体基板上にパッド酸化膜を成長させ
このパッド酸化膜上にポリシリコン膜および第１シリコ
ン窒化膜を沈積する工程と、前記沈積工程後、素子形成
領域とフィールド領域を限定するために前記第１シリコ
ン窒化膜およびポリシリコン膜の一部を除去してパター
ニングする工程と、前記パターニング工程後、全表面に
薄い第２シリコン窒化膜および厚い酸化膜を沈積する工
程と、前記沈積工程後、酸化膜および窒化膜のスペーサ
を形成してから不純物をイオン注入する工程と、前記不
純物のイオン注入工程後、前記酸化膜のスペーサを除去
してからフィールド酸化膜を成長させる工程と、前記フ
ィールド酸化膜の成長工程後、前記第１シリコン窒化膜
、窒化膜スペーサ、ポリシリコン膜およびパッド酸化膜
を順次に除去する工程を具備してなることを特徴とする
。
【００１０】さらに、前述の目的を達成するための本発
明の他の方法は、半導体基板上にパッド酸化膜を成長さ
せこのパッド酸化膜上にポリシリコン膜および第１シリ
コン窒化膜を沈積する工程と、前記沈積工程後、素子形
成領域とフィールド領域を限定するために前記第１シリ
コン窒化膜を除去してパターニングする工程と、前記パ
ターニング工程後、全表面に薄い第２シリコン窒化膜お
よび厚い酸化膜を沈積する工程と、前記沈積工程後、酸
化膜および窒化膜のスペーサを形成してから不純物をイ
オン注入する工程と、前記不純物のイオン注入工程後、
フィールド酸化膜を成長させる工程と、前記フィールド
酸化膜の成長工程後、前記第１シリコン窒化膜、酸化膜
スペーサ、窒化膜スペーサ、ポリシリコン膜およびパッ
ド酸化膜を順次に除去する工程を具備してなることを特
徴とする。
明の他の方法は、半導体基板上にパッド酸化膜を成長さ
せこのパッド酸化膜上にポリシリコン膜および第１シリ
コン窒化膜を沈積する工程と、前記沈積工程後、素子形
成領域とフィールド領域を限定するために前記第１シリ
コン窒化膜を除去してパターニングする工程と、前記パ
ターニング工程後、全表面に薄い第２シリコン窒化膜お
よび厚い酸化膜を沈積する工程と、前記沈積工程後、酸
化膜および窒化膜のスペーサを形成してから不純物をイ
オン注入する工程と、前記不純物のイオン注入工程後、
フィールド酸化膜を成長させる工程と、前記フィールド
酸化膜の成長工程後、前記第１シリコン窒化膜、酸化膜
スペーサ、窒化膜スペーサ、ポリシリコン膜およびパッ
ド酸化膜を順次に除去する工程を具備してなることを特
徴とする。
【００１１】
【作用】本発明は、前述した前記第１シリコン窒化膜を
除去してパターニングする工程において、第１シリコン
窒化膜およびポリシリコン膜の一部まで除去して実施で
きる。従って、素子分離膜を基板の中心深さまで形成で
き、実質的に有効素子分離距離が長くできるので素子の
信頼性を向上させうる。
除去してパターニングする工程において、第１シリコン
窒化膜およびポリシリコン膜の一部まで除去して実施で
きる。従って、素子分離膜を基板の中心深さまで形成で
き、実質的に有効素子分離距離が長くできるので素子の
信頼性を向上させうる。
【００１２】
【実施例】以下、添付した図面を参照して本発明を詳細
に説明する。
に説明する。
【００１３】図３Ａ〜図４Ｅは本発明による素子分離領
域の形成工程を図示した一実施例の工程順序図である。
域の形成工程を図示した一実施例の工程順序図である。
【００１４】図３Ａを参照すれば、半導体基板１１上に
２００〜５００オングストローム程度のパッド酸化膜１
２を成長させた後、その上に１，０００〜２，０００オ
ングストローム程度のポリシリコン膜１３および１，０
００〜２，０００オングストローム程度の第１シリコン
窒化膜１４を順次に形成する。また、アクティブ領域を
限定するために通常的な写真蝕刻法により前記第１シリ
コン窒化膜１４を除去してパターニングする。
２００〜５００オングストローム程度のパッド酸化膜１
２を成長させた後、その上に１，０００〜２，０００オ
ングストローム程度のポリシリコン膜１３および１，０
００〜２，０００オングストローム程度の第１シリコン
窒化膜１４を順次に形成する。また、アクティブ領域を
限定するために通常的な写真蝕刻法により前記第１シリ
コン窒化膜１４を除去してパターニングする。
【００１５】次いで、図３Ｂに示したように、全表面の
３００〜５００オングストローム程度の第２シリコン窒
化膜１５および１，０００〜３，０００オングストロー
ム程度の酸化膜１６を形成する。
３００〜５００オングストローム程度の第２シリコン窒
化膜１５および１，０００〜３，０００オングストロー
ム程度の酸化膜１６を形成する。
【００１６】図３Ｃを参照すれば、前記酸化膜１６およ
び第２シリコン窒化膜１５を異方性蝕刻して、酸化膜ス
ペーサ１６ａおよび窒化膜スペーサ１５ａを形成した後
、前記スペーサ１６ａおよび１５ａをマスクとして用い
て不純物をイオン注入してチャネルストップ領域１７を
形成する。
び第２シリコン窒化膜１５を異方性蝕刻して、酸化膜ス
ペーサ１６ａおよび窒化膜スペーサ１５ａを形成した後
、前記スペーサ１６ａおよび１５ａをマスクとして用い
て不純物をイオン注入してチャネルストップ領域１７を
形成する。
【００１７】この際、前記酸化膜スペーサ１６ａはチャ
ネル阻止イオン注入時、チャネルストップ層の縁がマス
キングされる長所がある。
ネル阻止イオン注入時、チャネルストップ層の縁がマス
キングされる長所がある。
【００１８】図３Ｄを参照すれば、前記酸化膜スペーサ
１６ａを湿式蝕刻法で除去してから湿式酸化によりフィ
ールド酸化膜１８を成長させる。
１６ａを湿式蝕刻法で除去してから湿式酸化によりフィ
ールド酸化膜１８を成長させる。
【００１９】この際、Ｌ字形の窒化膜スペーサ１５ａが
フィールド酸化膜成長時、酸素の側面拡散を防ぐことに
より、バーズビークの拡張が抑制され、前記窒化膜スペ
ーサ１５ａの厚さは薄いため、成長されるフィールド酸
化膜の境界面にストレスが加わらなくなる。
フィールド酸化膜成長時、酸素の側面拡散を防ぐことに
より、バーズビークの拡張が抑制され、前記窒化膜スペ
ーサ１５ａの厚さは薄いため、成長されるフィールド酸
化膜の境界面にストレスが加わらなくなる。
【００２０】次いで、前記第１シリコン窒化膜１４、窒
化膜スペーサ１５ａ、ポリシリコン膜１３およびパッド
酸化膜１２を順次に除去して、図４Ｅに示した通り素子
分離工程を完成する。
化膜スペーサ１５ａ、ポリシリコン膜１３およびパッド
酸化膜１２を順次に除去して、図４Ｅに示した通り素子
分離工程を完成する。
【００２１】この際、従来の方法による場合、スペーサ
用シリコン窒化膜の厚さが厚いのでスペーサと隣接する
部分のフィールド酸化膜に多くのストレスが加わり、後
続エッチバック工程でストレスを受けた部分が多く蝕刻
される短所があったが、本発明においては、スペーサ用
第２シリコン窒化膜の厚さが薄いので、フィールド酸化
膜に加えられるストレスがなく、これにより後続エッチ
バック工程で凹んでいる部分が形成されない長所がある
。
用シリコン窒化膜の厚さが厚いのでスペーサと隣接する
部分のフィールド酸化膜に多くのストレスが加わり、後
続エッチバック工程でストレスを受けた部分が多く蝕刻
される短所があったが、本発明においては、スペーサ用
第２シリコン窒化膜の厚さが薄いので、フィールド酸化
膜に加えられるストレスがなく、これにより後続エッチ
バック工程で凹んでいる部分が形成されない長所がある
。
【００２２】図５Ａ〜図６Ｅは本発明による素子分離領
域の形成工程を示した他の実施例の工程順序図である。
域の形成工程を示した他の実施例の工程順序図である。
【００２３】図５Ａを参照すれば、半導体基板１１上に
２００〜５００オングストローム程度のパッド酸化膜１
２を成長させた後、その上に１，０００〜２，０００オ
ングストローム程度のポリシリコン膜１３および１，０
００〜２，０００オングストローム程度の第１シリコン
窒化膜１４を順次に形成する。それからアクティブ領域
を限定するために通常的な写真蝕刻法により前記第１シ
リコン窒化膜１４およびポリシリコン膜１３の一部まで
除去してパターニングする。
２００〜５００オングストローム程度のパッド酸化膜１
２を成長させた後、その上に１，０００〜２，０００オ
ングストローム程度のポリシリコン膜１３および１，０
００〜２，０００オングストローム程度の第１シリコン
窒化膜１４を順次に形成する。それからアクティブ領域
を限定するために通常的な写真蝕刻法により前記第１シ
リコン窒化膜１４およびポリシリコン膜１３の一部まで
除去してパターニングする。
【００２４】以下、図５Ｂ〜図６Ｅの工程は、前記図３
Ａ〜図４Ｅの工程と同様である。
Ａ〜図４Ｅの工程と同様である。
【００２５】このようにポリシリコン膜１３の一部まで
蝕刻することにより、フィールド酸化膜を深く埋没させ
、有効素子分離距離を増加させることができる。
蝕刻することにより、フィールド酸化膜を深く埋没させ
、有効素子分離距離を増加させることができる。
【００２６】また、前述した実施例で酸化膜スペーサ１
６ａを除去して、フィールド酸化膜１８を成長させる工
程において、前記酸化膜スペーサ１６ａを除去せずフィ
ールド酸化膜１８を成長させた後、第１シリコン窒化膜
１４、酸化膜スペーサ１６ａ、窒化膜スペーサ１５ａ、
ポリシリコン膜１３およびパッド酸化膜１２を順次に除
去しても同様の効果が得られる。
６ａを除去して、フィールド酸化膜１８を成長させる工
程において、前記酸化膜スペーサ１６ａを除去せずフィ
ールド酸化膜１８を成長させた後、第１シリコン窒化膜
１４、酸化膜スペーサ１６ａ、窒化膜スペーサ１５ａ、
ポリシリコン膜１３およびパッド酸化膜１２を順次に除
去しても同様の効果が得られる。
【００２７】
【発明の効果】以上述べたように、本発明による半導体
装置の素子分離方法は、フィールド酸化膜の成長時、フ
ィールド領域に形成されている第２シリコン窒化膜が酸
化膜の側面拡散を防いで、素子分離領域から素子形成領
域に形成されるバーズビークの大きさが大きく縮められ
る利点がある。これにより、６４Ｍ ＤＲＡＭ以上の
高集積半導体メモリ装置の素子分離に有効である。
装置の素子分離方法は、フィールド酸化膜の成長時、フ
ィールド領域に形成されている第２シリコン窒化膜が酸
化膜の側面拡散を防いで、素子分離領域から素子形成領
域に形成されるバーズビークの大きさが大きく縮められ
る利点がある。これにより、６４Ｍ ＤＲＡＭ以上の
高集積半導体メモリ装置の素子分離に有効である。
図１Ａ〜図２Ｆは従来のＦＭＰＢＬ方法を用いた素子分
離領域の形成工程を示した工程順序図である。図３Ａ〜
図４Ｅは本発明による素子分離領域の形成工程を示した
一実施例の工程順序図である。図５Ａ〜図６Ｅは本発明
による素子分離領域の形成工程を示した他の実施例の工
程順序図である。
離領域の形成工程を示した工程順序図である。図３Ａ〜
図４Ｅは本発明による素子分離領域の形成工程を示した
一実施例の工程順序図である。図５Ａ〜図６Ｅは本発明
による素子分離領域の形成工程を示した他の実施例の工
程順序図である。
１１…半導体基板、
１２…パッド酸化膜、
１３…ポリシリコン膜、
１４…第１シリコン窒化膜、
１５…第２シリコン窒化膜、
１５ａ…窒化膜スペーサ、
１６…酸化膜、
１６ａ…酸化膜スペーサ、
１７…チャネルストップ領域、
１８…フィールド酸化膜。
Claims (11)
- 【請求項１】 半導体基板上にパッド酸化膜を成長さ
せこのパッド酸化膜上にポリシリコン膜および第１シリ
コン窒化膜を沈積する工程と、前記沈積工程後、素子形
成領域とフィールド領域を限定するために前記第１シリ
コン窒化膜を除去してパターニングする工程と、前記パ
ターニング工程後、全表面に薄い第２シリコン窒化膜お
よび厚い酸化膜を沈積する工程と、前記沈積工程後、酸
化膜および窒化膜のスペーサを形成してから不純物をイ
オン注入する工程と、前記不純物のイオン注入工程後、
前記酸化膜のスペーサを除去してからフィールド酸化膜
を成長させる工程と、前記フィールド酸化膜の成長工程
後、前記第１シリコン窒化膜、窒化膜スペーサ、ポリシ
リコン膜およびパッド酸化膜を順次に除去する工程を具
備してなることを特徴とする半導体装置の素子分離方法
。 - 【請求項２】 前記第２シリコン窒化膜は厚さ３００
〜５００オングストロームで形成することを特徴とする
請求項１記載の半導体装置の素子分離方法。 - 【請求項３】 前記酸化膜は厚さ１，０００〜３，０
００オングストロームで形成することを特徴とする請求
項１記載の半導体装置の素子分離方法。 - 【請求項４】 前記スペーサの形成は前記酸化膜およ
び第２シリコン窒化膜を異方性蝕刻して形成することを
特徴とする請求項１記載の半導体装置の素子分離方法。 - 【請求項５】 前記酸化膜スペーサの除去は湿式蝕刻
法で除去することを特徴とする請求項１記載の半導体装
置の素子分離方法。 - 【請求項６】 半導体基板上にパッド酸化膜を成長さ
せこのパッド酸化膜上にポリシリコン膜および第１シリ
コン窒化膜を沈積する工程と、前記沈積工程後、素子形
成領域とフィールド領域を限定するために前記第１シリ
コン窒化膜およびポリシリコン膜の一部を除去してパタ
ーニングする工程と、前記パターニング工程後、全表面
に薄い第２シリコン窒化膜および厚い酸化膜を沈積する
工程と、前記沈積工程後、酸化膜および窒化膜のスペー
サを形成してから不純物をイオン注入する工程と、前記
不純物のイオン注入工程後、前記酸化膜のスペーサを除
去してからフィールド酸化膜を成長させる工程と、前記
フィールド酸化膜の成長工程後、前記第１シリコン窒化
膜、窒化膜スペーサ、ポリシリコン膜およびパッド酸化
膜を順次に除去する工程を具備してなることを特徴とす
る半導体装置の素子分離方法。 - 【請求項７】 前記第２シリコン窒化膜は厚さ３００
〜５００オングストロームで形成することを特徴とする
請求項６記載の半導体装置の素子分離方法。 - 【請求項８】 前記酸化膜は厚さ１，０００〜３，０
００オングストロームで形成することを特徴とする請求
項６記載の半導体装置の素子分離方法。 - 【請求項９】 前記スペーサの形成は前記酸化膜およ
び第２シリコン窒化膜を異方性蝕刻して形成することを
特徴とする請求項６記載の半導体装置の素子分離方法。 - 【請求項１０】 前記酸化膜スペーサの除去は湿式蝕
刻法で除去することを特徴とする請求項６記載の半導体
装置の素子分離方法。 - 【請求項１１】 半導体基板上にパッド酸化膜を成長
させこのパッド酸化膜上にポリシリコン膜および第１シ
リコン窒化膜を沈積する工程と、前記沈積工程後、素子
形成領域とフィールド領域を限定するために前記第１シ
リコン窒化膜を除去してパターニングする工程と、前記
パターニング工程後、全表面に薄い第２シリコン窒化膜
および厚い酸化膜を沈積する工程と、前記沈積工程後、
酸化膜および窒化膜のスペーサを形成してから不純物を
イオン注入する工程と、前記不純物のイオン注入工程後
、フィールド酸化膜を成長させる工程と、前記フィール
ド酸化膜の成長工程後、前記第１シリコン窒化膜、酸化
膜スペーサ、窒化膜スペーサ、ポリシリコン膜およびパ
ッド酸化膜を順次に除去する工程を具備してなることを
特徴とする半導体装置の素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910003482A KR930011500B1 (ko) | 1991-03-04 | 1991-03-04 | 반도체장치의 소자분리방법 |
| KR1991-3482 | 1991-03-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278534A true JPH04278534A (ja) | 1992-10-05 |
Family
ID=19311764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3231863A Pending JPH04278534A (ja) | 1991-03-04 | 1991-09-11 | 半導体装置の素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5252511A (ja) |
| JP (1) | JPH04278534A (ja) |
| KR (1) | KR930011500B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006976B1 (ko) * | 1993-05-21 | 1996-05-25 | 현대전자산업주식회사 | 반도체 소자의 필드 산화막 제조 방법 |
| KR960011861B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체장치의 소자 분리 방법 |
| KR970003731B1 (ko) * | 1993-10-14 | 1997-03-21 | 엘지반도체 주식회사 | 반도체 장치의 소자 격리막 제조방법 |
| KR0136518B1 (en) * | 1994-04-01 | 1998-04-24 | Hyundai Electroncis Ind Co Ltd | Method for forming a field oxide layer |
| GB2291261B (en) * | 1994-07-06 | 1999-03-24 | Hyundai Electronics Ind | Method of forming a field oxide film in a semiconductor device |
| GB2326025B (en) * | 1994-07-06 | 1999-03-24 | Hyundai Electronics Ind | Method of forming a field oxide film in a semicondutor device |
| JPH11214384A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US7223014B2 (en) * | 2003-03-28 | 2007-05-29 | Intempco Controls Ltd. | Remotely programmable integrated sensor transmitter |
| US7319570B2 (en) | 2005-09-19 | 2008-01-15 | Seagate Technology Llc | Random vibration and shock compensator using a disturbance observer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135533A (ja) * | 1984-07-27 | 1986-02-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS63204746A (ja) * | 1987-02-20 | 1988-08-24 | Nec Corp | 半導体装置の製造方法 |
| JPS63271955A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | 半導体装置の選択酸化分離方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100944A (ja) * | 1984-10-22 | 1986-05-19 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH088298B2 (ja) * | 1988-10-04 | 1996-01-29 | 沖電気工業株式会社 | 半導体素子の製造方法 |
-
1991
- 1991-03-04 KR KR1019910003482A patent/KR930011500B1/ko not_active IP Right Cessation
- 1991-09-11 JP JP3231863A patent/JPH04278534A/ja active Pending
-
1992
- 1992-01-17 US US07/822,139 patent/US5252511A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135533A (ja) * | 1984-07-27 | 1986-02-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS63204746A (ja) * | 1987-02-20 | 1988-08-24 | Nec Corp | 半導体装置の製造方法 |
| JPS63271955A (ja) * | 1987-04-28 | 1988-11-09 | Nec Corp | 半導体装置の選択酸化分離方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011500B1 (ko) | 1993-12-08 |
| KR920018893A (ko) | 1992-10-22 |
| US5252511A (en) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897364A (en) | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer | |
| KR930011458B1 (ko) | 반도체장치의 필드산화막 형성방법 | |
| JP3171764B2 (ja) | 半導体装置の製造方法 | |
| US5904541A (en) | Method for fabricating a semiconductor device having a shallow trench isolation structure | |
| JPH0279445A (ja) | 素子分離領域の形成方法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| US5137843A (en) | Isolation method for semiconductor device | |
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| US5696022A (en) | Method for forming field oxide isolation film | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JP2533003B2 (ja) | フィ―ルド酸化膜形成方法 | |
| JP4102606B2 (ja) | Ｍｏｓトランジスタ形成方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR100297169B1 (ko) | 반도체소자의소자분리방법 | |
| KR940006082B1 (ko) | 반도체 소자의 분리(isolation) 방법 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| KR0175035B1 (ko) | 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성방법 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| JP2731308B2 (ja) | 半導体装置の製造方法 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| KR0167675B1 (ko) | 반도체 소자의 소자분리막 형성방법 |