JPH04276663A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04276663A JPH04276663A JP3038230A JP3823091A JPH04276663A JP H04276663 A JPH04276663 A JP H04276663A JP 3038230 A JP3038230 A JP 3038230A JP 3823091 A JP3823091 A JP 3823091A JP H04276663 A JPH04276663 A JP H04276663A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- drain region
- region
- low
- type drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 14
- -1 boron ions Chemical class 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に縦型二重拡散MOSFETを有する半導体装置に関す
る。
に縦型二重拡散MOSFETを有する半導体装置に関す
る。
【0002】
【従来の技術】従来の半導体装置は、図2に示すように
、高濃度n型ドレイン領域4の上に設けた不純物濃度が
1016cm−3の低濃度n型ドレイン領域5の上面に
チャネル領域となる不純物濃度が1018cm−3のp
型ベース領域6が形成され、p型ベース領域6内にはn
型ソース領域7と破壊耐量を向上させるためのバックゲ
ート層として高濃度p型領域9が形成されている。低濃
度n型ドレイン領域5,p型ベース領域6,n型ソース
領域7を含む表面にゲート酸化膜10及び多結晶シリコ
ン層からなるゲート電極3が形成されている。このゲー
ト酸化膜10及びゲート電極3は、n型ソース領域7の
一部と高濃度p型領域9の部分で開孔されている。ゲー
ト電極3を含む表面には層間絶縁膜11が形成され、層
間絶縁膜11は前記開孔部のさらに内側で開孔され、こ
の部分でn型ソース領域7の一部と高濃度p型領域9に
接続するようにソース電極2が形成されている。ソース
電極2上には表面保護膜12が形成され、また、下面に
はドレイン電極1が形成されている。
、高濃度n型ドレイン領域4の上に設けた不純物濃度が
1016cm−3の低濃度n型ドレイン領域5の上面に
チャネル領域となる不純物濃度が1018cm−3のp
型ベース領域6が形成され、p型ベース領域6内にはn
型ソース領域7と破壊耐量を向上させるためのバックゲ
ート層として高濃度p型領域9が形成されている。低濃
度n型ドレイン領域5,p型ベース領域6,n型ソース
領域7を含む表面にゲート酸化膜10及び多結晶シリコ
ン層からなるゲート電極3が形成されている。このゲー
ト酸化膜10及びゲート電極3は、n型ソース領域7の
一部と高濃度p型領域9の部分で開孔されている。ゲー
ト電極3を含む表面には層間絶縁膜11が形成され、層
間絶縁膜11は前記開孔部のさらに内側で開孔され、こ
の部分でn型ソース領域7の一部と高濃度p型領域9に
接続するようにソース電極2が形成されている。ソース
電極2上には表面保護膜12が形成され、また、下面に
はドレイン電極1が形成されている。
【0003】
【発明が解決しようとする課題】上述した従来の半導体
装置は、ゲート・チャネル領域となるP型ベース領域の
基板表面付近での不純物濃度が高いためチャネル濃度が
高くなり、MOSFETを導通状態にするためのゲート
・ソース間のしきい電圧VGS(off) が高くなり
、このMOSFETを低しきい電圧駆動の集積回路と接
続した場合の集積回路からの直接駆動や、1.5〜2V
の乾電池によるこのMOSFETの駆動が困難であると
いう問題点があった。
装置は、ゲート・チャネル領域となるP型ベース領域の
基板表面付近での不純物濃度が高いためチャネル濃度が
高くなり、MOSFETを導通状態にするためのゲート
・ソース間のしきい電圧VGS(off) が高くなり
、このMOSFETを低しきい電圧駆動の集積回路と接
続した場合の集積回路からの直接駆動や、1.5〜2V
の乾電池によるこのMOSFETの駆動が困難であると
いう問題点があった。
【0004】
【課題を解決するための手段】本発明の半導体装置は、
高濃度の一導電型ドレイン領域上に順次積層して形成し
た第1の低濃度一導電型ドレイン領域及び前記第1の低
濃度一導電型ドレイン領域よりも低不純物濃度の第2の
低濃度一導電型ドレイン領域と、前記第2の低濃度一導
電型ドレイン領域上にゲート酸化膜を介して設けたゲー
ト電極と、前記ゲート電極に整合して前記第1及び第2
の低濃度一導電型ドレイン領域内に設けた低キャリア濃
度の逆導電型ベース領域と、前記ゲート電極に整合して
前記ベース領域内に設けた一導電型のソース領域とを有
する。
高濃度の一導電型ドレイン領域上に順次積層して形成し
た第1の低濃度一導電型ドレイン領域及び前記第1の低
濃度一導電型ドレイン領域よりも低不純物濃度の第2の
低濃度一導電型ドレイン領域と、前記第2の低濃度一導
電型ドレイン領域上にゲート酸化膜を介して設けたゲー
ト電極と、前記ゲート電極に整合して前記第1及び第2
の低濃度一導電型ドレイン領域内に設けた低キャリア濃
度の逆導電型ベース領域と、前記ゲート電極に整合して
前記ベース領域内に設けた一導電型のソース領域とを有
する。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0006】図1は本発明の一実施例を示す半導体チッ
プの断面図である。
プの断面図である。
【0007】図1に示すように、高濃度n型ドレイン領
域4の上にエピタキシャル成長法により不純物濃度が1
016cm−3の第1の低濃度n型ドレイン領域5と、
低濃度n型ドレイン領域5よりも更に低不純物濃度であ
る不純物濃度が1015cm−3の第2の低濃度n型ド
レイン領域8を順次積層して形成する。次に、低濃度n
型ドレイン領域8の上にゲート酸化膜10を設け、ゲー
ト酸化膜10の上に多結晶シリコン層を堆積してパター
ニングしゲート電極3を形成する。次に、ゲート電極3
をマスクとして低濃度n型ドレイン領域8,5にホウ素
イオンを深くイオン注入して不純物濃度が1017cm
−3のp型のベース領域6を形成する。次に、同様にゲ
ート電極3をマスクとしてベース領域6内にリンイオン
を浅くイオン注入してn型のソース領域7を形成し、ソ
ース領域7内に破壊耐圧を向上させるためのバックゲー
ト領域として高濃度p型領域9を選択的に形成する。次
に、ゲート電極3をマスクとしてゲート酸化膜10をエ
ッチング除去して第1の開孔部を設け、第1の開孔部を
含む表面に層間絶縁膜11を堆積する。次に、第1の開
孔部の内側の層間絶縁膜11を選択的にエッチングして
第2の開孔部を設け、第2の開孔部を含む表面にn型ソ
ース領域7及び高濃度p型領域9と接続するソース電極
2を設け、ソース電極2を含む表面に表面保護膜12を
形成し、高濃度n型ドレイン領域4の裏面にドレイン電
極1を形成し縦型MOSFETを形成する。
域4の上にエピタキシャル成長法により不純物濃度が1
016cm−3の第1の低濃度n型ドレイン領域5と、
低濃度n型ドレイン領域5よりも更に低不純物濃度であ
る不純物濃度が1015cm−3の第2の低濃度n型ド
レイン領域8を順次積層して形成する。次に、低濃度n
型ドレイン領域8の上にゲート酸化膜10を設け、ゲー
ト酸化膜10の上に多結晶シリコン層を堆積してパター
ニングしゲート電極3を形成する。次に、ゲート電極3
をマスクとして低濃度n型ドレイン領域8,5にホウ素
イオンを深くイオン注入して不純物濃度が1017cm
−3のp型のベース領域6を形成する。次に、同様にゲ
ート電極3をマスクとしてベース領域6内にリンイオン
を浅くイオン注入してn型のソース領域7を形成し、ソ
ース領域7内に破壊耐圧を向上させるためのバックゲー
ト領域として高濃度p型領域9を選択的に形成する。次
に、ゲート電極3をマスクとしてゲート酸化膜10をエ
ッチング除去して第1の開孔部を設け、第1の開孔部を
含む表面に層間絶縁膜11を堆積する。次に、第1の開
孔部の内側の層間絶縁膜11を選択的にエッチングして
第2の開孔部を設け、第2の開孔部を含む表面にn型ソ
ース領域7及び高濃度p型領域9と接続するソース電極
2を設け、ソース電極2を含む表面に表面保護膜12を
形成し、高濃度n型ドレイン領域4の裏面にドレイン電
極1を形成し縦型MOSFETを形成する。
【0008】本発明によれば、チャネル領域となるベー
ス領域6の基板表面近傍の不純物濃度が低いため下式に
示すチャネル濃度Qb が低くなり、MOSFETを導
通状態にするためのゲート・ソース間のしきい電圧VG
S(off) が小さくできる。
ス領域6の基板表面近傍の不純物濃度が低いため下式に
示すチャネル濃度Qb が低くなり、MOSFETを導
通状態にするためのゲート・ソース間のしきい電圧VG
S(off) が小さくできる。
【0009】
【0010】したがって、このMOSFETを低しきい
電圧駆動の集積回路と接続した場合の集積回路からの直
接駆動や、乾電池(1.5V〜2V)によるこのMOS
FETの駆動が実現できる。
電圧駆動の集積回路と接続した場合の集積回路からの直
接駆動や、乾電池(1.5V〜2V)によるこのMOS
FETの駆動が実現できる。
【0011】なお、低濃度n型ドレイン領域8はエピタ
キシャル成長法で形成する代りに低濃度n型ドレイン領
域5の表面にp型不純物を低濃度にイオン注入してキャ
リア濃度を低減させることにより形成しても良い。
キシャル成長法で形成する代りに低濃度n型ドレイン領
域5の表面にp型不純物を低濃度にイオン注入してキャ
リア濃度を低減させることにより形成しても良い。
【0012】
【発明の効果】以上説明したように、本発明は第1の低
濃度n型ドレイン領域の上に更に低濃度の第2の低濃度
n型ドレイン領域を形成することにより、チャネル領域
となるベース領域のキャリア濃度を低減してしきい電圧
VGS(off) を小さくすることができ、集積回路
からの直接駆動や、1.5〜2Vの乾電池による駆動が
可能な縦型MOSFETを備えた半導体装置を実現でき
るという効果を有する。
濃度n型ドレイン領域の上に更に低濃度の第2の低濃度
n型ドレイン領域を形成することにより、チャネル領域
となるベース領域のキャリア濃度を低減してしきい電圧
VGS(off) を小さくすることができ、集積回路
からの直接駆動や、1.5〜2Vの乾電池による駆動が
可能な縦型MOSFETを備えた半導体装置を実現でき
るという効果を有する。
【図1】本発明の一実施例を示す半導体チップの断面図
である。
である。
【図2】従来の半導体装置の一例を示す半導体チップの
断面図である。
断面図である。
1 ドレイン電極
2 ソース電極
3 ゲート電極
4 高濃度n型ドレイン領域
5,8 低濃度n型ドレイン領域6 p型
ベース領域 7 n型ベース領域 9 高濃度p型領域 10 ゲート酸化膜 11 層間絶縁膜 12 表面保護膜
ベース領域 7 n型ベース領域 9 高濃度p型領域 10 ゲート酸化膜 11 層間絶縁膜 12 表面保護膜
Claims (1)
- 【請求項1】 高濃度の一導電型ドレイン領域上に順
次積層して形成した第1の低濃度一導電型ドレイン領域
及び前記第1の低濃度一導電型ドレイン領域よりも低不
純物濃度の第2の低濃度一導電型ドレイン領域と、前記
第2の低濃度一導電型ドレイン領域上にゲート酸化膜を
介して設けたゲート電極と、前記ゲート電極に整合して
前記第1及び第2の低濃度一導電型ドレイン領域内に設
けた低キャリア濃度の逆導電型ベース領域と、前記ゲー
ト電極に整合して前記ベース領域内に設けた一導電型の
ソース領域とを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3038230A JPH04276663A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3038230A JPH04276663A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04276663A true JPH04276663A (ja) | 1992-10-01 |
Family
ID=12519507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3038230A Pending JPH04276663A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04276663A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005578A (ja) * | 2003-06-13 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005175416A (ja) * | 2003-11-19 | 2005-06-30 | Fuji Electric Device Technology Co Ltd | 宇宙用半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58165380A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 高耐圧半導体装置 |
JPS59132671A (ja) * | 1983-01-19 | 1984-07-30 | Nissan Motor Co Ltd | 縦型mosトランジスタ |
-
1991
- 1991-03-05 JP JP3038230A patent/JPH04276663A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58165380A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 高耐圧半導体装置 |
JPS59132671A (ja) * | 1983-01-19 | 1984-07-30 | Nissan Motor Co Ltd | 縦型mosトランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005578A (ja) * | 2003-06-13 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005175416A (ja) * | 2003-11-19 | 2005-06-30 | Fuji Electric Device Technology Co Ltd | 宇宙用半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2932429B2 (ja) | Mos電界効果トランジスタ及びその製造方法 | |
US7332770B2 (en) | Semiconductor device | |
US6093948A (en) | MOS transistors having vertical current flow | |
JPH0693494B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH09260651A (ja) | 横型電界効果トランジスタおよびその製造方法 | |
US5552329A (en) | Method of making metal oxide semiconductor transistors | |
TW200303602A (en) | Self-alignment of seperated regions in a lateral MOSFET structure of an integrated circuit | |
JP4063353B2 (ja) | トレンチゲート型mos電界効果トランジスタの製造方法 | |
JPS62229976A (ja) | 半導体装置およびその製造方法 | |
JPS58147074A (ja) | 金属酸化物半導体トランジスタデバイス及びその製法 | |
US5712503A (en) | Metal oxide semiconductor and method of making the same | |
US4994881A (en) | Bipolar transistor | |
EP0091256B1 (en) | Cmos device | |
JPS55151363A (en) | Mos semiconductor device and fabricating method of the same | |
JPH0786580A (ja) | 高耐圧半導体装置 | |
JPH04276663A (ja) | 半導体装置 | |
JP3192857B2 (ja) | 縦型mos半導体装置及びその製造方法 | |
JPS6298663A (ja) | 半導体集積回路装置 | |
KR100482950B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2849923B2 (ja) | 半導体装置 | |
JPH04256368A (ja) | 半導体装置 | |
CN111463132A (zh) | 一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法 | |
JPH11186402A (ja) | 半導体装置及び半導体製造方法 | |
JPS62229977A (ja) | 導電変調型mosfetの製造方法 | |
KR940000992B1 (ko) | Mos 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970924 |