JPH04273289A - Display processor - Google Patents

Display processor

Info

Publication number
JPH04273289A
JPH04273289A JP3033932A JP3393291A JPH04273289A JP H04273289 A JPH04273289 A JP H04273289A JP 3033932 A JP3033932 A JP 3033932A JP 3393291 A JP3393291 A JP 3393291A JP H04273289 A JPH04273289 A JP H04273289A
Authority
JP
Japan
Prior art keywords
memory
text
address
text data
character pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3033932A
Other languages
Japanese (ja)
Inventor
Motoharu Mizutani
元春 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3033932A priority Critical patent/JPH04273289A/en
Publication of JPH04273289A publication Critical patent/JPH04273289A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To use common software by providing a text memory, a bit map memory, an input means, an address generating means, a storage means, an output means, a processing means, and a display means. CONSTITUTION:A specific address is generated by the generating means corresponding to text data which is inputted to store the text memory 5 with the input text data according to the generated address, and when the generated address is a specific address, an interruption signal is outputted. A character pattern corresponding to the text data stored in the text memory 5 is read out of a character pattern memory 9 according to the outputted interruption signal and developed on the bit map memory 6, and the storage contents of the bit map memory 6 where the character pattern is developed are displayed. Therefore, compatibility is obtained between software for display processing on a personal computer and software for display processing on a work station.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、ワークステーション
やパーソナルコンピュータで用いられる表示処理装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display processing device used in workstations and personal computers.

【0002】0002

【従来の技術】パーソナルコンピュータにおいては、一
般的にアドレス「B800:0」から始まるテキストメ
モリにテキストコードを書き込むと、ハードウェアでキ
ャラクタパターンに変換するテキストモードと、CPU
にて直にキャラクタパターンをビットマップメモリに書
き込むグラフィックスモードの2種のモードをサポート
している。
2. Description of the Related Art Generally, in a personal computer, when a text code is written to a text memory starting from the address "B800:0", a text mode in which it is converted into a character pattern by hardware, and a CPU
Two types of graphics modes are supported: a graphics mode that writes character patterns directly to bitmap memory.

【0003】一方、ワークステーションでは、表示画素
がパーソナルコンピュータよりも多く、さらにグラフィ
ックスモード主体のため、パーソナルコンピュータとの
互換性がなかった。
On the other hand, workstations have more display pixels than personal computers and are mainly in graphics mode, so they are not compatible with personal computers.

【0004】このため、パーソナルコンピュータの表示
処理用のソフトウェアとワークステーションの表示処理
用のソフトウェアとの間で、互換性がなく、別々なソフ
トウェアとなってしまっていた。
[0004] For this reason, the display processing software for a personal computer and the display processing software for a workstation are not compatible with each other, and are therefore separate software.

【0005】[0005]

【発明が解決しようとする課題】この発明は、上記のよ
うに、パーソナルコンピュータの表示処理用のソフトウ
ェアとワークステーションの表示処理用のソフトウェア
との間で、互換性がなく、別々なソフトウェアとなって
しまっているという欠点を除去するもので、パーソナル
コンピュータの表示処理用のソフトウェアとワークステ
ーションの表示処理用のソフトウェアとの間で、互換性
があり、共通のソフトウェアを用いることができる表示
処理装置を提供することを目的とする。
[Problems to be Solved by the Invention] As described above, the present invention solves the problem that the display processing software of a personal computer and the display processing software of a workstation are incompatible and become separate software. A display processing device that eliminates the drawbacks of display processing and that is compatible with and can use common software between display processing software for personal computers and display processing software for workstations. The purpose is to provide

【0006】[0006]

【課題を解決するための手段】この発明の表示処理装置
は、テキストデータが記憶されるテキストメモリ、ビッ
トマップデータが記憶されるビットマップメモリ、種々
のテキストデータごとのキャラクタパターンが記憶され
ているキャラクタパターンメモリ、テキストデータを入
力する入力手段、この入力手段により入力されたテキス
トデータに応じて所定のアドレスを発生する発生手段、
この発生手段からのアドレスに応じて上記入力手段によ
り入力されたテキストデータを上記テキストメモリに記
憶する記憶手段、上記発生手段からのアドレスが所定の
アドレスの場合に割込信号を出力する出力手段、この出
力手段により出力された割込信号を基に、上記テキスト
メモリに記憶されているテキストデータに対応するキャ
ラクタパターンを上記キャラクタパターンメモリから読
出して上記ビットマップメモリに展開する処理手段、お
よびこの処理手段によりキャラクタパターンが展開され
ている上記ビットマップメモリの記憶内容を表示する表
示手段から構成されている。
[Means for Solving the Problems] A display processing device of the present invention includes a text memory in which text data is stored, a bitmap memory in which bitmap data is stored, and character patterns for each of various text data are stored. a character pattern memory, an input means for inputting text data, a generation means for generating a predetermined address according to the text data input by the input means;
Storage means for storing text data input by the input means in the text memory according to the address from the generation means; output means for outputting an interrupt signal when the address from the generation means is a predetermined address; processing means for reading a character pattern corresponding to the text data stored in the text memory from the character pattern memory and developing it in the bitmap memory based on the interrupt signal output by the output means; The apparatus comprises display means for displaying the stored contents of the bitmap memory in which character patterns are developed by the means.

【0007】[0007]

【作用】この発明は、上記のような構成において、入力
されたテキストデータに応じて所定のアドレスを発生手
段で発生し、この発生されたアドレスに応じて入力され
たテキストデータをテキストメモリに記憶し、上記発生
されたアドレスが所定のアドレスの場合に割込信号を出
力し、この出力された割込信号を基に、上記テキストメ
モリに記憶されているテキストデータに対応するキャラ
クタパターンをキャラクタパターンメモリから読出して
ビットマップメモリに展開し、このキャラクタパターン
が展開されている上記ビットマップメモリの記憶内容を
表示するようにしたものである。
[Operation] In the above-described configuration, the present invention generates a predetermined address in response to input text data using the generating means, and stores the input text data in the text memory in response to the generated address. If the generated address is a predetermined address, an interrupt signal is output, and based on the output interrupt signal, a character pattern corresponding to the text data stored in the text memory is converted into a character pattern. The character pattern is read from the memory and expanded into the bitmap memory, and the stored contents of the bitmap memory in which the character pattern is expanded are displayed.

【0008】[0008]

【実施例】以下、この発明の一実施例について図面を参
照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0009】図1はワークステーションやパーソナルコ
ンピュータで用いられるこの発明の表示処理装置のブロ
ック構成図を示すものである。すなわち、上記表示処理
装置は、全体を制御するCPU1、制御プログラムや割
込処理ルーチンとしてのキャラクタパターン展開ルーチ
ン等が記憶されているROM11、デコーダ3から供給
される割込信号をCPU1へ出力する割込コントローラ
2、キャラクタパターンを書くべきアドレスが指定され
た場合に、そのライトパルスに応じて割込信号を発生す
るデコーダ3、テキストメモリ5を制御するメモリコン
トローラ4、CRT表示部8の表示内容がビット単位で
記憶されているビットマップメモリ6、ビットマップメ
モリ6の記憶内容に応じてCRT表示部8を表示制御す
るCRTコントローラ7、各文字ごとのキャラクタパタ
ーンが記憶されているキャラクタパターンメモリとして
のキャラクタROM9、および各部間での制御信号やア
ドレスやデータを伝達するバス10によって構成されて
いる。
FIG. 1 shows a block diagram of a display processing apparatus according to the present invention used in workstations and personal computers. That is, the display processing device has a CPU 1 that controls the entire system, a ROM 11 that stores a control program and a character pattern expansion routine as an interrupt processing routine, and an interrupt that outputs an interrupt signal supplied from a decoder 3 to the CPU 1. a decoder 3 that generates an interrupt signal in response to a write pulse when an address at which a character pattern is to be written is specified, a memory controller 4 that controls the text memory 5, and a display content of the CRT display section 8. A bitmap memory 6 that is stored in bits, a CRT controller 7 that controls the display of the CRT display unit 8 according to the stored contents of the bitmap memory 6, and a character pattern memory that stores character patterns for each character. It is composed of a character ROM 9 and a bus 10 for transmitting control signals, addresses, and data between each section.

【0010】次に、このような構成において、図2、図
3に示すフローチャート、および図4に示すタイミング
チャートを参照しつつ、動作を説明する。すなわち、図
示しないキーボード等の指定によりCPU1はテキスト
メモリ5のアドレス「B800:X」へのキャラクタコ
ードを書き込みを判断し、そのアドレスをバス10を介
してデコーダ3ヘ出力する。デコーダ3は、CPU1か
らのライトパルスが供給された際に、その書き込みアド
レス「B800:X」に対して割込信号を発生する。こ
のデコーダ3からの割込信号は割込コントローラ2を介
してCPU1へ出力される。また、その書き込みアドレ
ス「B800:X」はメモリコントローラ4にも出力さ
れている。これにより、メモリコントローラ4はライト
パルスが供給された際に、その書き込みアドレスにCP
U1からのテキストデータ(テキストコード)を記憶す
る。
Next, the operation of such a configuration will be explained with reference to the flowcharts shown in FIGS. 2 and 3 and the timing chart shown in FIG. 4. That is, based on a designation from a keyboard (not shown) or the like, the CPU 1 determines whether to write a character code to the address "B800:X" of the text memory 5, and outputs the address to the decoder 3 via the bus 10. When the decoder 3 receives a write pulse from the CPU 1, it generates an interrupt signal for the write address "B800:X". The interrupt signal from the decoder 3 is output to the CPU 1 via the interrupt controller 2. Further, the write address “B800:X” is also output to the memory controller 4. As a result, when the memory controller 4 is supplied with the write pulse, the memory controller 4 writes the CP to the write address.
Store text data (text code) from U1.

【0011】そして、CPU1は供給される割込信号に
よってテキストメモリ5のアドレス「B800:X」の
内容つまりテキストデータを参照して対応するキャラク
タパターンをキャラクタROM9から読出し、この読出
したキャラクタパターンをビットマップメモリ6に展開
する。
Then, the CPU 1 refers to the contents of the address "B800:X" of the text memory 5, that is, the text data, in response to the supplied interrupt signal, reads out the corresponding character pattern from the character ROM 9, and converts the read character pattern into bits. Expand to map memory 6.

【0012】この展開が終了した際、CPU1は割込コ
ントローラ2を制御して割込信号を停止し、割込ルーチ
ンを終了する。
When this expansion is completed, the CPU 1 controls the interrupt controller 2 to stop the interrupt signal and terminate the interrupt routine.

【0013】そして、ビットマップメモリ6に展開され
たキャラクタパターンがCRTコントローラ7によりC
RT表示部8で表示される。
The character pattern developed in the bitmap memory 6 is then transferred to the CRT controller 7.
It is displayed on the RT display section 8.

【0014】この結果、CPU1ではあたかもテキスト
メモリ5にデータを書き込むだけで、CRT表示部8で
キャラクタ表示を可能とすることができる。すなわち、
表示リフレッシュに合わせてキャラクタパターンを展開
するハードウェアを用いることなしに、テキストメモリ
を使うことができる。テキストモードのソフトウェアを
そのまま用いてキャラクタパターンの展開を行うことが
できる。これにより、パーソナルコンピュータとワーク
ステーションとで、共通のソフトウェアを用いることが
できる。
As a result, the CPU 1 can display characters on the CRT display section 8 just by writing data into the text memory 5. That is,
Text memory can be used without using hardware to develop character patterns in response to display refreshes. Character patterns can be developed using text mode software as is. This allows common software to be used between personal computers and workstations.

【0015】上記したように、特別なハードウェアを持
たずにテキストメモリを用いることができ、パーソナル
コンピュータの表示処理用のソフトウェアとワークステ
ーションの表示処理用のソフトウェアとの間で、互換性
があり、共通のソフトウェアを用いることができる。
As mentioned above, text memory can be used without special hardware, and there is compatibility between display processing software for personal computers and display processing software for workstations. , common software can be used.

【0016】なお、上記実施例では、割込処理ルーチン
がROMに記憶されていたが、RAMに記憶されていて
も良い。
In the above embodiment, the interrupt processing routine is stored in the ROM, but it may also be stored in the RAM.

【0017】また、割込信号はCPUに供給されている
が、これに限らず、キャラクタの展開を実行する別のC
PUに供給するようにしても良い。また、このキャラク
タの展開をDMAC(ダイレクト  メモリ  アクセ
ス  コントローラ)等を使ってハンドリングするよう
にしても良い。さらに、このDMACに対してスタート
用に割込信号を用いても良い。
Furthermore, although the interrupt signal is supplied to the CPU, the interrupt signal is not limited to this, and is supplied to another CPU that executes character expansion.
It may also be supplied to the PU. Further, the development of this character may be handled using a DMAC (Direct Memory Access Controller) or the like. Furthermore, an interrupt signal may be used for starting this DMAC.

【0018】[0018]

【発明の効果】以上詳述したようにこの発明によれば、
パーソナルコンピュータの表示処理用のソフトウェアと
ワークステーションの表示処理用のソフトウェアとの間
で、互換性があり、共通のソフトウェアを用いることが
できる表示処理装置を提供できる。
[Effects of the Invention] As detailed above, according to the present invention,
It is possible to provide a display processing device in which display processing software for a personal computer and display processing software for a workstation are compatible and can use common software.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例における表示処理装置の全
体の構成を概略的に示すブロック図。
FIG. 1 is a block diagram schematically showing the overall configuration of a display processing device in an embodiment of the present invention.

【図2】図1の実施例における動作を説明するためのフ
ローチャート。
FIG. 2 is a flowchart for explaining the operation in the embodiment of FIG. 1;

【図3】図1の実施例における割込処理動作を説明する
ためのフローチャート。
FIG. 3 is a flowchart for explaining interrupt processing operations in the embodiment of FIG. 1;

【図4】図1の実施例における割込処理動作を説明する
ためのタイミングチャート。
FIG. 4 is a timing chart for explaining interrupt processing operations in the embodiment of FIG. 1;

【符号の説明】[Explanation of symbols]

1…CPU、2…割込コントローラ、3…デコーダ、4
…メモリコントローラ、5…テキストメモリ、6…ビッ
トマップメモリ、7…CRTコントローラ、8…CRT
表示部、9…キャラクタROM、10…バス、11…R
OM。
1...CPU, 2...Interrupt controller, 3...Decoder, 4
...Memory controller, 5...Text memory, 6...Bitmap memory, 7...CRT controller, 8...CRT
Display section, 9...Character ROM, 10...Bus, 11...R
OM.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  テキストデータが記憶されるテキスト
メモリと、ビットマップデータが記憶されるビットマッ
プメモリと、種々のテキストデータごとのキャラクタパ
ターンが記憶されているキャラクタパターンメモリと、
テキストデータを入力する入力手段と、この入力手段に
より入力されたテキストデータに応じて所定のアドレス
を発生する発生手段と、この発生手段からのアドレスに
応じて上記入力手段により入力されたテキストデータを
上記テキストメモリに記憶する記憶手段と、上記発生手
段からのアドレスが所定のアドレスの場合に割込信号を
出力する出力手段と、この出力手段により出力された割
込信号を基に、上記テキストメモリに記憶されているテ
キストデータに対応するキャラクタパターンを上記キャ
ラクタパターンメモリから読出して上記ビットマップメ
モリに展開する処理手段と、この処理手段によりキャラ
クタパターンが展開されている上記ビットマップメモリ
の記憶内容を表示する表示手段と、を具備したことを特
徴とする表示処理装置。
1. A text memory that stores text data, a bitmap memory that stores bitmap data, and a character pattern memory that stores character patterns for each type of text data.
an input means for inputting text data; a generation means for generating a predetermined address in accordance with the text data input by the input means; and a generation means for generating the text data input by the input means in accordance with the address from the generation means. storage means for storing in the text memory; output means for outputting an interrupt signal when the address from the generation means is a predetermined address; processing means for reading a character pattern corresponding to text data stored in the character pattern memory from the character pattern memory and developing it in the bitmap memory; A display processing device comprising: a display means for displaying a display.
JP3033932A 1991-02-28 1991-02-28 Display processor Pending JPH04273289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3033932A JPH04273289A (en) 1991-02-28 1991-02-28 Display processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3033932A JPH04273289A (en) 1991-02-28 1991-02-28 Display processor

Publications (1)

Publication Number Publication Date
JPH04273289A true JPH04273289A (en) 1992-09-29

Family

ID=12400290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3033932A Pending JPH04273289A (en) 1991-02-28 1991-02-28 Display processor

Country Status (1)

Country Link
JP (1) JPH04273289A (en)

Similar Documents

Publication Publication Date Title
KR100221028B1 (en) Graphic accelerator and memory-prefetching method of it
US5477242A (en) Display adapter for virtual VGA support in XGA native mode
JPS60110056A (en) Dynamic changing method for memory address generation of data processing system
JPH04273289A (en) Display processor
JPS6126686B2 (en)
JP2829051B2 (en) Character display method
JPH11109937A (en) Display controller
JPS63136084A (en) Character processor
JPS5828588B2 (en) Graphics
JPH051491B2 (en)
JPH0550013B2 (en)
JPH07199907A (en) Display controller
JPS61175765A (en) Format setting system for document processor
JPS61230192A (en) Atribution controller for display unit
JPS6175388A (en) Display processor
JPH05108053A (en) Character display device
JPS63136171A (en) Image data processor
JPH0721394A (en) Graphic plotting method
JPS61213884A (en) Graphic character generator
JPS6258509B2 (en)
JPH05281935A (en) Microcomputer
JPH01219930A (en) Interrupt control circuit device for indirect address system
JPS61145631A (en) Information processing unit
JPS62210572A (en) Documentation device
JPH06215560A (en) Memory integrated circuit for video display