JPH04268284A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH04268284A JPH04268284A JP3048585A JP4858591A JPH04268284A JP H04268284 A JPH04268284 A JP H04268284A JP 3048585 A JP3048585 A JP 3048585A JP 4858591 A JP4858591 A JP 4858591A JP H04268284 A JPH04268284 A JP H04268284A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- camera
- memory card
- groups
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 30
- 230000015654 memory Effects 0.000 claims abstract description 28
- 230000009977 dual effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＥＥＰＲＯＭを記憶領
域とするメモリカードに関するものである。
域とするメモリカードに関するものである。
【０００２】
【従来の技術】電子スチルカメラで、画像データの保存
媒体に用いられる従来のメモリカードは、記憶領域がＳ
ＲＡＭであった。ＳＲＡＭは、バックアップ用の電源回
路が必要であり、ビット単価が高価となる欠点がある。 近年、電池のバックアツプが不要で、ブロック単位に電
気的消去が可能なＥＥＰＲＯＭを記憶領域とするメモリ
カードが実用化され、容量も１Ｍビットのものも現われ
、ＳＲＡＭのメモリカードに代って用いることが考えら
れよう。
媒体に用いられる従来のメモリカードは、記憶領域がＳ
ＲＡＭであった。ＳＲＡＭは、バックアップ用の電源回
路が必要であり、ビット単価が高価となる欠点がある。 近年、電池のバックアツプが不要で、ブロック単位に電
気的消去が可能なＥＥＰＲＯＭを記憶領域とするメモリ
カードが実用化され、容量も１Ｍビットのものも現われ
、ＳＲＡＭのメモリカードに代って用いることが考えら
れよう。
【０００３】
【発明が解決しようとする課題】しかし、現在のＥＥＰ
ＲＯＭは、低速でアクセスに時間がかかるという問題が
ある。 このＥＥＰＲＯＭを用いたカメラでは、連写を可能とす
るために、カメラ側に画像情報を一時的に記憶するバッ
ファメモリを設ける必要があり、連写の枚数が多くなる
とバッファメモリは大容量になるという欠点がある。
ＲＯＭは、低速でアクセスに時間がかかるという問題が
ある。 このＥＥＰＲＯＭを用いたカメラでは、連写を可能とす
るために、カメラ側に画像情報を一時的に記憶するバッ
ファメモリを設ける必要があり、連写の枚数が多くなる
とバッファメモリは大容量になるという欠点がある。
【０００４】本発明はこのような従来技術の欠点を解消
し、カメラ側にバッファメモリを設けないで、連写が可
能なメモリカードを提供することを目的とする。
し、カメラ側にバッファメモリを設けないで、連写が可
能なメモリカードを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するために、ＥＥＰＲＯＭを記憶領域とするメモリカ
ードにおいて、この記憶領域は複数群に分割あれ、カー
ドは、複数群に対応する複数の群制御手段およびバッフ
ァ記憶手段と、複数群を制御する主制御手段とを有し、
主制御手段は、直列に入力される情報を複数群に時分割
して、群対応の群制御手段よりバッファ記憶手段に渡し
、バッファ記憶手段は、入力される情報を一時記憶して
ＥＥＰＲＯＭの書込みの速度で出力し、群制御手段はこ
の出力をＥＥＰＲＯＭの対応する群の記憶領域に書き込
む。
決するために、ＥＥＰＲＯＭを記憶領域とするメモリカ
ードにおいて、この記憶領域は複数群に分割あれ、カー
ドは、複数群に対応する複数の群制御手段およびバッフ
ァ記憶手段と、複数群を制御する主制御手段とを有し、
主制御手段は、直列に入力される情報を複数群に時分割
して、群対応の群制御手段よりバッファ記憶手段に渡し
、バッファ記憶手段は、入力される情報を一時記憶して
ＥＥＰＲＯＭの書込みの速度で出力し、群制御手段はこ
の出力をＥＥＰＲＯＭの対応する群の記憶領域に書き込
む。
【０００６】
【作用】本発明によれば、メモリカードにおいて、ＥＥ
ＰＲＯＭの記憶領域を複数群に分割し、複数群のブロッ
ク制御手段およびバッファ記憶手段を設ける。群を制御
する主制御手段は、外部からの入力情報を複数群に時分
割してブロック制御手段よりバッファ記憶手段に渡す。 バッファ記憶手段は、この情報を低速で出力し、ブロッ
ク制御手段は、これを群対応のＥＥＰＲＯＭに書き込む
。
ＰＲＯＭの記憶領域を複数群に分割し、複数群のブロッ
ク制御手段およびバッファ記憶手段を設ける。群を制御
する主制御手段は、外部からの入力情報を複数群に時分
割してブロック制御手段よりバッファ記憶手段に渡す。 バッファ記憶手段は、この情報を低速で出力し、ブロッ
ク制御手段は、これを群対応のＥＥＰＲＯＭに書き込む
。
【０００７】
【実施例】次に添付図面を参照して本発明によるメモリ
カードの実施例を詳細に説明する。図１は実施例を示す
メモリカードの概略ブロック図である。この実施例のメ
モリカードの構成において、メモリカード１０は、カメ
ラ（図示せず）に装着され、撮影された一コマ単位の画
像情報およびその付属データを記録する。メモリカード
１０は、複数に分割されたＥＥＰＲＯＭの記憶領域を有
し、これらの領域にパイプライン方式の並列書込みを行
なうことにより、ＥＥＰＲＯＭの低速な書込みを高速化
する。マスタコントローラ３０は、ＥＥＰＲＯＭ ２１
、２２・・・２ｎ 、およびＳＲＡＭのバッファメモリ
４１、４２・・・４ｎを接続するブロックコントローラ
５１、５２・・・５ｎと接続され、メモリカード１０が
カメラに装着されると、インターフェース３２を介して
カメラのコントロールユニットと接続される。
カードの実施例を詳細に説明する。図１は実施例を示す
メモリカードの概略ブロック図である。この実施例のメ
モリカードの構成において、メモリカード１０は、カメ
ラ（図示せず）に装着され、撮影された一コマ単位の画
像情報およびその付属データを記録する。メモリカード
１０は、複数に分割されたＥＥＰＲＯＭの記憶領域を有
し、これらの領域にパイプライン方式の並列書込みを行
なうことにより、ＥＥＰＲＯＭの低速な書込みを高速化
する。マスタコントローラ３０は、ＥＥＰＲＯＭ ２１
、２２・・・２ｎ 、およびＳＲＡＭのバッファメモリ
４１、４２・・・４ｎを接続するブロックコントローラ
５１、５２・・・５ｎと接続され、メモリカード１０が
カメラに装着されると、インターフェース３２を介して
カメラのコントロールユニットと接続される。
【０００８】ＥＥＰＲＯＭ ２１、２２・・・２ｎ は
単位記憶領域すなわちクラスタ１、２・・・ｎ、（ｎ＋
１）、 （ｎ＋２）・・・２ｎ ・・・ で構成されて
いる。この順番で各クラスタが選択され、所定量、例え
ば、バイト単位、または１クラスタ単位の画像情報が書
き込まれる。バッファメモリ４１、４２・・・４ｎは、
ＥＥＰＲＯＭの前述の所定量の容量を有し、カメラの出
力する速度で情報を書き込み、記憶した情報をＥＥＰＲ
ＯＭの書込み速度で読み出すことができるシングルポー
トメモリ、ないしデュアルポートメモリである。シング
ルポートメモリは、書込み後に読み出し、デュアルポー
トメモリは書込みと読出しを同時に行う。
単位記憶領域すなわちクラスタ１、２・・・ｎ、（ｎ＋
１）、 （ｎ＋２）・・・２ｎ ・・・ で構成されて
いる。この順番で各クラスタが選択され、所定量、例え
ば、バイト単位、または１クラスタ単位の画像情報が書
き込まれる。バッファメモリ４１、４２・・・４ｎは、
ＥＥＰＲＯＭの前述の所定量の容量を有し、カメラの出
力する速度で情報を書き込み、記憶した情報をＥＥＰＲ
ＯＭの書込み速度で読み出すことができるシングルポー
トメモリ、ないしデュアルポートメモリである。シング
ルポートメモリは、書込み後に読み出し、デュアルポー
トメモリは書込みと読出しを同時に行う。
【０００９】ＥＥＰＲＯＭは、既存の記録を消去してか
ら書込みが行なわれるので、マスタコントローラ３０は
、カメラと接続されると、カメラからの指示により記録
個所のＥＥＰＲＯＭをクラスタ単位で消去する。撮影が
開始されると、マスタコントローラ３０は、インターフ
ェース３２を介してカメラから入力される画像情報の時
系列を所定量に時分割して、例えば、バイト単位、また
は１クラスタ単位でブロックコントローラ５１、５２・
・・５ｎに順番に出力することを繰り返す。ブロックコ
ントローラ５１、５２・・・５ｎは、これをそれぞれの
バッファメモリ４１、 ４２・・・４ｎ に配分する。
ら書込みが行なわれるので、マスタコントローラ３０は
、カメラと接続されると、カメラからの指示により記録
個所のＥＥＰＲＯＭをクラスタ単位で消去する。撮影が
開始されると、マスタコントローラ３０は、インターフ
ェース３２を介してカメラから入力される画像情報の時
系列を所定量に時分割して、例えば、バイト単位、また
は１クラスタ単位でブロックコントローラ５１、５２・
・・５ｎに順番に出力することを繰り返す。ブロックコ
ントローラ５１、５２・・・５ｎは、これをそれぞれの
バッファメモリ４１、 ４２・・・４ｎ に配分する。
【００１０】バッファメモリ４１、４２・・・４ｎは、
それぞれ、カメラの読出し速度で入力される画像情報を
書き込み、その情報をＦＩＦＯの順序でＥＥＰＲＯＭの
低速な書込み速度で読み出す。ブロックコントローラ５
１、５２・・・５ｎは、それぞれのバッファメモリ４１
、４２・・・４ｎの読み出す画像情報をＥＥＰＲＯＭに
低速で書き込む。ＥＥＰＲＯＭ２１、２２・・・２ｎの
それぞれのクラスタに、所定量の画像情報が時分割に書
き込まれる。
それぞれ、カメラの読出し速度で入力される画像情報を
書き込み、その情報をＦＩＦＯの順序でＥＥＰＲＯＭの
低速な書込み速度で読み出す。ブロックコントローラ５
１、５２・・・５ｎは、それぞれのバッファメモリ４１
、４２・・・４ｎの読み出す画像情報をＥＥＰＲＯＭに
低速で書き込む。ＥＥＰＲＯＭ２１、２２・・・２ｎの
それぞれのクラスタに、所定量の画像情報が時分割に書
き込まれる。
【００１１】バッファメモリ４１、４２・・・４ｎ（以
下バッファと呼ぶ）が、デュアルポートメモリ、および
シングルポートメモリの場合の動作図を図２および図３
に示す。図２において、マスタコントローラ３０は、カ
メラからの画像情報を所定量に分割するライトサイクル
Ｗ１、Ｗ２・・・Ｗｎでブロックコントローラ５１、５
２・・・５ｎにこの番号順にサイクリックに出力する。 各ブロックコントローラ５１、５２・・・５ｎは画像情
報をデュアルポートメモリのバッファ４１、４２・・・
４ｎに出力する。バッファ４１は、ライトサイクルＷ１
に入力する画像情報を書き込んで記憶し、記憶した情報
を入力順にライトサイクルＷ１〜Ｗｎの期間に読み出し
、読み出された情報は、ブロックコントローラ５１を介
してＥＥＰＲＯＭ ２１ のクラスタ１に書き込まれる
。バッファ４２は、ライトサイクルＷ２に書き込んだ画
像情報をライトサイクルＷ２〜Ｗ１に読み出し、読み出
された情報は、ブロックコントローラ５２を介してＥＥ
ＰＲＯＭ ２１ のクラスタ２に書き込まれる。以下同
様にしてＥＥＰＲＯＭ ２ｎ のクラスタｎまで書込み
が行なわれる。次に、クラスタ（ｎ＋１） 〜２ｎが書
き込まれる。
下バッファと呼ぶ）が、デュアルポートメモリ、および
シングルポートメモリの場合の動作図を図２および図３
に示す。図２において、マスタコントローラ３０は、カ
メラからの画像情報を所定量に分割するライトサイクル
Ｗ１、Ｗ２・・・Ｗｎでブロックコントローラ５１、５
２・・・５ｎにこの番号順にサイクリックに出力する。 各ブロックコントローラ５１、５２・・・５ｎは画像情
報をデュアルポートメモリのバッファ４１、４２・・・
４ｎに出力する。バッファ４１は、ライトサイクルＷ１
に入力する画像情報を書き込んで記憶し、記憶した情報
を入力順にライトサイクルＷ１〜Ｗｎの期間に読み出し
、読み出された情報は、ブロックコントローラ５１を介
してＥＥＰＲＯＭ ２１ のクラスタ１に書き込まれる
。バッファ４２は、ライトサイクルＷ２に書き込んだ画
像情報をライトサイクルＷ２〜Ｗ１に読み出し、読み出
された情報は、ブロックコントローラ５２を介してＥＥ
ＰＲＯＭ ２１ のクラスタ２に書き込まれる。以下同
様にしてＥＥＰＲＯＭ ２ｎ のクラスタｎまで書込み
が行なわれる。次に、クラスタ（ｎ＋１） 〜２ｎが書
き込まれる。
【００１２】図３において、マスタコントローラ３０お
よびブロックコントローラ５１、５２・・・５ｎの動作
は図２と同様であるが、バッファ４１は、シングルポー
トメモリであるので動作が異なる。バッファ４１は、ラ
イトサイクルＷ１で入力する画像情報を書き込み、次の
ライトサイクルＷ２〜Ｗｎにこの情報を読み出す。バッ
ファ４２は、ライトサイクルＷ２で入力する画像情報を
書き込み、次に、この情報をライトサイクルＷ３〜Ｗｎ
＋１に読み出す。書込みと読出しがシリアルに行なわれ
、ＥＥＰＲＯＭ ２１ 〜２ｎに画像情報が記録される
。
よびブロックコントローラ５１、５２・・・５ｎの動作
は図２と同様であるが、バッファ４１は、シングルポー
トメモリであるので動作が異なる。バッファ４１は、ラ
イトサイクルＷ１で入力する画像情報を書き込み、次の
ライトサイクルＷ２〜Ｗｎにこの情報を読み出す。バッ
ファ４２は、ライトサイクルＷ２で入力する画像情報を
書き込み、次に、この情報をライトサイクルＷ３〜Ｗｎ
＋１に読み出す。書込みと読出しがシリアルに行なわれ
、ＥＥＰＲＯＭ ２１ 〜２ｎに画像情報が記録される
。
【００１３】ＥＥＰＲＯＭに記録された一コマ分の画像
を選択し、書込みと同じ順序で読み出すことにより画像
の再生が行なわれる。
を選択し、書込みと同じ順序で読み出すことにより画像
の再生が行なわれる。
【００１４】
【発明の効果】このように本発明によれば、カメラから
高速で読み出される画像情報を、複数のＥＥＰＲＯＭに
並列に書き込むことにより、低速のＥＥＰＲＯＭを高速
の画像記録媒体としてリアルタイムに使用できる。ＥＥ
ＰＲＯＭを高速の記録媒体としてコンピュータなどで使
用できる。
高速で読み出される画像情報を、複数のＥＥＰＲＯＭに
並列に書き込むことにより、低速のＥＥＰＲＯＭを高速
の画像記録媒体としてリアルタイムに使用できる。ＥＥ
ＰＲＯＭを高速の記録媒体としてコンピュータなどで使
用できる。
【図１】本発明のメモリカードの実施例を示すブロック
構成図である。
構成図である。
【図２】バッファメモリがデュアルポートメモリの場合
の実施例の動作図である。
の実施例の動作図である。
【図３】バッファメモリがシングルポートメモリの場合
の実施例の動作図である。
の実施例の動作図である。
１０ メモリカード
２１〜２ｎ ＥＥＰＲＯＭ
３０ マスタコントローラ
４１〜４ｎ バッファメモリ
５１〜５ｎ ブロックコントローラ
Claims (2)
- 【請求項１】 ＥＥＰＲＯＭを記憶領域とするメモリ
カードにおいて、前記記憶領域は複数群に分割され、該
メモリカードは、前記複数群に対応する複数の群制御手
段およびバッファ記憶手段と、複数群を制御する主制御
手段とを有し、該主制御手段は、直列に入力される情報
を前記複数群に時分割して、群対応の群制御手段よりバ
ッファ記憶手段に渡し、該バッファ記憶手段は、入力さ
れる情報を一時記憶してＥＥＰＲＯＭの書込みの速度で
出力し、前記群制御手段は前記バッファ記憶手段からの
出力をＥＥＰＲＯＭの対応する群の記憶領域に書き込む
ことを特徴とするメモリカード。 - 【請求項２】 請求項１に記載のメモリカードにおい
て、前記バッファ記憶手段は、シングルポートメモリお
よびデュアルポートメモリのいずれかであることを特徴
とするメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048585A JPH04268284A (ja) | 1991-02-22 | 1991-02-22 | メモリカード |
| US07/814,835 US5293236A (en) | 1991-01-11 | 1991-12-31 | Electronic still camera including an EEPROM memory card and having a continuous shoot mode |
| US08/139,158 US5517241A (en) | 1991-01-11 | 1993-10-21 | EEPROM memory card for an electronic still camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048585A JPH04268284A (ja) | 1991-02-22 | 1991-02-22 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04268284A true JPH04268284A (ja) | 1992-09-24 |
Family
ID=12807480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048585A Pending JPH04268284A (ja) | 1991-01-11 | 1991-02-22 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04268284A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06259320A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | 不揮発性メモリ装置 |
| WO1994024624A1 (en) * | 1993-04-16 | 1994-10-27 | Sony Corporation | Information recording apparatus and information transfer apparatus |
| JPH06301601A (ja) * | 1993-04-16 | 1994-10-28 | Sony Corp | 情報記録装置及び情報転送装置 |
| JPH07105071A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 情報転送装置及び情報記録装置 |
| US5513138A (en) * | 1993-05-13 | 1996-04-30 | Ricoh Co., Ltd. | Memory card having a plurality of EEPROM chips |
| JP2003331589A (ja) * | 2003-06-13 | 2003-11-21 | Hitachi Ltd | 不揮発性メモリ装置 |
| US7173853B2 (en) | 1992-07-06 | 2007-02-06 | Renesas Technology Corp. | Nonvolatile semiconductor memory |
| JP2008204623A (ja) * | 2008-04-07 | 2008-09-04 | Renesas Technology Corp | 不揮発性メモリ装置 |
| JP2009099112A (ja) * | 2007-09-27 | 2009-05-07 | Toshiba Corp | メモリシステム |
| US8694722B2 (en) | 2001-09-28 | 2014-04-08 | Micron Technology, Inc. | Memory systems |
| US9026721B2 (en) | 1995-07-31 | 2015-05-05 | Micron Technology, Inc. | Managing defective areas of memory |
| US9032134B2 (en) | 2001-09-28 | 2015-05-12 | Micron Technology, Inc. | Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased |
| US9213606B2 (en) | 2002-02-22 | 2015-12-15 | Micron Technology, Inc. | Image rescue |
| US9576154B2 (en) | 2004-04-30 | 2017-02-21 | Micron Technology, Inc. | Methods of operating storage systems including using a key to determine whether a password can be changed |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236799A (ja) * | 1985-08-09 | 1987-02-17 | Hitachi Ltd | 不揮発性記憶装置 |
| JPS63887A (ja) * | 1986-06-19 | 1988-01-05 | Hitachi Maxell Ltd | メモリカ−トリツジ |
| JPH01133293A (ja) * | 1987-11-18 | 1989-05-25 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JPH02154387A (ja) * | 1988-12-06 | 1990-06-13 | Canon Inc | 固体メモリ装置 |
-
1991
- 1991-02-22 JP JP3048585A patent/JPH04268284A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236799A (ja) * | 1985-08-09 | 1987-02-17 | Hitachi Ltd | 不揮発性記憶装置 |
| JPS63887A (ja) * | 1986-06-19 | 1988-01-05 | Hitachi Maxell Ltd | メモリカ−トリツジ |
| JPH01133293A (ja) * | 1987-11-18 | 1989-05-25 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JPH02154387A (ja) * | 1988-12-06 | 1990-06-13 | Canon Inc | 固体メモリ装置 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7746697B2 (en) | 1992-07-06 | 2010-06-29 | Solid State Storage Solutions, Inc. | Nonvolatile semiconductor memory |
| US7173853B2 (en) | 1992-07-06 | 2007-02-06 | Renesas Technology Corp. | Nonvolatile semiconductor memory |
| US7366016B2 (en) | 1992-07-06 | 2008-04-29 | Solid State Storage Solutions, Llc | Nonvolatile semiconductor memory |
| US8072809B2 (en) | 1992-07-06 | 2011-12-06 | Solid State Storage Solutions, Inc. | Nonvolatile semiconductor memory |
| JPH06259320A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | 不揮発性メモリ装置 |
| WO1994024624A1 (en) * | 1993-04-16 | 1994-10-27 | Sony Corporation | Information recording apparatus and information transfer apparatus |
| JPH06301601A (ja) * | 1993-04-16 | 1994-10-28 | Sony Corp | 情報記録装置及び情報転送装置 |
| US5513138A (en) * | 1993-05-13 | 1996-04-30 | Ricoh Co., Ltd. | Memory card having a plurality of EEPROM chips |
| JPH07105071A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 情報転送装置及び情報記録装置 |
| US9026721B2 (en) | 1995-07-31 | 2015-05-05 | Micron Technology, Inc. | Managing defective areas of memory |
| US8694722B2 (en) | 2001-09-28 | 2014-04-08 | Micron Technology, Inc. | Memory systems |
| US9032134B2 (en) | 2001-09-28 | 2015-05-12 | Micron Technology, Inc. | Methods of operating a memory system that include outputting a data pattern from a sector allocation table to a host if a logical sector is indicated as being erased |
| US9489301B2 (en) | 2001-09-28 | 2016-11-08 | Micron Technology, Inc. | Memory systems |
| US9213606B2 (en) | 2002-02-22 | 2015-12-15 | Micron Technology, Inc. | Image rescue |
| JP2003331589A (ja) * | 2003-06-13 | 2003-11-21 | Hitachi Ltd | 不揮発性メモリ装置 |
| US9576154B2 (en) | 2004-04-30 | 2017-02-21 | Micron Technology, Inc. | Methods of operating storage systems including using a key to determine whether a password can be changed |
| US10049207B2 (en) | 2004-04-30 | 2018-08-14 | Micron Technology, Inc. | Methods of operating storage systems including encrypting a key salt |
| JP2009099112A (ja) * | 2007-09-27 | 2009-05-07 | Toshiba Corp | メモリシステム |
| JP2008204623A (ja) * | 2008-04-07 | 2008-09-04 | Renesas Technology Corp | 不揮発性メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0528280B1 (en) | Memory card apparatus | |
| US5513138A (en) | Memory card having a plurality of EEPROM chips | |
| JPH04268284A (ja) | メモリカード | |
| KR930014577A (ko) | 반도체 기억장치 | |
| KR960002025A (ko) | 영상 신호 재생 장치 | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| JPS6362054A (ja) | 多チャンネル・メモリ・アクセス回路 | |
| US8572307B2 (en) | Memory controller, memory card, and nonvolatile memory system | |
| KR920009112A (ko) | 디지탈 통신 단자 전원 보존기술 | |
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| JP2798398B2 (ja) | シリアルメモリ装置 | |
| JPH08221312A (ja) | メモリカード装置 | |
| JPH04137078A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH0546461A (ja) | メモリカード装置 | |
| JPH0547191A (ja) | メモリカード装置 | |
| JPH0561760A (ja) | メモリカードの記憶管理方式 | |
| JPH07141258A (ja) | データ記録再生装置 | |
| JPH0547189A (ja) | メモリカード装置 | |
| JPH0546468A (ja) | メモリカード装置 | |
| JP2590695B2 (ja) | 時分割スイッチ回路 | |
| JP2969645B2 (ja) | タイムスロット入替回路 | |
| Yoshioka et al. | The development of a memory card system for a digital still camera using a 4 Mbit NAND-EEPROM | |
| JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
| JPS5854458A (ja) | ヒストリ・メモリの制御方式 | |
| JPH07107577A (ja) | 時分割タイムスロット入替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980609 |