JPH04267360A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04267360A JPH04267360A JP3028326A JP2832691A JPH04267360A JP H04267360 A JPH04267360 A JP H04267360A JP 3028326 A JP3028326 A JP 3028326A JP 2832691 A JP2832691 A JP 2832691A JP H04267360 A JPH04267360 A JP H04267360A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- metal plate
- element mounting
- metal
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 5
- 239000000956 alloy Substances 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 13
- 239000010949 copper Substances 0.000 abstract description 13
- 229910052802 copper Inorganic materials 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 11
- 238000005219 brazing Methods 0.000 abstract description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 abstract description 8
- 239000010937 tungsten Substances 0.000 abstract description 8
- 229910000531 Co alloy Inorganic materials 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 abstract description 3
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 238000007747 plating Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にパッケージの素子搭載部に金属板を有する半導体装置
に関する。
にパッケージの素子搭載部に金属板を有する半導体装置
に関する。
【０００２】
【従来の技術】パッケージの素子搭載部に金属板を有す
る半導体装置は、パッケージの絶縁基板にアルミナ系セ
ラミックが多く用いられ、金属板には、コバールという
鉄・ニッケル・コバルト合金や、タングステンの焼結体
に銅を含浸させた複合材が用いられており、絶縁基板と
金属板の接合には、銀と銅の合金からなる金属ろう材が
用いられていた。
る半導体装置は、パッケージの絶縁基板にアルミナ系セ
ラミックが多く用いられ、金属板には、コバールという
鉄・ニッケル・コバルト合金や、タングステンの焼結体
に銅を含浸させた複合材が用いられており、絶縁基板と
金属板の接合には、銀と銅の合金からなる金属ろう材が
用いられていた。
【０００３】図３は、従来の半導体装置の一例を示す断
面図である。
面図である。
【０００４】図３に示すように、アルミナセラミック系
の絶縁基板２は、アルミナの粉末をバインダーと混ぜシ
ート状にしたものに必要な開孔部を設け、タングステン
等のメタライズ層により配線パターンや、ろう付用パタ
ーン等を形成した後、積層して焼成し、メタライズ層に
めっき層を設けている。次に、絶縁基板２の下面の開孔
部の周囲にタングステンの焼結体に銅を含浸させた複合
材からなる金属板１を銅２２重量％，銀７８重量％の銀
−銅合金からなる金属ろう材８を用いて接合する。次に
、開孔部の金属板１の上に半導体チップ４を金９９重量
％，シリコン１重量％の金・シリコンの金属ろう材３を
用いてマウントする。次に、半導体チップ４と絶縁基板
２の電極端子とをボンディング線５で電気的に接続した
のちアルミナセラミックの蓋６を低融点ガラス等の封止
材７で接着している。ここで、ボンディング線５には、
アルミニウム９９重量％，シリコン１重量％の直径３０
μｍのアルミニウム線を用いている。
の絶縁基板２は、アルミナの粉末をバインダーと混ぜシ
ート状にしたものに必要な開孔部を設け、タングステン
等のメタライズ層により配線パターンや、ろう付用パタ
ーン等を形成した後、積層して焼成し、メタライズ層に
めっき層を設けている。次に、絶縁基板２の下面の開孔
部の周囲にタングステンの焼結体に銅を含浸させた複合
材からなる金属板１を銅２２重量％，銀７８重量％の銀
−銅合金からなる金属ろう材８を用いて接合する。次に
、開孔部の金属板１の上に半導体チップ４を金９９重量
％，シリコン１重量％の金・シリコンの金属ろう材３を
用いてマウントする。次に、半導体チップ４と絶縁基板
２の電極端子とをボンディング線５で電気的に接続した
のちアルミナセラミックの蓋６を低融点ガラス等の封止
材７で接着している。ここで、ボンディング線５には、
アルミニウム９９重量％，シリコン１重量％の直径３０
μｍのアルミニウム線を用いている。
【０００５】
【発明が解決しようとする課題】半導体装置は、金属板
上に放熱器または、冷却装置を接続することが多く、特
に、近年半導体素子の消費電力の増加に伴ない、半導体
素子から放熱器等までの熱抵抗の低減が強く要求されて
いる。
上に放熱器または、冷却装置を接続することが多く、特
に、近年半導体素子の消費電力の増加に伴ない、半導体
素子から放熱器等までの熱抵抗の低減が強く要求されて
いる。
【０００６】しかしながら、従来の半導体装置は、金属
板と絶縁基板，金属板と半導体チップの接合部において
、それぞれの素材の熱膨張率の差が大きいと、温度変化
による熱ストレスにより機械的な破壊を生じるため、金
属板の材料は、選択の幅が狭く、一般に、コバール又は
、銅含浸のタングステンが用いられており、熱抵抗が高
いという問題点があった。
板と絶縁基板，金属板と半導体チップの接合部において
、それぞれの素材の熱膨張率の差が大きいと、温度変化
による熱ストレスにより機械的な破壊を生じるため、金
属板の材料は、選択の幅が狭く、一般に、コバール又は
、銅含浸のタングステンが用いられており、熱抵抗が高
いという問題点があった。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
中央部に設けた開孔部と前記開孔部周囲の上面に配置し
た電極端子を有する絶縁基板と、前記絶縁基板の下面に
接合して前記開孔部の下部を封止し前記開孔部内の表面
に素子搭載部を設けた金属板と、前記素子搭載部にマウ
ントし前記電極端子との間を電気的に接続した半導体チ
ップとを含む半導体装置において、前記金属板の前記素
子搭載部又は前記絶縁基板との接合面の少なくとも一方
の面にメッシュ状に設けて熱膨張率を合わせるための合
金板を有する。
中央部に設けた開孔部と前記開孔部周囲の上面に配置し
た電極端子を有する絶縁基板と、前記絶縁基板の下面に
接合して前記開孔部の下部を封止し前記開孔部内の表面
に素子搭載部を設けた金属板と、前記素子搭載部にマウ
ントし前記電極端子との間を電気的に接続した半導体チ
ップとを含む半導体装置において、前記金属板の前記素
子搭載部又は前記絶縁基板との接合面の少なくとも一方
の面にメッシュ状に設けて熱膨張率を合わせるための合
金板を有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１（ａ）は本発明の第１の実施例を示す
断面図、図１（ｂ）は図１の金属板の部分平面図である
。
断面図、図１（ｂ）は図１の金属板の部分平面図である
。
【００１０】図１（ａ）、（ｂ）に示すように、中央部
に開孔部を設け、タングステンの配線パターン及びろう
付け用メタライズ層を有するアルミナセラミックの絶縁
基板２の下面に設けたメタライズ層にＮｉめっき層を設
ける。次に、純度９９．９％以上の無酸素銅の表面にメ
ッシュ状の孔を有する厚さ約１ｍｍの鉄・ニッケル・コ
バルト合金板１ａをプレスにより圧着しＮｉめっき層を
設けた金属板１を絶縁基板１の下面のメタライズ層に銀
・銅からなる金属ろう材８を介してろう付けし、開孔部
の下部を封止する。次に、全体の金属部分の表面にＮｉ
めっき層及びＡｕめっき層を順次形成する。次に、開孔
部内の金属板の表面に金シリコンろう材３を用いて半導
体チップ４をマウントし、半導体チップ４の電極と絶縁
基板２の電極端子との間をボンディング線５により接続
し、絶縁基板２の上面に鉛ガラスからなる封止材７を用
いてアルミナセラミックの蓋６を気密封止する。
に開孔部を設け、タングステンの配線パターン及びろう
付け用メタライズ層を有するアルミナセラミックの絶縁
基板２の下面に設けたメタライズ層にＮｉめっき層を設
ける。次に、純度９９．９％以上の無酸素銅の表面にメ
ッシュ状の孔を有する厚さ約１ｍｍの鉄・ニッケル・コ
バルト合金板１ａをプレスにより圧着しＮｉめっき層を
設けた金属板１を絶縁基板１の下面のメタライズ層に銀
・銅からなる金属ろう材８を介してろう付けし、開孔部
の下部を封止する。次に、全体の金属部分の表面にＮｉ
めっき層及びＡｕめっき層を順次形成する。次に、開孔
部内の金属板の表面に金シリコンろう材３を用いて半導
体チップ４をマウントし、半導体チップ４の電極と絶縁
基板２の電極端子との間をボンディング線５により接続
し、絶縁基板２の上面に鉛ガラスからなる封止材７を用
いてアルミナセラミックの蓋６を気密封止する。
【００１１】熱膨張率は、アルミナセラミックが７０×
１０−７〔１／℃〕，無酸素銅が１６５×１０−７〔１
／℃〕，コバールが５２×１０−７〔１／℃〕，シリコ
ンが３７×１０−７〔１／℃〕，タングステンの焼結材
に銅を含浸させた複合材が６５×１０−７〔１／℃〕で
あり、本実施例では、金属板１の半導体素子搭載面又は
セラミック基板２との接着面の熱膨張率を等価的に７２
×１０−７〔１／℃〕になるようにした。熱膨張率の制
御は、金属板１の接着面における金属板素材と合金板と
の割合で行う。
１０−７〔１／℃〕，無酸素銅が１６５×１０−７〔１
／℃〕，コバールが５２×１０−７〔１／℃〕，シリコ
ンが３７×１０−７〔１／℃〕，タングステンの焼結材
に銅を含浸させた複合材が６５×１０−７〔１／℃〕で
あり、本実施例では、金属板１の半導体素子搭載面又は
セラミック基板２との接着面の熱膨張率を等価的に７２
×１０−７〔１／℃〕になるようにした。熱膨張率の制
御は、金属板１の接着面における金属板素材と合金板と
の割合で行う。
【００１２】図２は本発明の第２の実施例を示す断面図
である。
である。
【００１３】本実施例では、第１の実施例のセラミック
基板２の代りに熱膨張率１５０×１０−７〔１／℃〕の
ポリイミド系樹脂からなる絶縁基板９を用いており、金
属板１と絶縁基板９は、膨張率の差が小さいので両者を
直接熱硬化性エポキシ樹脂からなる接着材１０を用いて
接着する。次に、開孔部の金属板１の上に半導体チップ
４を鉛系高融点半田１１によりマウントし、ボンディン
グ線５により半導体チップ４と樹脂基板８上の電極端子
との間を接続した後、半導体チップ４とボンディング線
５を含んで熱硬化性エポキシ樹脂１２で封入し、アルミ
ニウムの蓋１３を被せている。
基板２の代りに熱膨張率１５０×１０−７〔１／℃〕の
ポリイミド系樹脂からなる絶縁基板９を用いており、金
属板１と絶縁基板９は、膨張率の差が小さいので両者を
直接熱硬化性エポキシ樹脂からなる接着材１０を用いて
接着する。次に、開孔部の金属板１の上に半導体チップ
４を鉛系高融点半田１１によりマウントし、ボンディン
グ線５により半導体チップ４と樹脂基板８上の電極端子
との間を接続した後、半導体チップ４とボンディング線
５を含んで熱硬化性エポキシ樹脂１２で封入し、アルミ
ニウムの蓋１３を被せている。
【００１４】金属板１の半導体素子搭載面の熱膨張率は
、第１の実施例と同じく７２×１０−７〔１／℃〕に設
定する。
、第１の実施例と同じく７２×１０−７〔１／℃〕に設
定する。
【００１５】
【発明の効果】以上、説明したように本発明は、金属板
と半導体チップ又は金属板と絶縁基板との接合の信頼性
を損なうことなく、金属板に銅又は銅合金を用いて熱放
散を向上させることができるという効果を有する。
と半導体チップ又は金属板と絶縁基板との接合の信頼性
を損なうことなく、金属板に銅又は銅合金を用いて熱放
散を向上させることができるという効果を有する。
【００１６】金属板を無酸素銅に変更すると、熱伝導率
が銅含浸タングステンでは約２１０Ｗ／ｍＫであるのに
対し、無酸素銅では約３４０Ｗ／ｍＫと１．５倍もよく
なるため、半導体チップから金属板外部表面までの熱抵
抗を３０〜４０％低減でき、さらに、金属板のコストも
低減できる。
が銅含浸タングステンでは約２１０Ｗ／ｍＫであるのに
対し、無酸素銅では約３４０Ｗ／ｍＫと１．５倍もよく
なるため、半導体チップから金属板外部表面までの熱抵
抗を３０〜４０％低減でき、さらに、金属板のコストも
低減できる。
【図１】本発明の第１の実施例を示す断面図及び部分平
面図である。
面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来の半導体装置の一例を示す断面図である。
１ 金属板
１ａ 合金板
２，９ 絶縁基板
３，８ 金属ろう材
４ 半導体チップ
５ ボンディング線
６，１３ 蓋
７ 封止材
１０ 接着材
１１ 高融点半田
１２ エポキシ樹脂
Claims (1)
- 【請求項１】 中央部に設けた開孔部と前記開孔部周
囲の上面に配置した電極端子を有する絶縁基板と、前記
絶縁基板の下面に接合して前記開孔部の下部を封止し前
記開孔部内の表面に素子搭載部を設けた金属板と、前記
素子搭載部にマウントし前記電極端子との間を電気的に
接続した半導体チップとを含む半導体装置において、前
記金属板の前記素子搭載部又は前記絶縁基板との接合面
の少なくとも一方の面にメッシュ状に設けて熱膨張率を
合わせるための合金板を有することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028326A JPH04267360A (ja) | 1991-02-22 | 1991-02-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028326A JPH04267360A (ja) | 1991-02-22 | 1991-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04267360A true JPH04267360A (ja) | 1992-09-22 |
Family
ID=12245493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028326A Pending JPH04267360A (ja) | 1991-02-22 | 1991-02-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04267360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077282A1 (ja) * | 2012-11-15 | 2014-05-22 | 日産自動車株式会社 | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 |
-
1991
- 1991-02-22 JP JP3028326A patent/JPH04267360A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077282A1 (ja) * | 2012-11-15 | 2014-05-22 | 日産自動車株式会社 | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 |
| JP5856314B2 (ja) * | 2012-11-15 | 2016-02-09 | 日産自動車株式会社 | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US5506446A (en) | Electronic package having improved wire bonding capability | |
| US5710695A (en) | Leadframe ball grid array package | |
| JP2009513026A (ja) | 半導体構造及び組み立て方法 | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JP2001168443A (ja) | 光半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JPH04267360A (ja) | 半導体装置 | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JPS6220701B2 (ja) | ||
| JPS59111350A (ja) | 半導体装置 | |
| JPH0287655A (ja) | 半導体装置 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPH07226454A (ja) | 半導体装置 | |
| JPH0574987A (ja) | 半導体装置 | |
| JPS61134060A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JP3280835B2 (ja) | マルチチップモジュールの製造方法 | |
| JP3145602B2 (ja) | 半導体素子収納用パッケージ | |
| JP3881542B2 (ja) | 配線基板 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPS6334962A (ja) | パツケ−ジ構造体 | |
| JPH03248449A (ja) | ヒートシンク搭載型半導体装置 |