JPH04264719A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH04264719A
JPH04264719A JP4542291A JP4542291A JPH04264719A JP H04264719 A JPH04264719 A JP H04264719A JP 4542291 A JP4542291 A JP 4542291A JP 4542291 A JP4542291 A JP 4542291A JP H04264719 A JPH04264719 A JP H04264719A
Authority
JP
Japan
Prior art keywords
layer
substrate
based material
forming
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4542291A
Other languages
English (en)
Other versions
JP2805663B2 (ja
Inventor
Mitsuru Taguchi
充 田口
Kazuhide Koyama
一英 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3045422A priority Critical patent/JP2805663B2/ja
Publication of JPH04264719A publication Critical patent/JPH04264719A/ja
Application granted granted Critical
Publication of JP2805663B2 publication Critical patent/JP2805663B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関し、特にバリヤメタル構造
を有するコンタクト部にアルミニウム系材料を均一に埋
め込む方法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように、半導体装置のデザイン・ルールが高度に縮小さ
れるに伴い、下層配線と上層配線の接続を図るために層
間絶縁膜に開口される接続孔の開口径も微細化し、アス
ペクト比が1を越えるようになってきている。上層配線
は一般にスパッタリング法によりアルミニウム(Al)
系材料を被着させることにより形成されているが、かか
る高アスペクト比を有する接続孔を埋め込むにはもはや
十分な段差被覆性(ステップ・カバレッジ)が達成され
にくく、断線を生ずる原因ともなっている。
【0003】そこで、段差被覆性の不足を改善するため
の対策として、近年、高温バイアス・スパッタリング法
が提案されている。この技術は、たとえば月刊セミコン
ダクター・ワールド1989年12月号186〜188
ページ(プレスジャーナル社刊)、あるいはIEEE/
IRPS(1989年)210〜214ページ等に紹介
されているように、ウェハをヒータ・ブロック等を介し
て数百℃に加熱し、かつ該ヒータ・ブロックを介してR
Fバイアスを印加しながらスパッタリングを行うもので
ある。この方法によれば、高温によるAlのリフロー効
果とバイアス印加によるイオン衝撃とにより段差被覆性
を改善し、平坦な表面を有するAl系材料層を形成する
ことができる。これらの論文には、Al系材料層の下地
としてチタン(Ti)層を設けた場合に、該Ti層がA
l原子の表面移動(マイグレーション)に寄与して優れ
た段差被覆性が達成されることが報告されている。
【0004】
【発明が解決しようとする課題】ところで、上記Al系
材料層の下地として設けられるTi層は、言うまでもな
くバリヤメタルとしての機能を期待されているものであ
る。しかし、Ti層は低抵抗のオーミック・コンタクト
を達成する観点からは優れたコンタクト材料であるもの
の、単独ではバリアメタルとしての機能を十分に果たし
得ない。シリコン(Si)基板とAl系材料層との間に
Ti層が単独で介在されていても、SiとTiの反応,
およびTiとAlの反応の両方が進行するために、Si
基板へのAlスパイクの発生が防止できないからである
。そこで通常は、Ti層の上にさらにたとえばTiN層
を積層した2層構造のバリヤメタル(Ti/TiN系)
が採用されている。さらに近年では、上記TiN層の成
膜時に酸素を導入してTiON層とした2層構造のバリ
ヤメタル(Ti/TiON系)も提案されている。 これは、TiNの粒界に酸素を偏析させることにより、
Alの粒界拡散の防止効果を一層高めることを意図した
ものである。
【0005】ところが、コンタクト部に予めTi/Ti
ON系のバリヤメタルが形成されている場合、Al系材
料層を高温バイアス・スパッタリング法により被着形成
しようとすると、接続孔の均一な埋め込みが困難となる
ことが問題化してきた。たとえば、図3に示されるよう
に、予め不純物拡散領域12が形成されてなるシリコン
基板11上に、該不純物拡散領域12に臨む接続孔14
を有する層間絶縁膜13が積層され、さらに少なくとも
該接続孔14を覆ってTi層15とTiON層16とが
順次積層されてバリヤメタル17とされてなるウェハを
考える。このウェハについて、高温バイアス・スパッタ
リング法によりたとえばAl系材料層18を被着形成し
ようとしても、接続孔14を均一に埋め込むことができ
ず、鬆(す)18が発生し易い。これは、高温スパッタ
リングの過程におけるAlが固体と液体の中間的な状態
にあって下地の表面モホロジーに極めて敏感であること
による。すなわち、TiON層16は柱状結晶構造を有
し、しかもその結晶の長手方向が膜面にほぼ垂直に配向
しているため表面モホロジーが粗く、Al系材料に対す
る濡れ性および反応性に劣るのである。本発明者らの実
験によれば、TiONとAlとの界面における反応を促
進させる意味で成膜速度を一般的な成膜速度の半分程度
に低下させても、やはり埋め込み特性は改善されなかっ
た。
【0006】このように、従来の技術では高いバリヤ性
と優れた段差被覆性を同時に満足し得るコンタクト形成
を行うことが困難である。そこで本発明は、これらの要
求を同時に満足し得る配線形成方法を提供することを目
的とする。
【0007】
【課題を解決するための手段】本発明の配線形成方法は
、上述の目的を達成するために提案されるものである。 すなわち、本願の第1の発明にかかる配線形成方法は、
基板上の絶縁膜に開口された接続孔の少なくとも底部お
よび側壁部を第1のTi層、Ti化合物層、第2のTi
層がこの順に積層されてなるバリヤメタルで被覆する工
程と、前記基板を加熱しながら少なくとも前記接続孔を
充填するごとくAl系材料層を形成する工程とを有する
ことを特徴とするものである。
【0008】本願の第2の発明にかかる配線形成方法は
、前記第1の発明において前記Al系材料層を形成する
際の前記基板の加熱温度を450〜550℃とし、かつ
成膜速度を0.6μm/分以下とすることを特徴とする
ものである。
【0009】本願の第3の発明にかかる配線形成方法は
、第1の発明におけるAl系材料層の工程を2段階に分
け、前記接続孔を充填しない程度に前記バリヤメタル上
に第1のAl系材料層を形成した後、前記基板を加熱し
ながら少なくとも前記接続孔を充填するごとく第2のA
l系材料層を形成することを特徴とするものである。
【0010】本願の第4の発明にかかる配線形成方法は
、第3の発明において前記第2のAl系材料層を形成す
る際の前記基板の加熱温度を450〜550℃とし、か
つ成膜速度を0.6μm/分以下とすることを特徴とす
るものである。
【0011】
【作用】本発明は、2つのプロセス改良点を柱としてい
る。第1の改良点はバリヤメタル構造をTi/TiON
/Ti系の3層構造とした上でAl系材料層を高温プロ
セスにより成膜することであり、第2の改良点はAl系
材料層の成膜工程の少なくとも一部において成膜速度の
低い条件で高温プロセスを行うことである。第1の改良
点は、従来のTi/TiON系の2層構造バリヤメタル
にさらにTi層を追加し、Al系材料層との接触面をT
i層とすることにより、Al系材料と下地との濡れ性お
よび反応性を向上させて接続孔の埋め込みを容易とする
ことを意図している。バリヤメタルをかかる3層構造と
した上で、Al系材料による接続孔の埋め込みを1段階
の高温プロセスで行うのが本願の第1の発明である。ま
た、上記埋め込みを2段階プロセスとし、1段階目のプ
ロセスで接続孔を充填しない程度に薄く第1のAl系材
料層を被着形成した後、2段階目の高温プロセスで厚く
第2のAl系材料層を被着形成するのが本願の第3の発
明である。上記高温プロセスとしては、高温スパッタリ
ング,高温CVD,高温蒸着等が適用できる。
【0012】しかし、TiON層の上に積層されたTi
層は該TiON層の柱状結晶構造に起因する粗い表面モ
ホロジーを一部反映しており、シリコン基板等の表面に
直接に形成されたTi層と比べれば平滑度はまだ劣る。 そこで、第2の改良点としては特に高温プロセスの条件
を限定し、プロセスの信頼性および再現性の向上を図る
。第2の改良点を前述の1段階プロセスに適用するのが
本願の第2の発明であり、2段階プロセスに適用するの
が本願の第4の発明である。ここで、基板の加熱温度は
450〜550℃とされる。この温度範囲は、Al系材
料が基板上に被着された際のマイグレーション特性を考
慮して設定されたものである。一般に共晶を形成する合
金等を真空薄膜形成技術により成膜する場合、共融点の
おおよそ75%以下の温度では、ターゲットや蒸発源等
から飛来して基板へ到達した原子が該基板上でマイグレ
ーションを起こさないとされている。Al系材料として
代表的なAl−1%Siを考えた場合、その共融点は約
580℃であるから、450℃より低い温度域ではマイ
グレーションが抑制され、接続孔の埋め込みが困難とな
る。また、550℃より高い温度域では逆にマイグレー
ションが促進され過ぎて島状に膜成長が開始され、得ら
れるAl系材料層の組織が不連続となり易い。一方、0
.6μm/分以下の成膜速度は、一般的な真空薄膜形成
技術の常識から判断すると、かなり遅い速度である。 たとえば、スパッタリングを行う場合、装置内の放出ガ
スが不純物として膜中に取り込まれることを防止するた
めに、従来は成膜速度が1μm/分以上とされているこ
とが多い。しかし、本発明ではAl系材料と下地との反
応を促進しながら埋め込みを進行させるために、上述の
ように成膜速度を低下させて相互の接触時間を長く確保
することが必要である。近年では高性能の真空装置が入
手できるので、汚染源の排除に細心の注意を払えばかか
る低速下でも優れた膜質を有するAl系材料層の成膜は
十分に可能である。
【0013】
【実施例】実施例1 本実施例は、本願の第2の発明を適用し、1段階の高温
スパッタリングによりAl−1%Si合金によるコンタ
クト・ホールの埋め込みを行った例である。このプロセ
スを、図1(a)および(b)を参照しながら説明する
。まず、図1(a)に示されるように、予め不純物拡散
領域2が形成されたシリコン基板1上に酸化シリコン等
からなる層間絶縁膜3が積層され、該層間絶縁膜3に上
記不純物拡散領域2に臨むコンタクト・ホール4が開口
されてなる基体を用意し、その全面に、第1のTi層5
,TiON層6,第2のTi層7を連続工程により順次
積層してバリヤメタル8を形成した。ここで、上記第1
のTi層5および第2のTi層7は、一例としてAr流
量100SCCM,ガス圧0.47Pa(3.5mTo
rr),DCスパッタ・パワー4kW,基板温度300
℃,基板温度150℃,スパッタ時間5秒,スパッタ速
度0.36μm/分の条件でスパッタリングを行うこと
により、それぞれ約300Åの厚さに形成した。また、
上記TiON層6は、一例としてAr流量40SCCM
,H2 −6%O2 混合ガス流量70SCCM,ガス
圧0.47Pa(3.5mTorr),DCスパッタ・
パワー5kW,基板温度150℃,スパッタ時間60秒
,スパッタ速度0.1μm/分の条件でスパッタリング
を行うことにより、約1000Åの厚さに形成した。
【0014】次に、一例としてAr流量100SCCM
,ガス圧0.47Pa(3.5mTorr),DCスパ
ッタ・パワー4.5kW,RFバイアス・パワー0V,
基板温度500℃,スパッタ時間100秒,スパッタ速
度0.3μm/分の条件でスパッタリングを行うことに
より、Al−1%Si層9を約5000Åの厚さに形成
した。この条件では、Al−1%Si合金と下地の第2
のTi層7との接触時間を長く確保することができ、両
者の間の反応が促進されながらコンタクト・ホール4の
埋め込みが進行した。この結果、図1(b)に示される
ように、鬆が発生することなく良好な埋め込みが達成さ
れた。
【0015】実施例2 本実施例は、本願の第4の発明を適用し、2段階のスパ
ッタリングによりAl−1%Si合金によるコンタクト
・ホールの埋め込みを行った例である。このプロセスを
、前述の図1に加え、図2を参照しながら説明する。 まず、図1(a)に示されるものと同じ基体を用意し、
1段階目のスパッタリングを行った。このときの条件は
、一例としてAr流量100SCCM,ガス圧0.47
Pa(3.5mTorr),DCスパッタ・パワー22
.5kW,RFバイアス・パワー0V,スパッタ時間5
秒,スパッタ速度1.2μm/分とし、基板加熱は行わ
なかった。この結果、図2に示されるように、接続孔4
のパターンに倣って約1000Åの厚さの第1のAl−
1%Si層9aがコンフォーマルに成膜された。続いて
、2段階目として基板の裏面を高温のArガスに接触さ
せることにより該基板を約500℃に加熱し、DCスパ
ッタ・パワー10.5kW,RFバイアス・パワー30
0V(13.56MHz),スパッタ時間40秒,スパ
ッタ速度0.6μm/分の条件で高温バイアス・スパッ
タリングを行った。これにより、Al−1%Si合金が
さらに4000Å堆積されて第2のAl−1%Si層(
図示せず。)が形成され、最終的には図1(b)に示さ
れるように、5000Åの厚さのAl−1%Si層9が
基体の全面に形成された。本実施例においても、上記コ
ンタクト・ホール4は鬆を発生することなく均一に埋め
込まれた。
【0016】以上のプロセスにおいて、スパッタリング
を2段階に分け、その最初の段階において基板加熱を行
わないのは、成膜の初期から基板を高温に加熱した場合
にしばしば観察される島状成長を防止するためである。 かかる2段階プロセスでは、成膜途中で条件を切り換え
ることが必要となるが、1段階目のスパッタリングは高
速で実施することができ、2段階目の高温バイアス・ス
パッタリングも前述の実施例1の高温スパッタリングよ
りは高速化することができる。したがって、成膜プロセ
ス全体に要する時間は大幅に短縮され、スループットが
向上する。
【0017】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば3層構造のバリヤメタルにより優れたバ
リヤ性が達成されると共に、Al系材料層との接触面に
Ti層が配されることにより優れた段差被覆性が保障さ
れる。さらに、成膜工程の少なくとも一部において行わ
れる高温スパッタリングの条件が最適化されることによ
り、Al系材料による接続孔の埋め込みを高い信頼性お
よび再現性をもって行うことが可能となる。したがって
、本発明は微細なデザイン・ルールにもとづき高集積度
および高性能を要求される半導体装置の製造に極めて好
適である。
【図面の簡単な説明】
【図1】  本願の第2の発明の一適用例をその工程順
にしたがって示す概略断面図であり、(a)はコンタク
ト・ホールの形成された層間絶縁膜上に3層構造のバリ
ヤメタルが積層された状態、(b)は上記コンタクト・
ホールがAl−1%Si層により良好に充填された状態
をそれぞれ示す。
【図2】  本願の第4の発明の一適用例において、コ
ンタクト・ホールが第1のAl−1%Si層により途中
まで充填された状態を示す概略断面図である。
【図3】  従来の配線形成方法において、2層構造の
バリヤメタルを有するコンタクト・ホール内にAl系材
料が均一に埋め込まれず鬆が発生した状態を示す概略断
面図である。
【符号の説明】
1  ・・・シリコン基板 2  ・・・不純物拡散領域 3  ・・・層間絶縁膜 4  ・・・コンタクト・ホール 5  ・・・第1のTi層 6  ・・・TiON層 7  ・・・第2のTi層 8  ・・・バリヤメタル 9  ・・・Al−1%Si層 9a・・・第1のAl−1%Si層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  基板上の絶縁膜に開口された接続孔の
    少なくとも底部および側壁部を第1のチタン層、チタン
    化合物層、第2のチタン層がこの順に積層されてなるバ
    リヤメタルで被覆する工程と、前記基板を加熱しながら
    少なくとも前記接続孔を充填するごとくアルミニウム系
    材料層を形成する工程とを有することを特徴とする配線
    形成方法。
  2. 【請求項2】  前記アルミニウム系材料層の形成に際
    して前記基板の加熱温度を450〜550℃とし、かつ
    成膜速度を0.6μm/分以下とすることを特徴とする
    請求項1記載の配線形成方法。
  3. 【請求項3】  基板上の絶縁膜に開口された接続孔の
    少なくとも底部および側壁部を第1のチタン層、チタン
    化合物層、第2のチタン層がこの順に積層されてなるバ
    リヤメタルで被覆する工程と、前記接続孔を充填しない
    程度に前記バリヤメタル上に第1のアルミニウム系材料
    層を形成する工程と、前記基板を加熱しながら少なくと
    も前記接続孔を充填するごとく第2のアルミニウム系材
    料層を形成する工程とを有することを特徴とする配線形
    成方法。
  4. 【請求項4】  前記第2のアルミニウム系材料層の形
    成に際して前記基板の加熱温度を450〜550℃とし
    、かつ成膜速度を0.6μm/分以下とすることを特徴
    とする請求項3記載の配線形成方法。
JP3045422A 1991-02-19 1991-02-19 配線形成方法 Expired - Fee Related JP2805663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3045422A JP2805663B2 (ja) 1991-02-19 1991-02-19 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3045422A JP2805663B2 (ja) 1991-02-19 1991-02-19 配線形成方法

Publications (2)

Publication Number Publication Date
JPH04264719A true JPH04264719A (ja) 1992-09-21
JP2805663B2 JP2805663B2 (ja) 1998-09-30

Family

ID=12718841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3045422A Expired - Fee Related JP2805663B2 (ja) 1991-02-19 1991-02-19 配線形成方法

Country Status (1)

Country Link
JP (1) JP2805663B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6375687B1 (en) 1995-02-15 2002-04-23 Yamaha Corporation Filling connection hole with wiring material by using centrifugal force
JPWO2022059277A1 (ja) * 2020-09-16 2022-03-24

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
JPH025521A (ja) * 1988-06-24 1990-01-10 Fujitsu Ltd 半導体装置の製造方法
JPH0270461U (ja) * 1988-11-16 1990-05-29

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
JPH025521A (ja) * 1988-06-24 1990-01-10 Fujitsu Ltd 半導体装置の製造方法
JPH0270461U (ja) * 1988-11-16 1990-05-29

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6375687B1 (en) 1995-02-15 2002-04-23 Yamaha Corporation Filling connection hole with wiring material by using centrifugal force
JPWO2022059277A1 (ja) * 2020-09-16 2022-03-24
WO2022059277A1 (ja) * 2020-09-16 2022-03-24 株式会社アルバック 積層構造体及び積層構造体の製造方法
CN116056884A (zh) * 2020-09-16 2023-05-02 株式会社爱发科 层积结构体及层积结构体的制造方法
TWI808439B (zh) * 2020-09-16 2023-07-11 日商愛發科股份有限公司 層積構造體及層積構造體之製造方法
CN116056884B (zh) * 2020-09-16 2024-05-31 株式会社爱发科 层积结构体及层积结构体的制造方法

Also Published As

Publication number Publication date
JP2805663B2 (ja) 1998-09-30

Similar Documents

Publication Publication Date Title
US5580823A (en) Process for fabricating a collimated metal layer and contact structure in a semiconductor device
JPH04280425A (ja) 配線形成方法
US6331484B1 (en) Titanium-tantalum barrier layer film and method for forming the same
US6197686B1 (en) Aluminum metallization by a barrier metal process
JP3252397B2 (ja) 配線形成方法
JPH04264719A (ja) 配線形成方法
US5985754A (en) Method of forming a void-free contact plug
JPH07115073A (ja) 半導体装置の製造方法
JPH0536627A (ja) 配線形成方法
JP2606548B2 (ja) Cu配線およびその形成方法
JP3328359B2 (ja) 半導体装置の製造方法
KR100269926B1 (ko) 배선형성 방법
JPH05121356A (ja) 配線形成方法
JPH10135150A (ja) ワークピースの処理方法
JP3109269B2 (ja) 半導体装置の製造方法
JPH10106972A (ja) 電極配線構造の製造方法
JPH06275555A (ja) 半導体装置の製造方法
JP3278877B2 (ja) 配線の形成方法
JPH05198577A (ja) 半導体装置の製造方法
JPH05259108A (ja) 酸素添加窒化チタン膜及びその製造方法
JPH0472733A (ja) 半導体装置の製造方法
JP2785482B2 (ja) 半導体装置の製造方法
JPH05175346A (ja) 配線およびその形成方法
JPH0487328A (ja) 半導体装置の製造方法
JPH04313255A (ja) 配線形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees