JPH0426131A - 半導体回路の保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 静電気から半導体回路を保護するための保護装置に関し
、 動作開始電圧を低減することを目的とし、半導体層の上
層に形成される反対導電型層と、該反対導電型層内の一
側寄りに形成される一導電型層と、前記反対導電型層の
他側寄りのｗＩ域及び前記一導電型層に接続される電極
と、前記反対導電型層下方に形成される一導電型の埋込
層と、前記反対導電型層の側方に非接触状態で形成され
、かつ、前記埋込層に達する深さに形成される一導電型
の導電層とによって構成される半導体回路の保護装置に
おいて、前記反対導電型層のうち、前記一導電型層を形
成する領域と前記電極を接続する領域との間の抵抗成分
を高くするとともに、前記一導電型の導電層に対する前
記反対導電型層の間隔を、前記埋込層に対する間隔より
も狭く形成し、さらに、前記一導電型の導電型層を前記
一導電型層の近傍領域に形成したことを含み構成する。

〔産業上の利用分野〕

本発明は、半導体回路の保護装置に関し、より詳しくは
、静電気から半導体回路を保護するための保護装置に関
する。

〔従来の技術］ 半導体装置に侵入する静電気から半導体回路を保護する
ため、第６図に示すように、半導体装１の入力端子や出
力端子に保護装置６０を接続し、外部から侵入した静電
気のエネルギーを保護装置６０を通して接地線ＧＮＤや
電源線Ｖｄｄに放出し、静電気が内部回路６１に入らな
いようにしている。

このような半導体装置においては、通常のデータ信号を
内部回路６１に入出力させる一方、数百〜数千ポルトの
静電気だけを保護素子６０に流す必要があるため、保護
素子６０は、ダイオードやバイポーラトランジスタのｐ
ｎ接合の特性を用いたものがほとんどであり、その動作
は順方向のみでなく、入出力端子にかかる正の静電気に
対して逆方向で動作させる構造のものがあり、その動作
はｐｎ接合のブレークダウン現象を用いている。

ｐｎ接合の逆方向で動作させる保護素子には、第４図に
例示するようなｎｐｎ型バイポーラトランジスタを使用
したものがあり、このトランジスタの構造は、半導体基
板４１に積層されたｎ型エピタキシャル層４２のうち保
護素子形成領域の側部をｐ゛型アイソレーション層４３
によって囲み、その中央上層にベースｂとなるｐ゛型型
数散層４４形成し、この中の一側寄りの上層にエミッタ
ｅとなるｎ°型型数散層４５形成し、また、Ｐ゛型型数
散層４４ｐ゛アイソレージラン層４３との間に、エピタ
キシャル層４２底面のｎ゛゛埋込層４７に達する深さの
ｎ゛型型数散層４６形成するとともに、ｐ°型型数散層
４４埋込層４７との間のエピタキシャル層４２をコレク
タ層Ｃとして構成されている。

このようなトランジスタのブレークダウン現象を利用し
た装置として、エミッタｅとベースｂとを配ｗＡ１を極
４８により短絡して半導体装置の入出力端子の低圧側に
接続するとともに、コレクタＣをその入力端子の高圧側
に配線電極４９によって接続した構造のＥＢ短絡型保護
素子がある。この等価回路は、第５図に示すようになる
。

ＥＢ短絡型保護素子によれば、これを半導体装置の入出
力端子に接続した状態で、静電気が入ると、ベースｂ・
コレクタＣ間の電圧がブレークダウン電圧に達した時点
でベース電流が流れる。また、ベース抵抗が存在するた
めに、ブレークダウンが生した後に、これを引き金とし
てバイポーラトランジスタの動作が生し、放電経路は、
ブレークダウンによるベースｂ１コレクタＣ間のバスか
ら、バイポーラ動作によるコレクタＣ・エミッタｅ間の
バスに切り替わることになる。

〔発明が解決しようとする課題〕

しかし、上記したＥＢ短絡型保護素子においては、コレ
クタＣの不純物濃度が低いためにブレークダうン電圧が
高（なり、動作開始電圧を低くすることができず、今後
さらに微細化される半導体回路を十分に保護できなくな
るといった問題がある。

本発明はこのような問題に鑑みてなされたものであって
、動作開始電圧を低減することができる半導体回路の保
護装置を提供することを目的とする。

〔Ｕ１題を解決するための手段〕 上記した課題は、第１図に例示するように、導電型半導
体層２の上層に形成される反対導電型層５と、該反対導
電型層５内の一側寄りに形成される一導電型層６と、前
記反対導電型層５の他側寄りの領域及び前記一導電型層
６に接続される電極１２と、前記反対導電型層５下方に
形成される一導電型の埋込層３と、前記反対導電型層５
の側方に非接触状態で形成され、かつ、前記埋込層３に
達する深さに形成される一導電型の導電層７とによって
構成される半導体回路の保護装置において、前記反対導
電型層５のうち、前記一導電型層６を形成する領域と前
記電極１２を接続する領域との間の抵抗成分を高くする
とともに、前記一導電型の導電層７に対する前記反対導
電型層５の間隔を、前記埋込層３に対する間隔よりも狭
く形成し、さらに、前記一導電型の導電型７を前記一導
電型層６の近傍領域に形成したことを特徴とする半導体
回路の保護装置によって達成する。

〔作　用〕

本発明によれば、ベースとなる反対導電型層５を、その
側方の一導電型導電層７に近づけるとともに、反対導電
型層５のうち、エミッタとなる一導電型層６を形成する
領域と、電極１２を接続する領域との間のベース抵抗を
大きくしている。

このため、反対導電型層５（ベース）と一導電型導電層
７との間に存在する一導電型半導体層２（コレクタ）が
狭くなり、これらの接合面から生じる空乏層が広がって
、その側方にある一導電型導電層７まで到達し易くなる
。

したがって、半導体層２よりなるコレクタと反対導電型
層５よりなるベースとの間においては空乏層を通してリ
ーク電流が流れ、ベースの側面に流れ込んだ電流が、反
対導電型層６よりなるエミッタの周辺のベース電位を上
昇させることになり、エミッタ・ベース間に順方向バイ
アスがかかり、バイポーラトランジスタ動作を誘導して
保護素子が作動することになる。

この場合、リーク電流を流すための電圧は、ブレークダ
ウン電圧よりも低く、放電開始電圧は低減することにな
る。

〔実施例］ そこで、以下に本発明の詳細を図面に基づいて説明する
。

（ａ）本発明の第１の実施例の説明 第１図は、本発明の一実施例を示す装置の平面図、断面
図及び等価回路図である。

図中符号１は、シリコン等よりなるＰ型半導体基板で、
この上には、ｎ型のエピタキシャル層２が約６μｍ積層
され、また、保護素子形成領域の半導体基板ｌとエピタ
キシャル層２との間には厚さ１μｍ程度のｎ゛゛埋込層
３が設けられており、埋込層３の上のエピタキシャル層
２がバイポーラトランジスタのコレクタ層Ｃとなるよう
に構成されている。

４は、保護素子形成領域の側部を囲む位置に形成される
ｐ゛型アイソレージジン層で、エピタキシャル層２の上
部から半導体基板１の表層に達する深さとなるように形
成されている。

５は、素子形成領域にあるエピタキシャル層２の中央上
層に不純物を注入、拡散して形成されたｐ゛型型数散層
、このＰ°型型数散層５中央には不純物未注入領域Ａが
設けられ、ここからエピタキシャル層２が表れ、また、
この領域Ａの一側方にあるｐ゛型型数散層５内部表層に
は、深さ約１μｍのｎ゛型型数散層６形成されており、
ｐ゛型型数散層５うち、ｎ゛型型数散層６有する一側寄
りの領域５ａと他側寄りの領域５ｂとの間は不純物未注
入領域Ａの存在により断面積が狭くなってその間のベー
ス抵抗が大きくなるように構成されている。

この場合、ｎ゛型拡敞層６はエミンタ層Ｅとして用いら
れ、ｐ゛型型数散層５ベース層Ｂに使用される。

７は、埋込層３に電圧を印加するｎ゛型のコレクタ導電
層で、その底部は埋込層３に達する深さに形成され、ま
た、このコレクタ導電層７は、ｎ゛型型数散層６近傍ｐ
゛型型数散層５周りに非接触状態で平面コ字状に形成さ
れており、ｐ゛型型数散層５の間隔は、ｐ゛型型数散層
５埋込層３の間隔よりも狭くなるように形成されている
。

８は、エピタキシャル層２を覆う５ｔ（ｈ膜で、この５
１０２Ｍ８のうち、不純物未注入ｉＭ域Ａを中心にして
ｎ゛型型数散層６対して反対側のｐ゛型型数散層５ｎ゛
型型数散層６びコレクタ導電層７の上にはそれぞれコン
タクトホール９〜１１が形成されており、ｎ゛型型数散
層６びｐ゛型型数散層５上のコンタクトホール９．１０
にはアルミニウム等よりなる第一の配線電極工２が接続
され、また、コレクタ導電層７の上のコンタクトホール
１１にはアルミニウム等よりなる第二の配線電極１３が
接続されており、これによりエミッタ・ベース短絡型の
保護素子Ｔが構成されることになる。

なお、上記したエピタキシャル層２の不純物濃度は２Ｘ
１０”／ｉ、ｐ４型拡散層５の不純物濃度はｌＸｌ０”
／ｃｒ１、ｎ°型型数散層６不純物濃度は２Ｘ１０１９
／ａＡとなっている。

次に、上記した実施例の作用について説明する。

上記実施例において、保護素子Ｔの２つの配線電極１２
．１３を、例えば第６図（ａ）に示すような半導体装置
の入力端子ｔ。、ｔｌに接続し、高い信号電圧Ｖａａを
印加する端子ｔ１に保護素子Ｔの第二の配＊ｉｉ極１３
を接続し、また、もう一方の端子ｔ０に第一の配線電極
１２を接続して、内部回路６１を保護することになる。

そして、２つの配線電極１２．１３間に電圧を印加して
コレクタ層Ｃよりもベース層Ｂの電圧を低くすると、ベ
ース層Ｂとコレクタ層Ｃの接合面がら空乏層が生じるが
、不純物濃度の低いコレクタ層Ｃへの空乏層の広がりが
大きいために、ベース・コレクタ間の電位差がブレーク
ダウン電圧よりも小さくても、ベース層Ｂの近距離にあ
るコレクタ導電層７までその空乏層が到達するため、ベ
ース層Ｂの横方向においてコレクタ層Ｃとの間にリーク
電流が流れ、ベース層Ｂに接続した配線電極１２にキャ
リアが到達する。リーク電流が流れる逆バイアス電圧は
、ブレークダウン電圧の４０％程度の大きさとなる。

そして、ベース層５のうち、配線電極１２を接続する領
域と、エミツタ層Ｅを形成した領域との間に不純物非注
入領域Ａがあり、その間の断面積が狭くなって抵抗が高
いために、その領域のベース抵抗が大きくなり、エミツ
タ層Ｅ周辺のベース電位を上昇させる。

この結果、ベース・エミッタ間に順方向のバイアス電圧
がかり、バイポーラトランジスタとしての動作が低電圧
で誘発されることになる。

このように、バイポーラトランジスタ動作をブレークダ
ウンでなく、リーク電流によって誘発するようにし、そ
のリークｉｉ流を低電圧で流せるため、配ｓｉｔ極１２
．１３間に静電気が侵入する際に低い電圧で放電が開始
することになる。

一方、ベース層Ｂと埋込層３との間隔が大きいために、
コレクタ・ベース接合底面から生じる空乏層は埋込層３
に到達せず、ここからリーク電流は流れないし、また、
その接合面における静電気破壊耐圧が低減することもな
い。

なお、保護装置を構成する場合には、ＥＢ短絡型保護素
子Ｔを並列に複数個接続して構成することもできる。

さらに、ベースとなるｐ゛型型数散層５コレクタ導電層
７との距離を調整することによりリーク電流の大きさを
調整して、作動開始電圧を変化させることも可能である
。

（ｂ）本発明の第２の実施例の説明 上記した実施例では、ベース層Ｂのうち、配線電極１２
を接続する領域からエミッタ層已に到る経路のベース抵
抗を大きくするために、その間に不純物非注入領域Ａを
設けてキャリアが移動する断面積を狭くしたが、ベース
抵抗を増加させるため、第２図に示すような構造を採る
ことができる。

即ち、ベース層ＢとなるＰ゛型型数散層１５平面形状を
８字状にすることにより、配線電極１２を接続する領域
とｎ°型型数散層６形成する領域の間を細くし、ベース
抵抗を大きくする構造となることもできる。

この実施例によれば、エミツタ層Ｅとなるｎ゛型型数散
層６ら配線電極１２に到るベース抵抗を増加させ、コレ
クタ導電層７からｐ゛型型数散層１５側部にリーク電流
が流れる際に、ベース層Ｂとエミッタ周囲に順方向のバ
イアスがかかるため、第１実施例と同様にバイポーラ動
作が開始することになる。

（ｃ）本発明の第３の実施例の説明 上記した２つの実施例では、ベース層Ｂとなるｐ゛型型
数散層５１５のうち、配線電極１２を接続する領域とｎ
゛型型数散層６の間の断面積を小さくすることによって
、ベース抵抗を増加させるようにしたが、第３図に示す
ように、ベース層Ｂの断面積を局部的に小さくせずにベ
ース抵抗を増加させることもできる。

即ち、第３図に示すように、ベース層Ｂとなるｐ゛型型
数散層２５平面矩形状に形成し、このｐ゛型型数散層２
５うち、ｎ゛型型数散層６形成する領域の不純物濃度を
ｌＸｌ０”／ｃｊにするとともに、配線電極１２を接続
する領域近傍の不純物濃度をＩ　Ｘ　Ｉ　Ｏ”／ｃｔｌ
と低くすることによりその周辺のベース抵抗を部分的に
高くし、コレクタ導電層層７とｐ゛型型数散層２５間に
リーク電流が流れる際にエミツタ層Ｅよりベース層Ｂの
電圧を高くして、バイポーラ動作を誘導することもでき
る。

これによっても、第１．２実施例と同様な作用が得られ
、保護装置の放電開始電圧がブレークダウン電圧により
低下することになる。

〔発明の効果〕

以上述べたように本発明によれば、ベースとなる反対導
電型層を、その側方のコレクタの一導電型導電層に近づ
けるとともに、反対導電型層のうち、一導電型層（エミ
ッタ）を形成する領域と、電極を接続する領域との間の
抵抗を大きくしたので、ブレークダウン電圧よりも低い
逆バイアス電圧によってコレクタ・ベース接合面に生じ
る空乏層をコレクタの導電層に到達させることができ、
コレクタ・ベース間に流れるリークを流によってエミッ
タ周囲のベースの電位を上昇させてバイポーラトランジ
スタ動作を誘導することになり、保護装置の動作開始電
圧を低減することが可能になる。

【図面の簡単な説明】

第】図は、本発明の第１実施例装置を示す平面図及び断
面図、 第２図は、本発明の第２実施例装置を示す平面図及び断
面図、 第３図は、本発明の第３実施例装置を示す平面図及び断
面図、 第４図は、従来装置の一例を示す平面図及び断面図、 第５図は、保護装置の等価回路図、 第６図は、保護装置の接続例を示す回路図である。 （符号の説明） Ｔ・・・ＥＢ短絡型保護素子、 １・・・半導体基板、 ２・・・エピタキシャル層、 ３・・・埋込層、 ４・・・アイソレーション層、 ５．１５．２５・・・ｐ゛型型数散層ベース層）６・・
・ｎ゛型型数散層エミツタ層）、７・・・コレクタ導電
層、 ８・・・５ｉ０２膜、 ９〜１１・・・コンタクトホール、 １２．１３・・・配線電極。

Claims (1)

1. 【特許請求の範囲】 〔１〕一導電型半導体層（２）の上層に形成される反対
   導電型層（５、１５、２５）と、該反対導電型層（５、
   １５、２５）内の一側寄りに形成される一導電型層（６
   ）と、前記反対導電型層（５、１５、２５）の他側寄り
   の領域及び前記一導電型層（６）に接続される電極（１
   ２）と、前記反対導電型層（５、１５、２５）下方に形
   成される一導電型の埋込層（３）と、前記反対導電型層
   （５、１５、２５）の側方に非接触状態で形成され、か
   つ、前記埋込層（３）に達する深さに形成される一導電
   型の導電層（７）とによって構成される半導体回路の保
   護装置において、 前記反対導電型層（５、１５、２５）のうち、前記一導
   電型層（６）を形成する領域と前記電極（１２）を接続
   する領域との間の抵抗成分を高くするとともに、 前記一導電型の導電層（７）に対する前記反対導電型層
   （５、１５、２５）の間隔を、前記埋込層（３）に対す
   る間隔よりも狭く形成し、 さらに、前記一導電型の導電型層（７）を前記一導電型
   層（６）の近傍領域に形成したことを特徴とする半導体
   回路の保護装置。 〔２〕前記反対導電型層（５、１５）のうち、一導電型
   層（６）を形成する領域と前記電極（１２）を接続する
   領域との間の断面積を他の領域よりも狭くして抵抗成分
   を高くしたことを特徴とする請求項１記載の半導体回路
   の保護装置。 〔３〕前記反対導電型層（２５）のうち、前記電極（１
   ２）を接続する領域の近傍の不純物濃度を他の領域より
   も低くして抵抗成分を高くしたことを特徴とする請求項
   １記載の半導体回路の保護装置。