JPH0426130A - 化合物半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、化合物半導体装置の製法、特に例えばＨＢＴ
くヘテロ接合型バイポーラトランジスタ）におけるよう
なその主たる動作電流方向が半導体基体の厚さ方向に構
成されたいわゆる縦形構造の化合物半導体装置の製法に
関わる。

〔発明の概要〕

本発明は、化合物半導体装置の製法に関わり、少くとも
第１〜第３の■−■族化合物半導体が積層された縦形構
造の化合物半導体装置を構成する半導体基体に対し、そ
の化合物半導体装置の上記縦形構造の動作領域の形成部
上の第３の化合物半導体上にエツチングマスクを形成し
、このエツチングマスクによって、第２の化合物半導体
に対するエツチング性が低く、第１及び第３の化合物半
導体に対するエツチング性が高いエツチング性を示す選
択的エツチングを行なって第２の化合物半導体の一部を
外部に露出させ、これによって外部に露出した第２の化
合物半導体に対して、この第２の化合物半導体に対する
エツチング性が高く、第１及び第３の化合物半導体に対
し低いエツチング性を示す選択的エツチングを第３の化
合物半導体をエツチングマスクとしてサイドエツチング
が生じるようにエツチングし、更にこれら選択的エツチ
ングによって外部に露出した第１の化合物半導体を、こ
の第１の化合物半導体に対するエツチング性が高く、第
２の化合物半導体に対するエツチング性が低いエツチン
グ性を示す選択的エツチングを第２の化合物半導体をエ
ツチングマスクとしてサイドエツチングが生じるように
エツチングし、それぞれ外部に露出した第３の化合物半
導体と第２の化合物半導体上とに第２及び第３の選択的
エツチング工程によって生じたひさしによって互いに分
離された電極をオーミックに被着する。

このようにすることによって、その動作領域いわゆる真
性領域に近接して第２の化合物半導体に対する電極の形
成を微細な化合物半導体装置において確実に得ることが
できるようにするものである。

〔従来の技術〕

ＨＢＴ　（ヘテロ接合型バイポーラトランジスタ）は高
速性能性に優れ、また高い電流増幅率が得られるという
利点を有する。この種の化合物半導体装置はその主たる
動作電流方向が縦方向く半導体基体の厚さ方向）のいわ
ゆる縦型構造をとるものでその中間層、下層の半導体層
に対する電極取出しが高速性に大きな影響を持たらす。

すなわちこれら電極はその動作領域いわゆる真性領域に
できるだけ近接して設けることが望まれる。

一方、この種の半導体装置においてミクロンオーダーの
サイズの小型化がなされており、この場合特にその電極
と動作領域との整合性が問題となり、通常この種の半導
体装置の製造に当っては、セルファライン（自己整合）
方法が採られる。

この種の縦型構造の半導体例えばＨＢＴの製造方法の一
例を、第２図の各工程における路線的断面図を参照して
説明する。この例は、いわゆるダミーエミッタ法による
もので、この場合第２図へに示すように例えば高不純物
ｎ型のＧａＡｓサブストレイト（１１）上に同様に例え
ばｎ型のＧａＡｓ化合物半導体よりなるコレクタ層（１
２）、さらにこれの上に他の導電型の例えばｐ型のＧａ
Ａｓ半導体よりなるベース層（１３）と、さらにこれの
上にこれに比してバンドギャップが大なるｎ型のＡβＧ
ａＡｓよりなるエミツタ層（１４）が順次ＭＯＣＩＩＯ
（有機金属化学的気相成長法）によってエピタキシャル
成長されてなる化合物半導体基体（１５）が用意される
。そしてこのエミツタ層（１４）上の、トランジスタ動
作部すなわち真性領域の形成部上に例えば厚さ１μｍの
５ｉ０２等より成るダミーエミッタ（１６）を形成する
。このダミーエミッタ（１６）の形成は、５１０２を化
合物半導体基体（１５）上に全面的にＣＶＤ法等によっ
て形成し、更にこれの上に例えば＾！を全面的に蒸着し
、これをフォトリングラフィによってダミーエミッタパ
ターンにパターン化し、その後このパターン化されたＡ
１層をマスク層（１７）として５１０２層をＲＩＥ（反
応性イオンエツチング）等の例えばドライエツチングに
よる異方性エツチングを行うことによってパターン化し
、ダミーエミッタ（１６）を形成する。

次に第２図Ｂに示すように、ダミーエミッタ（１６）を
エツチングマスクとしてこれの下のエミツタ層（１４）
、ベース層（１３）をそれぞれノくターンエツチングす
る。この場合、そのエツチングは等方性エツチング例え
ば化学的ウェットエツチングをもって行うことによって
ダミーエミッタ（１Ｇ）下に入り込んだサイドエッチが
生ずるようにしてダミーエミッタがひさしく庇）状に突
出しその縁部下に窪み部（１８）が生ずるようにする。

第２図Ｃに示すように窪み部（１８）内を埋込むように
フォトレジスト（１９）を全面的に塗布する。

第２図りに示すように、フォトレジスト（１９）上から
全面的にマスク層（１７）を外部に露呈するようにＲＩ
Ｅ等の異方性エツチングを行う。

次に第２図Ｅに示すように、マスク層（１７）及びダミ
ーエミッタ（１６）をエツチング除去してエミツタ層（
１４）を外部に露呈する。このとき主としてダミーエミ
ッタ（１６）の除去によってフォトレジスト層（１９）
に四部（２０）が生ずるものであるが、この凹部（２０
）はその底部がエミツタ層（１４）の表面とほぼ同一平
面となり、その幅は、第２図Ｂに示す窪み部（１８）の
入り込み量に対応してエミツタ層（１４）より幅広とな
る。

第２図Ｆに示すように、凹部（２０）内の底部を含んで
凹部（２０）の深さより小さい厚さをもって全面的に第
１の電極層（２１）を蒸着等によって形成する。

第２図Ｇに示すようにフォトレジスト層（１９）を例え
ばその溶剤をもって除去する。このようにすると、電極
層（２１）は、フォトレジスト層（１９）の凹部（２０
）の底部上に形成されていた部分のみが残り、他部が除
去され、この電極層（２１）にはパターン化されたベー
ス層（１３）及びエミツタ層（１４）の縁部より突出し
たひさし部（２１ａ＞　　が生じる。

第２図Ｈに示すように、このひさし部（２０）を有する
電極層（２１）上から第２の電極層（２２）を基体（１
５）に垂直方向から全面的に例えば蒸着によって形成す
る。このようにすることによって第２の電極層（２２）
は、第１の電極層（２１）上と、窪み部（１８）の存在
によってこれより分離してベース層（１３）上に被着形
成される。

このようにしてエミツタ層（１４）上にオーミックに第
１及び第２の電極層（２０）及び（２２）より成るエミ
ッタ電極（２圓）が形成され、ベース層（１３）上にオ
ーミックに第２の電極層（２２）より成るベース電極（
２３Ｂ＞　　が形成される。このようにして形成された
ベース電極＜２３Ｂ）　　は、ベース＠　（２３）の最
終的に残存したエミツタ層（１４）とのへテロ接合部Ｊ
Ｈすなわち真性領域に接近してダミーエミッタ（Ｘ６）
下の窪み部（１８）の入り込み量すなわちサイドエツチ
ング量によって規定される間隔をもって形成される。

このような方法による場合、すなわちいわゆるダミーエ
ミッタ方法による場合、この最終的に得るエミッタ電極
（２３Ｂ）　及びベース電極（２３Ｂ＞　　の切れは、
ダミーエミッタ（１６）の垂直性及びこれの下のサイド
エッチによる窪み部（１８）の入り込み量に依存するも
のであるが、実際問題としてその垂直性及びサイドエッ
チが充分得られず例えばそのサイドエッチ量は垂直方向
のエツチング量と同程度であって高々０．３μｍ程度に
しか期待できないことから、両ベース及びエミッタ電極
（２３Ｂ）　　及び（２３Ｂ）　間の短絡事故がＨＢＴ
の縮小化によってより高められる方向にあり、このベー
ス・エミッタ間の短絡を防ぐには各工程におけるドライ
エツチング及びウェットエツチングのかなり高い制御性
が必要となり、ベース及びエミッタ間の距離の定量的設
定もしにくいという問題点が生じている。

さらに、一方、この種のＨＢＴを得る方法として例えば
第３図に示すように化合物半導体基体（１５）の表面の
エミツタ層（１４）において、その結晶学的異方性エツ
チングを適用することによってエミツタ層（１４）を逆
テーバメサとし、全面的に第１の電極層（２１）を垂直
方向から蒸着し、エミツタ層（１４）上とこの逆テーバ
によって分離されてベース層（１３）上とにエミッタ電
極（２３Ｂ＞　　とベース電極（２３Ｂ）　　とを同時
に形成するという方法によるものも提案されている。

ところが、このような方法によってもエミツタ層の縮小
化に伴って充分な高さのメサ及び逆テーパが得にくいこ
とから同様に両電極（２３Ｅ）　　及び（２３Ｂ）　　
の短絡の問題が生じる。第３図において第２図Ｈと対応
する部分には同一符号を付して重複説明を省略する。

〔発明が解決しようとする課題〕

本発明においては、化合物半導体装置特に上述したＨＢ
Ｔ等の縦型構造の化合物半導体装置を製造するに当って
、その電極相互の短絡事故を効果的に回避でき、しかも
その動作領域すなわち真性領域と電極との自己整合を高
めて真性領域に充分近接して電極の配置を行うことがで
きるようにして特性の向上をはかることができるように
した化合物半導体装置の製法を提供するものである。

すなわち、本発明においては、昨今、上述のＡ　Ｉ！　
ＧａＡｓ　／Ｇａ、Ａｓ系のＨＢＴに比べて、ベース層
のエネルギーバンドギャップが小さく、ＬバンドとＦバ
ンドとの差Δ（Ｌ−ｒ）すなわちバイヤーバンドとのセ
パレーションが大きく、寄生抵抗が小さく、飽和速度が
大で、表面再結合速度が小さく、小型化に良好などの多
くの利点を有し、高性能化が期待されるものとして注目
されるＩｎを含む化合物半導体によるＩｎＰ　／　Ｉｎ
ＧａＡｓ系のＨＢＴにおいて、ＩｎＧａＡｓとＩｎＰ　
によるそのベース層とエミツタ層とがそれぞれその■族
元素が相違する半導体層が用いられることに着目し、こ
の■族元素が相違する化合物半導体間のエツチング性の
相違を利用して自己整合に優れかつ信頼性の高い縦型構
造の化合物半導体装置例えばＨＢＴを製造するものであ
る。

〔課題を解決するための手段〕

本発明においては、第１図に各製造工程における路線的
拡大断面図を示す製造工程図に示すように、それぞれ■
−■族化合物半導体よりなる第１゜第２及び第３の化合
物半導体層（１）、　（２）、　（３）　が順次積層さ
れた半導体基体（４）を有し、縦型構造をとり、少くと
も第２の化合物半導体（２）が第１及び第３の化合物半
導体（１）及び（３）とはそのＶ族成分に相違を有して
なる化合物半導体装置の製法において、この化合物半導
体装置の縦型構造の動作領域の形成部上の、最上層の第
３の化合物半導体（３）上にエツチングマスク（５）を
形成する工程と、第１図Ｂに示すように第２の化合物半
導体〈２）に対するエツチング性が低く、第１及び第３
の化合物半導体（１）及び（３）に対して高いエツチン
グ性を示す選択的エツチングを、エツチングマスク（５
）をマスクとして行う第１のエツチング工程と、第１図
Ｃに示すようにこの第１のエツチング工程によって外部
に露出した第２の化合物半導体（２）に対して、この第
２の化合物半導体（２）に対するエツチング性が高く、
第１及び第３の化合物半導体〈１）及び（３）に対して
低いエツチング性を示す選択的エツチングを第３の化合
物半導体（３）をエツチングマスクとしてこれの縁部下
に入り込むサイドエツチングを生じるようにエツチング
する第２のエツチング工程と、第１図りに示すように第
１及び第２のエツチング工程によって外部に露出した第
１の化合物半導体（１）　　をこの第１の化合物半導体
（１）に対するエツチング性が高く第２の化合物半導体
（２）に対して低いエツチング性を示す選択的エツチン
グを第２の化合物半導体（２）をエツチングマスクとし
てサイドエツチングが生ずるようにエツチングする第３
のエツチング工程と、第１図Ｅに示すようにそれぞれ外
部に露出した第３の化合物半導体（３）と第２の化合物
半導体（２）上とに第２及び第３の選択的エツチング工
程のサイドエッチによって生じた第１及び第２のひさし
く６）及び（７）によって互いに分離された電極（４０
Ｅ）及び（４０Ｂ）　　をオーミックに被着する工程と
をとって目的とする化合物半導体装置例えばＨＢＴを得
る。

〔作　用〕

上述の本発明方法によれば、第１〜第３の化合物半導体
（１）〜（３）、特に第２の化合物半導体＜２）と第１
及び第３の化合物半導体（１）及び（３）のＶ族元素が
相違してそのエツチング性が相違することを利用して第
１及び第２の２段にわたるひさしく６）及び（７）を形
成するようにしたことから全体的なひさしの高さを充分
大きくかつ正確に設定することができるので両電極（４
０Ｂ）　　及び（４［］Ｂ）真性領域に充分近接して配
置する二とができ、信頼性が高く特性の均一な目的とす
る化合物半導体装置を得ることができる。

〔実施例〕

第１図を参照してＩｎＰ／ＩｎＧａＡｓ系のＨＢＴを得
る場合の一例を詳細に説明する。この場合、第１図Ａに
示すように半絶縁性の［ｎＰ　サブストレイト（３１）
上に順次ＭＯＣＶＤ　によって第１導電型例えばｎ型の
ＩｎＰバッファ層（３２）と、このバッファ層（３２）
と格子整合し得るＩｎＧａＡＳよりなる第１導電型の低
比抵抗（高不純物濃度）の下層コレクタ層（３３）と、
これの上にこれに比し高比抵抗の第１導電型のｎ型の同
様の１ｎＧａＡｓよりなるあるいは下層コレクタ（３３
）に対して格子整合し得るＩｎＰ　よりなるコレクタ層
（３４）と、第２導電型例えばｐ型のＩｎＧａＡｓより
成る厚さ例えば５００人のベース層（３５）と、同様に
ＩｎＧａＡｓよりなる厚さ例えば１００人程０のアンド
ープベース層（３６）と、さらにこれの上に第１導電型
のｌｎＰ　よりなる厚さ例えば２０００人のエミツタ層
（３７）と、これの上にそれぞれ第１導電型の高濃度の
キャップ層を構成する高濃度エミッタ（３８）と、第１
導電型の低比抵抗（高濃度）のＩｎＧａＡｓキャップ層
（３９）とを順次連続的にエピタキシャル成長する。こ
のような構成においてはそれぞれＩｎＧａＡｓよりなる
第２導電型ベース（３５）と、アンドープベース層（２
５）とによる第１の化合物半導体層（１）　　の上に、
第１導電型のＩｎＰ　よりなるエミツタ層（２７）と高
濃度エミツタ層（２８）とよりなる第２の化合物半導体
層（２）と、ＩｎＧａＡＳよりなるキャップ層（３９）
よりなる第３の化合物半導体層（３）が積層された半導
体基体（４）が構成される。

まず、第１図Ａに示すように半導体基体（４）上すなわ
ち最上層の第３の化合物半導体層（３）　　　この例で
はキャップ層（２９）上にエツチングマスク例えばＳｉ
Ｎ　あるいはエミッタ電極を導き得るＴｉ／Ｐｔ／＾Ｕ
より成るエツチングマスク層（５）を１０００人程度０
厚さに最終的に形成する動作領域すなわち真性領域とな
る部分上に形成する。

次に第１図已に示すように、第３の化合物半導体（３）
すなわちキャップ層（３９）に対しての選択的エツチン
グを行う第１のエツチング工程を行う。

この第１のエツチング工程に用いられるエツチングは例
えば＋１．ＰＯ，：　Ｈ２Ｏ２：　ＩＩ、０　　（体積
比）が３；Ｉ：５０のエツチング液によって行う。この
エツチング液によるウェットエッチは、第１の化合物半
導体（１）すなわちキャップ層（３９）が例えばＩｎｏ
、　５２（ｉａｏ、　４８ＡＳである場合、そのエツチ
ング速度は、２０℃で６５０人／分であるに比し、第２
の半導体（２）のエミツタ層（３８＞　（３７）のＩｎ
Ｐ　に対しては殆んどエツチング性を示さない。

この第１のエツチング工程によってエツチングマスク（
５）によって覆われていない部分のキャップ層（３９）
、すなわち第３の化合物半導体（３）をエツチング除去
する。この場合、このエツチング液は、上述したように
ＩｎＰ　に対して殆んどエツチング性を示さないことか
ら第２の半導体層（２）をエツチングすることなく第３
の半導体（３）すなわちキャップ層（２９）のみをその
全厚さに亘って所定のパターンにエツチング除去して確
実に第２の化合物半導体（２）の表面すなわち高濃度エ
ミツタ層（２８）が露出させることができる。

次に例えばＨＣｌ：　Ｈ３ＰＯ４（体積比）が１；１９
のエツチング液によって第２の化合物半導体（２）、す
なわちエミツタ層（３８）及び（３７）をエツチングす
る第２のエツチング工程を採る。このエツチング液は１
ｎＧａＡｓに対しては殆んどそのエツチング性を示さす
ＩｎＰに対しては例えば１０℃で８００人／分の高いエ
ツチング性を示すことから、第１の半導体（１）及び第
３の化合物半導体（３）をエツチング除去することなく
第２の化合物半導体（２）すなわちエミツタ層（３８）
及び（３７）のみを選択的にエツチングすることができ
る。この場合、第１図Ｃに示すようにこの選択的エツチ
ングが第３の化合物半導体（３）の縁部下に入り込んで
エツチングが進行するようにすなわちサイドエツチング
が所要の幅Ｗをもって進行するまで第２の化合物半導体
（２）の厚さ以上のオーバーエツチングして幅Ｗの第１
のひさしく６）を形成すると共に第１の半導体（１）す
なわちアンドープのベース層（３６）を外部に露出させ
る。

さらに第１図りに示すように、前述したと同様の第１の
エツチング工程で用いたエツチング液によって第３のエ
ツチング工程を行う。この場合、第２の化合物半導体（
２）すなわちエミツタ層（３８）及び（３７）に対して
殆んどエツチングが進行しないことから、所要のエツチ
ング時間の選定すなわちその厚さ以上のオーバーエッチ
を行って第２の化合物半導体（２）の縁部下に幅Ｗ２　
をもって入り込んで第１の化合物半導体（１）にサイド
エッチが生じ第２のひさしく７）が生じるようにする。

この場合、第１の半導体（１）においてもサイドエッチ
が生じるが、幅Ｗ１　をもって第１のひさしく６）が残
存するようになされる。

その後第１図Ｅに示すように、マスク（５）を除ら電極
導電層の蒸着を行う。このようにすれば、第３の半導体
層（３）、すなわちキャップ層（３９）上に、外部に露
呈した第１の半導体層（１）ベース層（３５）上に同時
にエミッタ電極（４０Ｂ）　及びベース電極（３６Ｂ）
　　が互いに第１〜第３のエツチング工程によって生じ
た第１及び第２のひさしく６）及び（７）によって分離
されて形成される。

尚、さらに必要に応じて第１図Ｆに示すように、コレク
タ電極（３５Ｃ）　　の形成においても同様にｌｎＰと
ＩｎＧａＡＳとのエツチングの差を利用して同様にコレ
クタ領域（３３）にひさしく４４）を有する凹部（４２
）を形成してこれにコレクタ電極（４０Ｃ）　　を形成
することもできる。

尚、上述した例においては、サブストレイト（３１）が
ｌｎＰである場合について説明したが、サブストレイ）
（３１）が例えばＧａＡｓである場合において、その第
１及び第３の化合物半導体（１）及び（３）すなわちベ
ース層（３５）　（３６）及びエミッタのキャップ層（
３ａ）がＧａＡｓで、第２の化合物半導体（２）すなわ
ちエミツタ層（３８）　（３７）がＧａ１ｎＰ　の構成
をとるＨＯＴにおいての製造に本発明を適用することも
できる。

すなわち、この場合においてもＶ族の化合物が相違する
第１及び第３の化合物半導体（１）及び（３）と第２の
化合物半導体（２）のエツチング性の相違を利用するこ
とによって本発明を適用することができる。

〔発明の効果〕

上述の本発明方法によれば、第１〜第３の化合物半導体
（１）〜＜３）を有し、特に第２の化合物半導体（２）
と第１及び第３の化合物半導体＜１）及び（３）のＶ族
元素が相違してそのエツチング性が相違することを利用
して第１及び第２の２段にわたるひさしく６）及び（７
）を形成するようにしたことにより全体的な高さ及び突
出量を充分大きくかつ正確に設定することができ、特に
ひさしく６）は厚さ方向のエツチングを考慮することな
く必要充分のオーバーエツチングを行ってサイドエッチ
による大なる高さのひさしく７）を、形成することがで
きるので各電極（４０Ｅ）　　及び（４０Ｂ）　　を確
実に分離し、しかし！例えばベース電極（４０Ｂ）　　
に関して第１及び第２のひさしく６）　　及び（７）の
突出幅Ｗ１　及びＷ２の任意の設定によって真性領域に
近づけて形成することができるのですぐれた特性をもっ
て、信頼性が高く均一な特性の目的とする化合物半導体
装置を得ることができる。

【図面の簡単な説明】

第１図は本発明による化合物半導体装置の製造方法の一
例の工程図、第２図は従来方法の製造工程図、第３図は
他の従来方法の一工程図である。 （１）〜（３）は第１〜第３の化合物半導体、（４）は
半導体基体、（２１）はサブストレイト、（３４）はコ
レクタ層、（３５）はベース層、（３６）はアンドープ
ベース層、（３７）はエミツタ層、（３８）は高濃度エ
ミツタ層、（３９）はキャップ層である。 代 理 人 松 隈 秀 盛

Claims (1)

1. 【特許請求の範囲】 　それぞれIII−Ｖ族化合物半導体より成る第１、第２
   及び第３の化合物半導体が順次積層された半導体基体を
   有し、縦形構造を採り、少なくとも上記第２の化合物半
   導体が上記第１及び第３の化合物半導体とはそのＶ族成
   分に相違を有して成る化合物半導体装置の製法において
   、 この化合物半導体装置の上記縦形構造の動作領域の形成
   部上の上記第３の化合物半導体上にエッチングマスクを
   形成する工程と、 第２の化合物半導体に対するエッチング性が低く、上記
   第１及び第３の化合物半導体に対して高いエッチング性
   を示す選択的エッチングを上記エッチングマスクをマス
   クとして行う第１のエッチング工程と、 この第１のエッチング工程によって外部に露出した第２
   の化合物半導体に対して、この第２の化合物半導体に対
   するエッチング性が高く、上記第１及び第３の化合物半
   導体に対して低いエッチング性を示す選択的エッチング
   を上記第３の化合物半導体をエッチングマスクとしてサ
   イドエッチングが生じるようにエッチングする第２のエ
   ッチング工程と、 上記第１及び第２のエッチング工程によって外部に露出
   した上記第１の化合物半導体を、この第１の化合物半導
   体に対するエッチング性が高く、上記第２の化合物半導
   体に対して低いエッチング性を示す選択的エッチングを
   上記第２の化合物半導体をエッチングマスクとしてサイ
   ドエッチングが生じるようにエッチングする第３のエッ
   チング工程と、 それぞれ外部に露出した上記第３の化合物半導体と上記
   第２の化合物半導体上とに上記第２及び第３の選択的エ
   ッチング工程によって生じたひさしによって互いに分離
   された電極をオーミックに被着して成ることを特徴とす
   る化合物半導体装置の製法。