JPH04261233A - 符号化装置 - Google Patents

符号化装置

Info

Publication number
JPH04261233A
JPH04261233A JP3007894A JP789491A JPH04261233A JP H04261233 A JPH04261233 A JP H04261233A JP 3007894 A JP3007894 A JP 3007894A JP 789491 A JP789491 A JP 789491A JP H04261233 A JPH04261233 A JP H04261233A
Authority
JP
Japan
Prior art keywords
encoding
input
frames
modules
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3007894A
Other languages
English (en)
Inventor
Koichi Tanaka
浩一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3007894A priority Critical patent/JPH04261233A/ja
Publication of JPH04261233A publication Critical patent/JPH04261233A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Image Processing (AREA)
  • Information Transfer Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は情報源からの信号系列
をリング結合のマルチプロセッサ方式で符号化する符号
化装置に関する。
【0002】
【従来の技術】例えば文献(Dietmar Bier
e : A multi−processor con
cept for a narrow−band pi
cture phone , Picture Cod
ing Symposium ’ 88 , 15.1
)に示す従来例の動画像符号化装置は図2のように、入
力フレームメモリ1は、信号系列入力手段として、情報
源からデジタル化・ブロック化した符号化対象の信号系
列100をフレーム単位で一時記憶する。プロセッサモ
ジュール2aは、入力フレームメモリ1から取込んだ入
力ブロックデータ200にループ内フレームメモリ2a
ー3を参照して動き補償フレーム間予測処理をし予測誤
差ブロックデータを生成する。プロセッサモジュール3
aは、共通バッファ5aから読出した予測誤差ブロック
データに差分符号化処理をし差分符号化データを生成す
る。また共通バッファ6aから読出した差分符号化デー
タに局部復号化処理をし局部復号化データを生成する。 プロセッサモジュール4aは、共通バッファ6aから読
出した差分符号化データに可変長符号化処理と多重化処
理をし出力ブロックデータ300を掃出す。共通バッフ
ァ5aと6aは、双方からアクセスできる2ポートメモ
リのデータ緩衝手段として、プロセッサモジュール2a
〜4aを直列結合し共通バッファ5aは予測誤差ブロッ
クデータ、共通バッファ6aは差分符号化データの各生
成データを一時記憶する。システム制御手段10aは、
プロセッサモジュール2a〜4aの情報源符号化処理で
フレーム単位の符号化開始・終了とブロック単位の機能
分担の起動・完了を監視し、フレーム単位で局部復号化
データ転送手段12に局部復号化データの転送を指令す
る。送信バッファ11は、符号系列出力手段として、順
次掃出された出力ブロックデータ300を一時記憶しフ
レーム単位で符号化結果の符号系列400を送出する。 局部復号化データ転送手段12は、フレーム単位の符号
化終了のたびに局部復号化データメモリ3aー3からル
ープ内フレームメモリ2aー3に1フレーム分の局部復
号化データを転送する。
【0003】上記従来例の動画像符号化装置は、複数の
プロセッサモジュール2a〜4aを直列結合し符号化処
理の機能分担を固定するマルチプロセッサ方式(直列結
合方式)を採る。
【0004】プロセッサモジュール2a〜4aは図2の
ように、デジタル信号処理用の単位プロセッサ2a〜4
aー1と、単位プロセッサとその周辺装置を接続するロ
ーカルバス2a〜4aー2と、随時書込み読出し用のロ
ーカルメモリとしてのループ内フレームメモリ2aー3
および局部復号化データメモリ3aー3と、外部と単位
プロセッサ間の制御を調停する割込みコントローラ2a
〜4aー4とを含む。
【0005】プロセッサモジュール2aは、動き補償フ
レーム間予測処理として、入力フレームメモリ1から取
込んだ現行フレーム内の当該入力ブロックデータ200
とループ内フレームメモリ2aー3から読出した直前フ
レーム内の試行ブロックデータとの差分絶対値和による
ブロックマッチング演算をし、生成した最近似予測ブロ
ックデータと当該入力ブロックデータ200との残差の
予測誤差ブロックデータを共通バッファ5aに書込む。
【0006】プロセッサモジュール3aは、差分符号化
処理として、共通バッファ5aから読出した予測誤差ブ
ロックデータに離散コサイン変換(DCT)とスカラ量
子化演算をし、生成した差分符号化データを共通バッフ
ァ6aに書込む。また局部復号化処理として、次回フレ
ームの符号化のため共通バッファ6aから読出した差分
符号化データに逆演算をし、生成した局部復号化データ
の1フレーム分を局部復号化データメモリ3aー3に書
込む。
【0007】プロセッサモジュール4aは、可変長符号
化処理と多重化処理として、共通バッファ6aから読出
した差分符号化データをハフマン符号に変換しシリアル
多重化をし、生成した出力ブロックデータ300を送信
バッファ11に掃出す。
【0008】
【発明が解決しようとする課題】上記のような従来の符
号化装置では、複数のプロセッサモジュールを直列結合
し符号化処理の機能分担を固定するマルチプロセッサ方
式(直列結合方式)を採るから、プロセッサモジュール
間のフィードバックデータの転送が必要で転送中単位プ
ロセッサの処理を止めることになり処理効率を低くする
問題点があった。
【0009】この発明が解決しようとする課題は、符号
化装置で処理効率を高くするリング結合のマルチプロセ
ッサ方式を提供することにある。
【0010】
【課題を解決するための手段】この発明の符号化装置は
、上記課題を解決するためつぎの手段を備え、リング結
合のマルチプロセッサ方式を採ることを特徴とする。
【0011】信号系列入力手段は、情報源から符号化対
象の信号系列をフレーム単位(符号化シーケンスの単位
)で一時記憶する。
【0012】複数のプロセッサモジュール(単位プロセ
ッサとローカルバスとローカルメモリと割込みコントロ
ーラとを含む)は、信号系列入力手段から順次入力ブロ
ックデータ(現行フレーム内で複数個の近接する信号系
列をいう)を取込み符号化する処理の機能分担をする。
【0013】データ緩衝手段は、複数のプロセッサモジ
ュールをリング結合し各生成データを一時記憶する。
【0014】入出力選択手段は、複数のプロセッサモジ
ュールのいずれかを信号系列入力手段と符号系列出力手
段とに結合する。
【0015】システム制御手段は、複数のプロセッサモ
ジュールの符号化処理でフレーム単位の符号化開始・終
了とブロック単位の機能分担の起動・完了とを監視し、
フレーム単位で順送りに複数のプロセッサモジュールに
機能分担の切換えと入出力選択手段に入出力の選択とを
指令する。
【0016】符号系列出力手段は、当該プロセッサモジ
ュールから順次出力ブロックデータ(入力ブロックデー
タに対応する出力データをいう)を一時記憶しフレーム
単位で符号化結果の符号系列を送出する。
【0017】
【作用】この発明の符号化装置は上記手段で、複数のプ
ロセッサモジュールをリング結合し符号化処理の機能分
担をフレーム単位で順送りに切換えながら、情報源から
入力した符号化対象の信号系列を符号化し符号化結果の
符号系列を出力する。
【0018】
【実施例】この発明を示す一実施例の動画像符号化装置
は図1のように、入力フレームメモリ1と送信バッファ
11は、上記従来例の図2に対応する。プロセッサモジ
ュール2〜4は、上記従来例と同じ情報源符号化処理の
機能分担(動き補償フレーム間予測、差分符号化と局部
符号化、可変長符号化と多重化の各処理)をフレーム単
位で順送りに切換えて実行する。また上記従来例と同じ
ように単位プロセッサ2〜4ー1と、ローカルバス2〜
4ー2と、ローカルメモリ2〜4ー3と、割込みコント
ローラ2〜4ー4とを含む。ただしローカルメモリ2〜
4ー3は、当該フレーム単位の機能分担時に局部復号化
データの1フレーム分を書込み、上記従来例の局部復号
化データメモリになると共に次回フレーム単位の機能分
担時のループ内フレームメモリになる。共通バッファ5
〜7は、双方からアクセスできる2ポートメモリのデー
タ緩衝手段として、プロセッサモジュール2〜4をリン
グ結合し当該フレーム単位の機能分担時に予測誤差ブロ
ックデータか差分符号化データのいずれかの生成データ
を一時記憶する。スイッチャ8とセレクタ9は、入出力
選択手段として、フレーム単位で順送りにプロセッサモ
ジュール2のいずれかを入力フレームメモリ1と送信バ
ッファ11とに結合する。システム制御手段10は、プ
ロセッサモジュール2〜4の情報源符号化処理でフレー
ム単位の符号化開始・終了とブロック単位の機能分担の
起動・完了とを監視し、フレーム単位で順送りにプロセ
ッサモジュール2〜4に機能分担の切換えを指令し、ス
イッチャ8とセレクタ9に入出力の選択を指令する。
【0019】上記実施例の動画像符号化装置は、複数の
プロセッサモジュール2〜4をリング結合し符号化処理
の機能分担を動的に切換えるマルチプロセッサ方式(リ
ング結合方式)を採る。
【0020】なお、上記実施例でプロセッサモジュール
2〜4は情報源符号化処理の機能分担をするとして説明
したが、単位プロセッサの処理能力と使用数に応じて実
現できる符号化処理の種類や機能範囲を自由に設定でき
るから、例えば誤り訂正符号化やフレーミングをするた
めの伝送路符号化処理の機能を取込んでもよい。また上
記実施例で符号化装置は動画像を対象として説明したが
、静止画像や音声の符号化処理にも適用できることはい
うまでもない。
【0021】
【発明の効果】上記のようなこの発明の符号化装置では
、複数のプロセッサモジュールをリング結合し符号化処
理の機能分担を動的に切換えるマルチプロセッサ方式(
リング結合方式)を採るから、従来のように複数のプロ
セッサモジュールを直列結合し符号化処理の機能分担を
固定するマルチプロセッサ方式(直列結合方式)に比べ
、プロセッサモジュール間でフィードバックデータの転
送が不要になり処理効率を高くできる効果がある。また
すべての単位プロセッサ周辺回路の構成が共通になり同
一のソフトウェアを搭載でき装置規模を減らせる効果も
ある。
【図面の簡単な説明】
【図1】この発明を示す一実施例の符号化装置の機能ブ
ロック図。
【図2】従来例の符号化装置の機能ブロック図。
【符号の説明】
1      入力フレームメモリ 2〜4  プロセッサモジュール 5〜7  共通バッファ 8      スイッチャ 9      セレクタ 10    システム制御手段 11    送信バッファ 100  信号系列 200  入力ブロックデータ 300  出力ブロックデータ 400  符号系列 なお図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  情報源から符号化対象の信号系列をフ
    レーム単位で一時記憶する信号系列入力手段と、該信号
    系列入力手段から順次入力ブロックデータを取込み符号
    化する処理の機能分担をする複数のプロセッサモジュー
    ルと、該プロセッサモジュールから順次出力ブロックデ
    ータを一時記憶しフレーム単位で符号化結果の符号系列
    を送出する符号系列出力手段とを備える符号化装置にお
    いて、前記複数のプロセッサモジュールをリング結合し
    各生成データを一時記憶するデータ緩衝手段と、前記複
    数のプロセッサモジュールのいずれかを前記信号系列入
    力手段と前記符号系列出力手段とに結合する入出力選択
    手段と、前記複数のプロセッサモジュールの符号化処理
    でフレーム単位の符号化開始・終了とブロック単位の機
    能分担の起動・完了とを監視し、フレーム単位で順送り
    に前記複数のプロセッサモジュールに機能分担の切換え
    と前記入出力選択手段に入出力の選択とを指令するシス
    テム制御手段とを設けることを特徴とする符号化装置。
JP3007894A 1991-01-25 1991-01-25 符号化装置 Pending JPH04261233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3007894A JPH04261233A (ja) 1991-01-25 1991-01-25 符号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3007894A JPH04261233A (ja) 1991-01-25 1991-01-25 符号化装置

Publications (1)

Publication Number Publication Date
JPH04261233A true JPH04261233A (ja) 1992-09-17

Family

ID=11678290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3007894A Pending JPH04261233A (ja) 1991-01-25 1991-01-25 符号化装置

Country Status (1)

Country Link
JP (1) JPH04261233A (ja)

Similar Documents

Publication Publication Date Title
KR100401087B1 (ko) 여러종류의부호신호를복호하는복호장치
KR960010195B1 (ko) 화상 부호화/복호화 장치
US5774206A (en) Process for controlling an MPEG decoder
US6192073B1 (en) Methods and apparatus for processing video data
EP0592351B1 (en) Image decoder
KR20060043180A (ko) 메모리 인터페이스 및 데이터 처리 시스템
US20080079743A1 (en) Moving-picture processing apparatus
JP2611637B2 (ja) 画像圧縮伸長装置
JPH06225292A (ja) イメージデコーデングシステムのためのモジュールメモリ
JP2001309386A (ja) 画像処理装置
JPH10108199A (ja) 画像符号化装置
JPS622721A (ja) 画像信号の符号化・復号化装置
US6127950A (en) Transmission circuit and reception circuit
KR100252838B1 (ko) 화상처리 장치
US6788227B2 (en) Apparatus for integrated cascade encoding
JPH10135842A (ja) 可変長コードデータストリーム位置整列のためのシステム
TW437236B (en) Decoding apparatus and decoding method
JPH04261233A (ja) 符号化装置
JP2878394B2 (ja) 複数画像復号化装置
JPH0955940A (ja) 動き補償モジュール
US20090006665A1 (en) Modified Memory Architecture for CODECS With Multiple CPUs
US20090006664A1 (en) Linked DMA Transfers in Video CODECS
US6889274B2 (en) Signal processing circuit
JPH02264370A (ja) 画像処理装置
JPH06205399A (ja) 画面分割符号化装置