JP3380308B2 - Optical semiconductor relay device - Google Patents
Optical semiconductor relay deviceInfo
- Publication number
- JP3380308B2 JP3380308B2 JP24111593A JP24111593A JP3380308B2 JP 3380308 B2 JP3380308 B2 JP 3380308B2 JP 24111593 A JP24111593 A JP 24111593A JP 24111593 A JP24111593 A JP 24111593A JP 3380308 B2 JP3380308 B2 JP 3380308B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light receiving
- receiving element
- circuit
- discharge circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、光半導体リレー装
置、特に、光結合素子を用いたスイッチングトランジス
タの駆動装置及びその駆動方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor relay device, and more particularly to a switching transistor driving device using an optical coupling element and a driving method thereof.
【０００２】[0002]
【従来の技術】従来の光半導体リレー装置として、受光
素子が発光素子から発光する光を受光し、この受光した
光を電力に変換してスイッチイングトランジスタを駆動
する方式のものがある（例えば、特願昭６３−１６２２
２７。以下、文献Ｉと称する。）。2. Description of the Related Art As a conventional optical semiconductor relay device, there is a system in which a light receiving element receives light emitted from a light emitting element and converts the received light into electric power to drive a switching transistor (for example, Japanese Patent Application No. 63-1622
27. Hereinafter referred to as Document I. ).
【０００３】図１０は、従来の文献Ｉに開示されている
光半導体リレー装置の回路構成を示す。FIG. 10 shows a circuit configuration of an optical semiconductor relay device disclosed in the conventional document I.
【０００４】この装置は、大別すると発光素子６０部
と、受光素子６２部と、放電回路７２部及びスイッチイ
ングトランジスタ（ＭＯＳＦＥＴとも称する）６４部と
から構成されている。This device is roughly divided into a light emitting element 60 section, a light receiving element 62 section, a discharge circuit 72 section and a switching transistor (also referred to as MOSFET) 64 section.
【０００５】次に、図１０を参照して従来の光半導体リ
レー装置の駆動方法につき簡単に説明する。Next, a conventional method for driving an optical semiconductor relay device will be briefly described with reference to FIG.
【０００６】発光素子６０側から入力電流Ｉf を流した
とき発光素子６０によって発生する光を受光素子６２が
受光する。受光素子６２は、複数個の受光ダイオードは
直列に接続されて受光すると受光素子６２のアノード側
（Ｒ）及びカソード側（Ｓ）間に電力が発生する。この
とき発生した電力によってＭＯＳＦＥＴ６４を駆動して
光半導体リレー装置はオン（ＯＮ）状態になる。The light receiving element 62 receives the light generated by the light emitting element 60 when the input current If is supplied from the light emitting element 60 side. In the light receiving element 62, when a plurality of light receiving diodes are connected in series and light is received, electric power is generated between the anode side (R) and the cathode side (S) of the light receiving element 62. The power generated at this time drives the MOSFET 64 to turn on the optical semiconductor relay device.
【０００７】また、オフ（ＯＦＦ）状態にするときは、
発光素子６０の入力電流Ｉf を停止する。このとき、発
光素子６０からの発光はなくなり、受光素子６２の電力
も発生しない。しかし、ＭＯＳＦＥＴ６４中に蓄積され
ている電荷があるため、ＭＯＳＦＥＴ６４がすぐにはオ
フ状態にならない。そのため、光半導体リレー装置にＭ
ＯＳＦＥＴ６４中に蓄積されている電荷を強制的に放電
させるための放電回路７２を具えている。In addition, when it is turned off,
The input current If of the light emitting element 60 is stopped. At this time, the light emitting element 60 does not emit light and the light receiving element 62 does not generate electric power. However, the MOSFET 64 does not turn off immediately because of the charge accumulated in the MOSFET 64. Therefore, the optical semiconductor relay device has M
The discharge circuit 72 is provided for forcibly discharging the electric charge accumulated in the OSFET 64.
【０００８】この放電回路７２は、抵抗体６６とフォト
タイオード６８とＮＰＮ型トランジスタ７０とから主と
して構成されている。そして、抵抗体６６の一方の端子
は第１配線６７に接続され、抵抗体６６の他方の端子は
トランジスタ７０のゲート電極側及びフォトダイオード
６８のカソード側に接続されている。また、フォトダイ
オード６８のアノード側は第２配線６９に接続されてい
る。また、ＮＰＮ型トランジスタ７０のコレクタ側は、
第１配線６７と接続され、エミッタ側は第２配線６９と
接続されている。The discharge circuit 72 is mainly composed of a resistor 66, a photo diode 68 and an NPN transistor 70. One terminal of the resistor 66 is connected to the first wiring 67, and the other terminal of the resistor 66 is connected to the gate electrode side of the transistor 70 and the cathode side of the photodiode 68. The anode side of the photodiode 68 is connected to the second wiring 69. The collector side of the NPN transistor 70 is
It is connected to the first wiring 67, and the emitter side is connected to the second wiring 69.
【０００９】このような放電回路７２を用いてＭＯＳＦ
ＥＴ６４中に蓄積されている電荷を強制的に放電させる
ことができる。By using such a discharge circuit 72, MOSF
The electric charge accumulated in the ET 64 can be forcibly discharged.
【００１０】次に、放電回路７２を用いて光半導体リレ
ー装置をオフする場合につき説明する。Next, the case where the discharge circuit 72 is used to turn off the optical semiconductor relay device will be described.
【００１１】ＭＯＳＦＥＴ６４には、電荷が蓄積されて
いるため、ＭＯＳＦＥＴ６４はすぐにはオフ状態ろなら
ない。従って、ＭＯＳＦＥＴ６４の蓄積電荷によって生
じた電流は、抵抗体６６を流れてトランジスタ７０のゲ
ート側からエミッタ側に流れる。このようにして第１配
線６７のＴ点と第２配線６９のＵ点との間が短絡される
ため、ＭＯＳＦＥＴ６４中に蓄積されている電荷を強制
的に放電させることができる。このとき、ＭＯＳＦＥＴ
６４はオフ状態になる。Since charges are accumulated in the MOSFET 64, the MOSFET 64 does not turn off immediately. Therefore, the current generated by the accumulated charge of the MOSFET 64 flows through the resistor 66 and flows from the gate side of the transistor 70 to the emitter side. In this way, the point T of the first wiring 67 and the point U of the second wiring 69 are short-circuited, so that the electric charge accumulated in the MOSFET 64 can be forcibly discharged. At this time, MOSFET
64 is turned off.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、上述し
た従来の光半導体リレー装置の駆動動作特性を測定する
と入力電流（Ｉf ）の増加に伴って動作時間ＴON及び立
ち上がり時間Ｔr の応答速度が急に速くなる（図１１参
照）。これに対して復帰時間ＴOFF 及び立ち下り時間Ｔ
f は、入力電流Ｉf が増加しても応答速度の変化は、少
ない（図１１参照）。However, when the driving operation characteristics of the above-mentioned conventional optical semiconductor relay device are measured, the response speeds of the operation time T ON and the rise time T r increase with the increase of the input current (I f ). It suddenly becomes faster (see FIG. 11). On the other hand, recovery time T OFF and fall time T
With respect to f , the change in response speed is small even if the input current I f increases (see FIG. 11).
【００１３】このように従来の動作時間ＴON及び立ち上
り時間Ｔr が入力電流Ｉf の増加によって急速に変化す
ると、ＭＯＳＦＥＴ６４側の出力側にノイズ（特に、ス
パイクノイズ）が発生するという問題があった。As described above, when the conventional operation time T ON and rise time T r rapidly change due to the increase of the input current If , there is a problem that noise (particularly spike noise) is generated on the output side of the MOSFET 64. It was
【００１４】この発明は、上述した問題点に鑑み行われ
たものであり、すなわち、この発明の目的は、ＭＯＳＦ
ＥＴの出力側に発生するスパイクノイズを除去して安定
な動作を可能にした光半導体リレー装置及びその駆動方
法を提供することにある。The present invention has been made in view of the above-mentioned problems, that is, an object of the present invention is MOSF.
An object of the present invention is to provide an optical semiconductor relay device and a method of driving the same which eliminates spike noise generated on the output side of ET and enables stable operation.
【００１５】[0015]
【課題を解決するための手段】この発明は、発光素子
と、発光素子から受光された光を電流に変換する受光素
子と、一端が受光素子の一端に接続され且つ他端が受光
素子の他端に接続された放電回路と、第１主電極が放電
回路の一端に接続され第２主電極が電源ラインに接続さ
れ且つ制御電極が放電回路の他端に接続されたスイッチ
ングトランジスタとを備える光半導体リレー装置に関す
る。そして、受光素子の一端と放電回路の一端との間ま
たは受光素子の他端と放電回路の他端との間に設けられ
た定電流回路をさらに備える。The present invention provides a light emitting element, a light receiving element for converting light received from the light emitting element into a current, one end of which is connected to one end of the light receiving element and the other end of which is a light receiving element. A light having a discharge circuit connected to an end, and a switching transistor having a first main electrode connected to one end of the discharge circuit, a second main electrode connected to a power supply line, and a control electrode connected to the other end of the discharge circuit. The present invention relates to a semiconductor relay device. A constant current circuit is further provided between one end of the light receiving element and one end of the discharge circuit or between the other end of the light receiving element and the other end of the discharge circuit.
【００１６】この発明において、定電流回路は、一端が
受光素子の一端に接続された第１抵抗素子と、第１主電
極が第１抵抗素子の他端に接続され、第２主電極が放電
回路の一端に接続され且つ制御電極が放電回路の他端に
接続された第１トランジスタと、第１主電極が受光素子
の一端に接続され、第２主電極が第１トランジスタの制
御電極に接続され且つ制御電極が第１抵抗素子の他端に
接続された第２トランジスタとを備えることが望まし
い。In the present invention, the constant current circuit has a first resistance element having one end connected to one end of the light receiving element, a first main electrode connected to the other end of the first resistance element, and a second main electrode discharged. A first transistor connected to one end of the circuit and a control electrode connected to the other end of the discharge circuit, a first main electrode connected to one end of the light receiving element, and a second main electrode connected to the control electrode of the first transistor. And a second transistor whose control electrode is connected to the other end of the first resistance element.
【００１７】この発明において、定電流回路は、一端が
放電回路の他端に接続された第２抵抗素子と、第１主電
極が第２抵抗素子の他端に接続され、第２主電極が受光
素子の他端に接続された第３トランジスタと、第１主電
極が放電回路の他端に接続され、第２主電極が第１トラ
ンジスタの制御電極に接続され且つ制御電極が第２抵抗
素子の他端に接続された第４トランジスタと、一端が第
３トランジスタの第２主電極に接続され、他端が第３ト
ランジスタの制御電極に接続された電流制御用受光素子
と、放電制御用受光素子の放電制御用の光を照射する電
流制御用発光素子とを備えることが望ましい。In the present invention, the constant current circuit has a second resistance element whose one end is connected to the other end of the discharge circuit, a first main electrode connected to the other end of the second resistance element, and a second main electrode A third transistor connected to the other end of the light receiving element, a first main electrode connected to the other end of the discharge circuit, a second main electrode connected to the control electrode of the first transistor, and a control electrode connected to the second resistance element. A fourth transistor connected to the other end of the, a current control light receiving element having one end connected to the second main electrode of the third transistor and the other end connected to the control electrode of the third transistor, and a discharge control light receiving element. It is desirable to include a current control light emitting element that emits light for controlling discharge of the element.
【００１８】[0018]
【００１９】[0019]
【００２０】[0020]
【００２１】[0021]
【００２２】[0022]
【００２３】[0023]
【作用】発光素子が発光すると、受光素子の一端から流
出した電流が、定電流回路および放電回路を経て受光素
子の他端に流入する。このとき、放電回路の一端の電位
がスイッチングトランジスタの第１主電極に印加され且
つ放電回路の他端の電位がスイッチングトランジスタの
制御電極に印加されるので、放電回路内で生じる電圧降
下がそのままスイッチングトランジスタの制御電極−第
１主電極間電圧となる。これにより、スイッチングトラ
ンジスタがオンする。ここで、定電流回路が設けられて
ない場合、受光素子および放電回路を含む電流経路を流
れる電流は、受光光量に依存する。また、この電流経路
を流れる電流の値が大きいほど、発光素子の入力電流変
化に対するスイッチングトランジスタの応答速度が速く
なる。そして、スイッチングトランジスタの応答速度が
速いほど、かかる入力電流が変化したときにスイッチン
グトランジスタの出力側でスパイクノイズが発生し易く
なる。これに対して、この発明では、この電流経路内
（すなわち、受光素子の一端と放電回路の一端との間ま
たは放電回路の他端と受光素子の他端との間）に定電流
回路が設けられている。このため、発光素子の入力電流
が変化しても、電流経路を流れる電流は変化しにくい。
このため、スイッチングトランジスタの応答速度が遅く
なるので、スパイクノイズが発生しにくい。When the light emitting element emits light, the current flowing out from one end of the light receiving element flows into the other end of the light receiving element through the constant current circuit and the discharge circuit. At this time, the potential at one end of the discharge circuit is applied to the first main electrode of the switching transistor and the potential at the other end of the discharge circuit is applied to the control electrode of the switching transistor, so that the voltage drop generated in the discharge circuit is switched as it is. The voltage becomes the voltage between the control electrode of the transistor and the first main electrode. As a result, the switching transistor turns on. Here, when the constant current circuit is not provided, the current flowing through the current path including the light receiving element and the discharge circuit depends on the amount of received light. Further, the larger the value of the current flowing through this current path, the faster the response speed of the switching transistor with respect to the change in the input current of the light emitting element. Then, the faster the response speed of the switching transistor is, the more easily spike noise is generated on the output side of the switching transistor when the input current changes. On the other hand, in the present invention, a constant current circuit is provided in this current path (that is, between one end of the light receiving element and one end of the discharging circuit or between the other end of the discharging circuit and the other end of the light receiving element). Has been. Therefore, even if the input current of the light emitting element changes, the current flowing through the current path hardly changes.
For this reason, the response speed of the switching transistor becomes slow, and spike noise is unlikely to occur.
【００２４】一方、発光素子が消光すると、受光素子、
定電流回路および放電回路を含む電流経路には電流が流
れなくなる。このとき、スイッチングトランジスタの制
御電極には、電荷が蓄積されている。この蓄積電荷は、
放電回路を経て、スイッチングトランジスタの第１主電
極側に放電される。これにより、制御電極−第１主電極
間電圧が下降するので、スイッチングトランジスタがオ
フする。ここで、この発明の定電流回路は、受光素子の
一端と放電回路の一端との間または放電回路の他端と受
光素子の他端との間に設けられる。すなわち、スイッチ
ングトランジスタの制御電極から第１主電極側に流出す
る電流は、定電流回路を通過しない。このため、かかる
流出電流の電流値は、この発明の定電流回路によって抑
制されることがない。したがって、この発明によれば、
スイッチングトランジスタの制御電極に蓄積された電荷
を高速で放電することができるので、スイッチングトラ
ンジスタのオフ動作を高速化できる。On the other hand, when the light emitting element is extinguished, the light receiving element,
No current flows in the current path including the constant current circuit and the discharge circuit. At this time, electric charges are accumulated in the control electrode of the switching transistor. This accumulated charge is
It is discharged to the first main electrode side of the switching transistor through the discharge circuit. As a result, the voltage between the control electrode and the first main electrode drops, so that the switching transistor is turned off. Here, the constant current circuit of the present invention is provided between one end of the light receiving element and one end of the discharging circuit or between the other end of the discharging circuit and the other end of the light receiving element. That is, the current flowing from the control electrode of the switching transistor to the first main electrode side does not pass through the constant current circuit. Therefore, the current value of the outflow current is not suppressed by the constant current circuit of the present invention. Therefore, according to the present invention,
Since the electric charge accumulated in the control electrode of the switching transistor can be discharged at high speed, the OFF operation of the switching transistor can be speeded up.
【００２５】[0025]
【実施例】以下、各図面を参照してこの発明の実施例に
つき説明する。尚、各図面は、この発明が理解できる程
度に各構成成分及び配置関係を概略的に示してあるにす
ぎない。Embodiments of the present invention will be described below with reference to the drawings. It should be noted that each drawing merely schematically shows each component and arrangement relationship to the extent that the present invention can be understood.
【００２６】図１及び図２は、この発明の光半導体リレ
ー装置の第１実施例の構成を説明するための回路構成図
である。1 and 2 are circuit configuration diagrams for explaining the configuration of a first embodiment of an optical semiconductor relay device of the present invention.
【００２７】この発明の第１実施例の回路構成は、大別
すると発光素子１０部、受光素子１２、定電流回路１
４、放電回路１６及びスイッチングトランジスタ１８か
らなっている。発光素子１０には、外部電源により任意
の入力電流Ｉf が流れるように構成してある。この入力
電流Ｉf によって先ず発光素子１０は発光する。The circuit configuration of the first embodiment of the present invention is roughly classified into a light emitting element section 10, a light receiving element 12 and a constant current circuit 1.
4, a discharge circuit 16 and a switching transistor 18. The light emitting element 10 is configured so that an arbitrary input current If can flow from an external power source. The light emitting element 10 first emits light by this input current If .
【００２８】この発光素子１０の光を受光する受光素子
１２を具えている。尚、受光素子１２は、複数個のダイ
オードを直列に接続してある。また、受光素子１２のア
ノード側は、スイッチングトランジスタ（以下、ＭＯＳ
ＦＥＴと称する。）１８の制御電極側（以下、ゲート電
極と称する。）と接続してある。一方、受光素子１２の
カソード側とＭＯＳＦＥＴ１８の第２主電極（以下、ソ
ース電極と称する。）側間に定電流回路１４が接続して
ある。そして、受光素子１２のアノード端子とＭＯＳＦ
ＥＴ１８のゲート電極側及び受光素子のカソード端子と
ＭＯＳＦＥＴ１８のソース電極側間に放電回路１６を接
続してある。尚、ここでは、発光素子１０、定電流回路
１４、放電回路１６及びスイッチングトランジスタ１８
を総称して光半導体リレー装置と称する。A light receiving element 12 for receiving the light of the light emitting element 10 is provided. The light receiving element 12 has a plurality of diodes connected in series. Further, the anode side of the light receiving element 12 is a switching transistor (hereinafter referred to as a MOS transistor).
It is called a FET. ) 18 is connected to the control electrode side (hereinafter referred to as a gate electrode). On the other hand, a constant current circuit 14 is connected between the cathode side of the light receiving element 12 and the second main electrode (hereinafter referred to as source electrode) side of the MOSFET 18. Then, the anode terminal of the light receiving element 12 and the MOSF
The discharge circuit 16 is connected between the gate electrode side of the ET 18 and the cathode terminal of the light receiving element and the source electrode side of the MOSFET 18. In addition, here, the light emitting element 10, the constant current circuit 14, the discharge circuit 16, and the switching transistor 18 are provided.
Are collectively referred to as an optical semiconductor relay device.
【００２９】次に、図２を参照してこの発明の第１実施
例に用いる定電流回路の構成につき説明する。Next, the structure of the constant current circuit used in the first embodiment of the present invention will be described with reference to FIG.
【００３０】この定電流回路１４は、第１抵抗体２０、
第１導電型の第１トランジスタ２２及び第２導電型の第
２トランジスタから構成されている。そして、第１抵抗
体２０の一方の端子側及び第１トランジスタの第２主電
極（以下、エミッタ電極と称する。）は、第１接続点
（以下、Ｂ点と称する。）２１に接続してある。尚、こ
こでは第１抵抗体２０の抵抗値を例えば５００ＫΩと
し、第１トランジスタ２２としてＮＰＮ型トランジスタ
を用いる。The constant current circuit 14 includes a first resistor 20,
It is composed of a first transistor 22 of the first conductivity type and a second transistor of the second conductivity type. Then, one terminal side of the first resistor 20 and the second main electrode (hereinafter, referred to as an emitter electrode) of the first transistor are connected to a first connection point (hereinafter, referred to as a point B) 21. is there. Here, the resistance value of the first resistor 20 is set to, for example, 500 KΩ, and an NPN transistor is used as the first transistor 22.
【００３１】また、第１抵抗体２０の他方の端子は、第
１トランジスタ２２の制御電極（以下、ベース電極と称
する。）側及び第２トランジスタ２４の第２主電極（以
下、ソース電極と称する。）側に接続してある。尚、こ
こでは第２トランジスタ２４を電界効果型のトランジス
タ（ＭＯＳＦＥＴ）とする。The other terminal of the first resistor 20 has the control electrode (hereinafter referred to as the base electrode) side of the first transistor 22 and the second main electrode (hereinafter referred to as the source electrode) of the second transistor 24. .) Side is connected. The second transistor 24 is a field effect transistor (MOSFET) here.
【００３２】また、第２トランジスタ２４の第１主電極
（以下、ドレイン電極と称する。）側に第２接続点（以
下、Ｄ点と称する。）２３を接続してある。また、第１
トランジスタ２２の第１主電極（以下、コレクタ電極と
称する。）及び第２トランジスタ２４の制御電極（以
下、ゲート電極と称する。）側は、第３接続点（以下、
Ｉ点と称する。）２５と接続してある。A second connection point (hereinafter referred to as D point) 23 is connected to the first main electrode (hereinafter referred to as drain electrode) side of the second transistor 24. Also, the first
The first main electrode (hereinafter, referred to as a collector electrode) side of the transistor 22 and the control electrode (hereinafter, referred to as a gate electrode) side of the second transistor 24 are connected to a third connection point (hereinafter, referred to as a gate electrode).
It is called point I. ) 25.
【００３３】次に、この第１実施例に用いる放電回路１
６につき簡単に説明する。Next, the discharge circuit 1 used in the first embodiment.
6 will be briefly described.
【００３４】放電回路１６の構成は、ＰＮＰ型トランジ
スタ２６、ダイオード２８、ＮＰＮ型トランジスタ３
０、抵抗体３２及びフォトダイオード３４からなってい
る。そして、ＰＮＰ型トランジスタ２６のエミッタ電極
側をＭＯＳＦＥＴ１８のゲート電極に接続し、一方、Ｐ
ＮＰ型トランジスタ３０のコレクタ側をＮＰＮ型トラン
ジスタ３０のベース電極側及びフォトダイオード３４の
カソード側に接続してある。また、ダイオード２８のカ
ソード側をＰＮＰ型トランジスタ２６のエミッタ電極側
に接続し、アノード側を受光素子１２のアノード側及び
ＰＮＰ型トランジスタ２６のベース側に接続してある。
更に、ＮＰＮ型トランジスタ３０のコレクタ電極側をＰ
ＮＰ型トランジスタ２６のベース電極側に接続し、一
方、エミッタ電極側を抵抗体３２の一方に端子に接続し
てある。また、抵抗体３２の他方の端子をＤ点２３に接
続してある。また、フォトダイオード３４のアノード側
をＤ点２３とＦ点間に接続してある。なお、このとき、
抵抗体３２の抵抗を例えば５１０ＫΩとする。The discharge circuit 16 is composed of a PNP type transistor 26, a diode 28, and an NPN type transistor 3.
0, a resistor 32, and a photodiode 34. The emitter electrode side of the PNP transistor 26 is connected to the gate electrode of the MOSFET 18, while P
The collector side of the NP type transistor 30 is connected to the base electrode side of the NPN type transistor 30 and the cathode side of the photodiode 34. Further, the cathode side of the diode 28 is connected to the emitter electrode side of the PNP type transistor 26, and the anode side is connected to the anode side of the light receiving element 12 and the base side of the PNP type transistor 26.
Further, the collector electrode side of the NPN transistor 30 is set to P
It is connected to the base electrode side of the NP-type transistor 26, while the emitter electrode side is connected to one terminal of the resistor 32. The other terminal of the resistor 32 is connected to the point D 23. Further, the anode side of the photodiode 34 is connected between the D point 23 and the F point. At this time,
The resistance of the resistor 32 is, eg, 510 KΩ.
【００３５】次に、光半導体リレー装置の駆動方法の説
明に先立ち、図１及び図２を参照して先ず、定電流回路
１４の動作につき説明する。Prior to the description of the method for driving the optical semiconductor relay device, the operation of the constant current circuit 14 will be described first with reference to FIGS.
【００３６】この定電流回路１４の電流の方向は、Ｄ点
２３からＢ点２１へ流れる。従って、Ｄ点２３はＢ点２
１の電位より高くなるように構成してある。このため、
受光素子１２からの供給電力（この場合は電流）が５μ
Ａ（マイクロアンペア）を越えると定電流回路１４が動
作を開始する。この電流値が５μＡを越えたとき抵抗体
２０の電圧降下は０．６Ｖ（設定値）より大きくなる。
このとき、電圧降下が大きくなることによって第１トラ
ンジスタ２２がオン状態となる。従って、第２トランジ
スタ２４のゲート電極側に蓄積されている電荷は第１ト
ランジスタ２２を通って電流として流れる。このとき第
２トランジスタ２４のゲート電極とソース電極間がショ
ートされるため、第２トランジスタ２４中に蓄積されて
いた電荷が放電される。従って、第２トランジスタ２４
がオフ状態に移行する。このとき、第１抵抗体２０の電
圧は、０．６Ｖ以下となり、第１トランジスタ２２はオ
フ状態に復帰する。このため、再度、第２トランジスタ
２４のゲート電極側に電荷が供給されて第２トランジス
タ２４は、オン状態に移行する。The direction of the current of the constant current circuit 14 flows from point D 23 to point B 21. Therefore, D point 23 is B point 2
The potential is higher than 1. For this reason,
The power supplied from the light-receiving element 12 (current in this case) is 5μ
When the voltage exceeds A (microamperes), the constant current circuit 14 starts operating. When this current value exceeds 5 μA, the voltage drop of the resistor 20 becomes larger than 0.6 V (set value).
At this time, the first transistor 22 is turned on due to the large voltage drop. Therefore, the charges accumulated on the gate electrode side of the second transistor 24 flow as a current through the first transistor 22. At this time, the gate electrode and the source electrode of the second transistor 24 are short-circuited, so that the charge accumulated in the second transistor 24 is discharged. Therefore, the second transistor 24
Turns off. At this time, the voltage of the first resistor 20 becomes 0.6 V or less, and the first transistor 22 returns to the off state. Therefore, charges are supplied again to the gate electrode side of the second transistor 24, and the second transistor 24 shifts to the ON state.
【００３７】上述したような一連の動作を繰り返すこと
によって定電流回路中で電流値を例えば５μＡに制御で
きる。By repeating the series of operations as described above, the current value can be controlled to, for example, 5 μA in the constant current circuit.
【００３８】次に、この発明の第１実施例の光半導体リ
レー装置のオン動作の駆動方法につき説明する。Next, a method of driving the ON operation of the optical semiconductor relay device according to the first embodiment of the present invention will be described.
【００３９】ＭＯＳＦＥＴ１８をオン状態にするには、
発光素子１０の入力電流Ｉf によって発光した光を受光
素子１２が受光してこのとき受光素子１２のアノード側
及びカソード側間に発生した電力をＭＯＳＦＥＴ１８の
ゲート電極側に電圧として供給する。従って、ＭＯＳＦ
ＥＴ１８は、ゲート−ソース電極間がオン状態となり定
電流回路１４のＤ点２３からＢ点２１へ電流が流れる。
このとき、受光素子１２のアノード側、ＭＯＳＦＥＴ１
８のゲート電極側、ＭＯＳＦＥＴ１８のソース電極側及
び受光素子１２のカソード側を結合するループ経路が形
成される。そして、電流値が設定値５μＡを越えると定
電流回路が動作し始め、ＭＯＳＦＥＴ１８はオン状態と
なる。従って、光半導体リレー装置の動作時間ＴON及び
立ち上り時間Ｔr の応答速度を発光素子の入力電流Ｉf
の増減にかかわらずほぼ一定の安定領域に近づけること
ができる（図５）。To turn on the MOSFET 18,
The light receiving element 12 receives the light emitted by the input current If of the light emitting element 10, and the power generated between the anode side and the cathode side of the light receiving element 12 at this time is supplied as voltage to the gate electrode side of the MOSFET 18. Therefore, MOSF
In the ET 18, the gate-source electrode is turned on, and a current flows from the point D 23 to the point B 21 of the constant current circuit 14.
At this time, the anode side of the light receiving element 12, the MOSFET 1
A loop path connecting the gate electrode side of 8, the source electrode side of the MOSFET 18, and the cathode side of the light receiving element 12 is formed. Then, when the current value exceeds the set value of 5 μA, the constant current circuit starts to operate and the MOSFET 18 is turned on. Therefore, the response time of the operation time T ON and the rise time T r of the optical semiconductor relay device is determined by the input current I f of the light emitting element.
Approximately constant stability region can be approached regardless of increase or decrease of (Fig. 5).
【００４０】次に、この発明の第１実施例の光半導体リ
レー装置のオフ動作状態につき説明する。Next, the OFF operation state of the optical semiconductor relay device of the first embodiment of the present invention will be described.
【００４１】発光素子１０の入力電流Ｉf をオフにする
と入力光がなくなり、受光素子１２の電力が発生しなく
なる。しかし、ＭＯＳＦＥＴ１８中に蓄積されている電
荷があるため、ＭＯＳＦＥＴ１８がすぐにオフ状態とは
ならない。従って、ＭＯＳＦＥＴ１８のゲート電極側が
受光素子１２のアノード側の電位よりも高い電位とな
る。このため、ＭＯＳＦＥＴ１８のゲート電極側から受
光素子のアノード側に電流が流れる。このとき放電回路
１６のダイオード２８が逆バイアス状態にあるため、電
流はダイオード２８側には流れずにＰＮＰ型トランジス
タ２６のエミッタ側に流れる。このときＰＮＰ型トラン
ジスタ２６はオン状態となる。従って、電流は、ＰＮＰ
型トランジスタ２６のコレクタ側に流れるが、フォトダ
イオード３４が逆バイアス状態であるため、ＮＰＮ型の
トランジスタ３０のベース電極側に流れる。このときＮ
ＰＮ型のトランジスタ３０がオン状態となる。従って、
ＭＯＳＦＥＴ１８のゲート電極側から流れてきた電流
は、ＮＰＮ型のトランジスタ３０のエミッタ側を通って
抵抗体３２に流れる。この結果、接続点Ｅと接続点Ｆ間
がショートされてＭＯＳＦＥＴ１８中の電荷は放電され
る。そして、光半導体リレー装置はオフ状態となる。When the input current If of the light emitting element 10 is turned off, the input light is lost and the power of the light receiving element 12 is not generated. However, due to the electric charge accumulated in the MOSFET 18, the MOSFET 18 is not immediately turned off. Therefore, the potential of the gate electrode of the MOSFET 18 becomes higher than that of the anode of the light receiving element 12. Therefore, a current flows from the gate electrode side of the MOSFET 18 to the anode side of the light receiving element. At this time, since the diode 28 of the discharge circuit 16 is in the reverse bias state, the current does not flow to the diode 28 side but to the emitter side of the PNP type transistor 26. At this time, the PNP transistor 26 is turned on. Therefore, the current is PNP
The current flows to the collector side of the N-type transistor 26, but flows to the base electrode side of the NPN-type transistor 30 because the photodiode 34 is in the reverse bias state. At this time N
The PN type transistor 30 is turned on. Therefore,
The current flowing from the gate electrode side of the MOSFET 18 flows through the emitter side of the NPN type transistor 30 to the resistor 32. As a result, the connection point E and the connection point F are short-circuited and the charge in the MOSFET 18 is discharged. Then, the optical semiconductor relay device is turned off.
【００４２】次に、図３を参照して第１実施例で用いた
定電流回路１４を受光素子１２のアノード側とＭＯＳＦ
ＥＴ１８のゲート電極側に接続した回路構成及び駆動方
法につき説明する。この場合は、第２トランジスタ２４
を駆動するための発光素子３６と受光素子３８が新たに
必要になる。ただし、発光素子３６は発光素子１０を代
用することも可能である。この他の光半導体リレー装置
のオン及びオフ状態の動作は第１実施例のときと同様で
あるため、駆動方法の説明を省略する。尚、定電流回路
１４をＣ点とＥ点間或はＤ点とＦ点間に設けても良い。
このとき、放電回路１６は、Ａ点とＣ点及びＢ点とＤ点
間に設ける。Next, referring to FIG. 3, the constant current circuit 14 used in the first embodiment is connected to the anode side of the light receiving element 12 and the MOSF.
The circuit configuration connected to the gate electrode side of the ET 18 and the driving method will be described. In this case, the second transistor 24
A light emitting element 36 and a light receiving element 38 for driving the device are newly required. However, the light emitting element 36 can be substituted for the light emitting element 10. Since the other operations of the optical semiconductor relay device in the on and off states are the same as those in the first embodiment, the description of the driving method is omitted. The constant current circuit 14 may be provided between points C and E or between points D and F.
At this time, the discharge circuit 16 is provided between the points A and C and the points B and D.
【００４３】次に、第１実施例の光半導体リレー装置を
用いてＭＯＳＦＥＴ１８の端子側Ｇ及びＨ間の応答速度
を測定した結果を図５に示す。尚、横軸に入力電流（ｍ
Ａ）を取り、縦軸に応答速度（μｓ）を取って表してい
る。また、図中、点線で表した曲線は、ＴON曲線とＴr
曲線の差を取ってプロットしてある。Next, FIG. 5 shows the result of measurement of the response speed between the terminal sides G and H of the MOSFET 18 using the optical semiconductor relay device of the first embodiment. The horizontal axis represents the input current (m
A) is taken and the vertical axis is the response speed (μs). Also, in the figure, the curves represented by the dotted lines are T ON curve and T r
The difference between the curves is taken and plotted.
【００４４】図５の説明に先立ち、図４の（Ａ）及び
（Ｂ）を参照して応答速度特性の測定回路及び測定方法
につき簡単に説明する。Prior to the description of FIG. 5, the measuring circuit and the measuring method of the response speed characteristic will be briefly described with reference to FIGS. 4 (A) and 4 (B).
【００４５】図４の（Ａ）は、光半導体リレー装置の発
光素子７４部とＭＯＳＦＥＴ７６部を表し、中間部は省
略して示してある。ＭＯＳＦＥＴ７６側の一方の端子に
抵抗体７８が接続されており、この抵抗体（ＲL ）７８
は大地にアース８０されている。また、このとき、ＭＯ
ＳＦＥＴ７６に流すドレイン電流（ＩD ）を１００ｍＡ
とし、抵抗体７８（ＲL ）の値を１００Ωとする。そし
て、ＭＯＳＦＥＴ７６側の出力電圧（ＶOUT ）及び入力
電流（Ｉf ）を例えばシンクロスコープを用いて測定す
る。FIG. 4A shows a light emitting element 74 portion and a MOSFET 76 portion of the optical semiconductor relay device, and an intermediate portion is omitted. A resistor 78 is connected to one terminal on the MOSFET 76 side, and this resistor ( RL ) 78
Is grounded to earth 80. Also, at this time, MO
The drain current ( ID ) flowing through the SFET 76 is 100 mA.
And the value of the resistor 78 ( RL ) is 100Ω. Then, the output voltage (V OUT ) and the input current (I f ) on the MOSFET 76 side are measured using, for example, a synchroscope.
【００４６】図４の（Ｂ）は、シンクロスコープに現れ
る入力電流Ｉf 及び出力電圧ＶOUT波形をそれぞれ模式
的に示してある。図中、出力電圧の１０％レベル及び９
０％レベルを取り、入力電流波形の立ち上り開始時から
電圧波形の９０％レベルまでの期間を動作時間ＴONとす
る。また、出力電圧波形の１０％レベルから９０％レベ
ルまでの期間を立ち上り時間Ｔr とする。FIG. 4B schematically shows the input current If and the output voltage V OUT waveform appearing in the synchroscope. In the figure, 10% level of output voltage and 9
The 0% level is taken, and the period from the start of the rising of the input current waveform to the 90% level of the voltage waveform is the operating time T ON . Further, the period from the 10% level to the 90% level of the output voltage waveform is defined as the rising time Tr .
【００４７】また、入力電流波形の立ち下り時点から出
力電圧の１０％レベルまでの期間を復帰時間ＴOFF と
し、電圧波形の終了時点の９０％レベルから出力電圧の
１０％レベルまでの期間を立ち下り時間Ｔf とする。The recovery time T OFF is the period from the falling edge of the input current waveform to the 10% level of the output voltage, and the period from the 90% level at the end of the voltage waveform to the 10% level of the output voltage is the rising edge. The down time is T f .
【００４８】図５から理解できるように、入力電流が約
１２ｍＡ以上になると動作時間ＴONと立ち上り時間Ｔf
はほぼ一定の飽和曲線を示す。また、３ｍＡ〜１２ｍＡ
内のＴON曲線、Ｔr 曲線とも従来のものに比べて曲線の
勾配が緩やかになる。一方、復帰時間のＴOFF 曲線は、
入力電流が減少するとわずかに応答速度は速くなり、立
ち下り時間のＴf 曲線は、入力電流の値にかかわらず一
定の値となる。As can be seen from FIG. 5, when the input current exceeds about 12 mA, the operating time T ON and the rising time T f
Indicates an almost constant saturation curve. Also, 3 mA to 12 mA
Both the T ON curve and the T r curve have a gentler gradient than the conventional one. On the other hand, the T OFF curve of the recovery time is
When the input current decreases, the response speed slightly increases, and the Tf curve of the fall time has a constant value regardless of the value of the input current.
【００４９】次に、図６を参照してこの発明の第２実施
例の構造及び駆動方法につき説明する。Next, the structure and driving method of the second embodiment of the present invention will be described with reference to FIG.
【００５０】第２実施例の構造は、主に定電流回路の構
成が第１実施例と異なっている。第２実施例の定電流回
路４８は、第２及び第３抵抗体４０、４６と第１導電型
の第３及び第４トランジスタ４２、４４とからなってい
る。ここでは、第１導電型の第３及び第４トランジスタ
４２、４４としてＮＰＮ型トランジスタを用いる。The structure of the second embodiment is different from that of the first embodiment mainly in the configuration of the constant current circuit. The constant current circuit 48 of the second embodiment comprises second and third resistors 40 and 46 and first and third conductivity type third and fourth transistors 42 and 44. Here, NPN type transistors are used as the third and fourth transistors 42 and 44 of the first conductivity type.
【００５１】また、第４及び第５接続点４１、４７を具
えている。以下、第４接続点４１をＬ点、第５接続点４
７をＮ点と称する。そして、Ｌ点４１は、第２抵抗体の
４０の一方の端子に接続され、かつ、第３トランジスタ
４２の第１主電極（以下、コレクタ電極と称する。）に
も接続されている。また、第２抵抗体４０の他方の端子
は、第３トランジスタ４２の制御電極（以下、ベース電
極と称する。）側に接続され、かつ、第４トランジスタ
４４の第１主電極（以下、コレクタ電極と称する。）側
に接続されている。また、第２実施例の放電回路４８は
文献Ｉに開示されているものと同一であるため、ここで
は詳細な説明を省略する。It also comprises fourth and fifth connection points 41, 47. Hereinafter, the fourth connection point 41 is the L point and the fifth connection point 4 is
7 is called the N point. The L point 41 is connected to one terminal of the second resistor 40, and is also connected to the first main electrode (hereinafter, referred to as a collector electrode) of the third transistor 42. The other terminal of the second resistor 40 is connected to the control electrode (hereinafter, referred to as a base electrode) side of the third transistor 42, and the first main electrode (hereinafter, a collector electrode) of the fourth transistor 44. (Referred to as)) side. Further, since the discharge circuit 48 of the second embodiment is the same as that disclosed in Document I, detailed description thereof will be omitted here.
【００５２】Ｎ点４７は、第３抵抗体４６の一方の端子
に接続され、かつ、第４トランジスタ４４の第２主電極
（以下、エミッタ電極と称する。）側に接続されてい
る。また、第３抵抗体４６の他方の端子は、第４トラン
ジスタ４４の制御電極（以下、ベース電極と称する。）
に接続され、かつ、第３トランジスタ４２の第２主電極
（以下、エミッタ電極と称する。）側に接続されてい
る。The N point 47 is connected to one terminal of the third resistor 46, and is also connected to the second main electrode (hereinafter referred to as emitter electrode) side of the fourth transistor 44. The other terminal of the third resistor 46 is a control electrode of the fourth transistor 44 (hereinafter referred to as a base electrode).
And to the second main electrode (hereinafter, referred to as emitter electrode) side of the third transistor 42.
【００５３】次に、第２実施例の駆動方法を説明するの
に先立ち、図７を参照して定電流回路４８の駆動方法に
つき説明する。Prior to explaining the driving method of the second embodiment, the driving method of the constant current circuit 48 will be described with reference to FIG.
【００５４】定電流回路４８に流れる電流は、Ｌ点４１
からＮ点４７の方向へ流れる。従って、Ｌ点４１の電位
は、常に、Ｎ点４７の電位より高くなる。例えば、一例
としてこの定電流回路４８で５μＡの一定電流値を得よ
うとする場合、第３抵抗体４６の抵抗値を１２０ＫΩと
する。また、第２抵抗体４０は、定電流回路として直接
動作自体には影響を与えないが、第３抵抗体４６の経路
として必要になり、この第２抵抗体４０の抵抗値を例え
ば８２０ＫΩとする。The current flowing through the constant current circuit 48 is L point 41.
To N point 47. Therefore, the potential at the L point 41 is always higher than the potential at the N point 47. For example, when the constant current circuit 48 is to obtain a constant current value of 5 μA, for example, the resistance value of the third resistor 46 is set to 120 KΩ. Further, the second resistor 40 does not affect the direct operation itself as a constant current circuit, but is necessary as a path for the third resistor 46, and the resistance value of the second resistor 40 is set to, for example, 820 KΩ. .
【００５５】先ず、Ｌ点４１からＮ点４７へ向かって流
れる電流は、第３トランジスタ４２がオフ状態になって
いるため、第２抵抗体４０通って第４トランジスタ４４
のコレクタ側に流れる。このとき、第４トランジスタ４
４がオフ状態であるから第３トランジスタ４２のベース
電極側に流れる。従って、第３トランジスタ４２がオン
状態となる。このため、Ｌ点４１からＮ点４７に流れる
電流は、第３トランジスタ４２を通り、第３抵抗体４６
へ流れてＮ点４７に至る。First, the current flowing from the L point 41 to the N point 47 passes through the second resistor 40 and the fourth transistor 44 because the third transistor 42 is in the off state.
Flows to the collector side of. At this time, the fourth transistor 4
Since 4 is in the off state, it flows to the base electrode side of the third transistor 42. Therefore, the third transistor 42 is turned on. Therefore, the current flowing from the L point 41 to the N point 47 passes through the third transistor 42 and passes through the third resistor 46.
To reach N point 47.
【００５６】上述した経路を通って流れた電流は、目標
値が５μＡのとき第３抵抗体４６の電圧降下が０．６Ｖ
になるように設定してある。この電圧降下０．６Ｖを越
えると第３抵抗体４６に流れていた電流は第４トランジ
スタ４４のベース電極側に流れ、第４トランジスタ４４
がオン状態になる。そして、第３トランジスタ４２のベ
ース電極側に流れていた電流は、第４トランジスタ４４
のコレクタ電極側からエミッタ電極側に流れるため、第
３トランジスタ４２はオフ状態になる。The current flowing through the above-mentioned path has a voltage drop of 0.6 V in the third resistor 46 when the target value is 5 μA.
It is set to be. When the voltage drop exceeds 0.6 V, the current flowing in the third resistor 46 flows to the base electrode side of the fourth transistor 44, and the fourth transistor 44
Turns on. Then, the current flowing to the base electrode side of the third transistor 42 is changed to the fourth transistor 44.
Since the current flows from the collector electrode side to the emitter electrode side of, the third transistor 42 is turned off.
【００５７】このため、第３抵抗体４６の電圧降下は
０．６Ｖより低くなる。この結果、第４トランジスタ４
４はオフ状態に戻る。このような一連の動作を繰り返す
ことによってＮ点４７から流れる電流を一定にすること
ができる。Therefore, the voltage drop of the third resistor 46 becomes lower than 0.6V. As a result, the fourth transistor 4
4 returns to the off state. By repeating such a series of operations, the current flowing from the N point 47 can be made constant.
【００５８】次に、定電流回路４８を受光素子１２のア
ノード側とＭＯＳＦＥＴ１８のゲート電極側に接続した
ときの光半導体リレー装置のオン及びオフ状態の駆動方
法につき図６を参照して説明する。Next, a method of driving the optical semiconductor relay device in the on and off states when the constant current circuit 48 is connected to the anode side of the light receiving element 12 and the gate electrode side of the MOSFET 18 will be described with reference to FIG.
【００５９】入力電流Ｉf を発光素子１０に与えて光を
発光させる。この光を受光して受光素子１２のアノード
及びカソード間に電力を発生する。この電力によって発
生した電流は、受光素子１２のアノード側のＪ点から定
電流回路４８を通ってＭＯＳＦＥＴ１８のゲート電極側
に流れ、更に、ＭＯＳＦＥＴ１８のソース電極側に流れ
る。そして、受光素子１２のカソード側にあるＫ点に達
する。こうして、Ｊ点、Ｎ点、Ｏ点、Ｋ点及びＪ点に至
るループが形成される。そして、定電流回路４８の電流
が５μＡを越えると定電流回路４８が動作しはじめ、Ｍ
ＯＳＦＥＴ１８をオン状態にする。The input current If is applied to the light emitting element 10 to emit light. By receiving this light, electric power is generated between the anode and the cathode of the light receiving element 12. The current generated by this power flows from the point J on the anode side of the light receiving element 12 to the gate electrode side of the MOSFET 18 through the constant current circuit 48, and further to the source electrode side of the MOSFET 18. Then, it reaches a point K on the cathode side of the light receiving element 12. In this way, a loop extending to the points J, N, O, K and J is formed. Then, when the current of the constant current circuit 48 exceeds 5 μA, the constant current circuit 48 starts to operate and M
The OSFET 18 is turned on.
【００６０】次に、光半導体リレー装置をオフ状態にす
る場合につき説明する。Next, the case where the optical semiconductor relay device is turned off will be described.
【００６１】先ず、入力電流Ｉf をオフ状態にして、受
光素子１２側に発生する電力をなくする。しかし、ＭＯ
ＳＦＥＴ１８中に蓄積されている電荷があるため、Ｎ点
４７の電位がＬ点４１の電位よりも高くなり、電流の流
れる方向は、第３抵抗体４６を通って第４トランジスタ
４４のベース電極側に流れる。そして、第４トランジス
タ４４のコレクタ電極を経て第２抵抗体４０へ流れる。
その後、第２抵抗体４０へ流れた電流は、放電回路５６
の抵抗体５０を経てＮＰＮ型トランジスタ５４のベース
電極側に流れる。First, the input current If is turned off to eliminate the electric power generated on the light receiving element 12 side. But MO
Since there is electric charge accumulated in the SFET 18, the potential at the N point 47 becomes higher than the potential at the L point 41, and the direction of current flow is through the third resistor 46 and the base electrode side of the fourth transistor 44. Flow to. Then, it flows to the second resistor 40 via the collector electrode of the fourth transistor 44.
After that, the current flowing to the second resistor 40 is discharged by the discharge circuit 56.
Flows to the base electrode side of the NPN transistor 54 through the resistor 50.
【００６２】このとき、ＮＰＮ型トランジスタ５４をオ
ン状態にする。このため、電流は、トランジスタ５４の
エミッタ電極側を経て受光素子１２のカソード側Ｋ点と
Ｍ点間との接続点に流れる。このため、Ｌ点及びＭ点間
がショートされてＭＯＳＦＥＴ１８中に蓄積されている
電荷を放電する。このような一連の動作によって光半導
体リレー装置はオフ状態になる。At this time, the NPN transistor 54 is turned on. Therefore, the current flows through the emitter electrode side of the transistor 54 to the connection point between the points K and M on the cathode side of the light receiving element 12. Therefore, the L point and the M point are short-circuited to discharge the electric charge accumulated in the MOSFET 18. With such a series of operations, the optical semiconductor relay device is turned off.
【００６３】次に、この第２実施例の入力電流−応答速
度特性をプロットした結果を図９に示す。Next, FIG. 9 shows the result of plotting the input current-response speed characteristics of the second embodiment.
【００６４】図９から理解できるように入力電流に対す
る応答速度の依存性は、入力電流が約５ｍＡ〜約２０ｍ
Ａの領域にあるとき動作時間のＴON曲線及び立ち上り時
間のＴr 曲線はほぼ一定の飽和曲線に近づく。また、復
帰時間のＴOFF 曲線と立ち下り時間のＴf 曲線とは、一
定の応答速度になる。As can be understood from FIG. 9, the dependency of the response speed on the input current is that the input current is about 5 mA to about 20 mA.
In the region A, the T ON curve of the operating time and the T r curve of the rising time approach a substantially constant saturation curve. Further, the T OFF curve of the recovery time and the T f curve of the falling time have a constant response speed.
【００６５】次に、第２実施例の定電流回路４８を受光
素子１２のカソード側とＭＯＳＦＥＴ１８のソース電極
側の間に結合した例を図８に示す。図８のようにＫ点と
Ｍ点間に定電流回路４８を直列に接続させても図９と同
様な入力電流−応答速度特性の結果が得られた。Next, an example in which the constant current circuit 48 of the second embodiment is coupled between the cathode side of the light receiving element 12 and the source electrode side of the MOSFET 18 is shown in FIG. Even when the constant current circuit 48 was connected in series between the K point and the M point as shown in FIG. 8, the same result of the input current-response speed characteristic as in FIG. 9 was obtained.
【００６６】上述した図５及び図９の入力電流−応答速
度曲線の結果からも理解できるように、第１及び第２実
施例の定電流回路を用いた場合、入力電流の増減にかか
わらず広い領域でＴON及びＴr の応答速度曲線の勾配を
小さくできる。このように動作時間ＴON及び立ち上り時
間Ｔr を安定することによってＭＯＳＦＥＴ１８側の出
力に発生するスパイクノイズは抑制されて負荷リレー回
路の動作は安定する。As can be understood from the results of the input current-response speed curves of FIGS. 5 and 9 described above, when the constant current circuits of the first and second embodiments are used, the input current is wide regardless of increase or decrease. The slope of the response speed curves of T ON and T r can be reduced in the region. By thus stabilizing the operation time T ON and the rise time T r , spike noise generated in the output on the MOSFET 18 side is suppressed and the operation of the load relay circuit is stabilized.
【００６７】また、上述した第２実施例は、定電流回路
４８をＬ点とＮ点間或はＫ点とＭ点間とに設けたが、何
らこれに限定されるものではなく、例えば定電流回路４
８をＪ点とＬ点間或はＭ点とＯ点間に設けても良い。ま
た、この発明の第１実施例で用いた放電回路１６の代わ
りに第２実施例の放電回路５６を用いても良い。In the second embodiment described above, the constant current circuit 48 is provided between the L point and the N point or between the K point and the M point. However, the present invention is not limited to this, and for example, a constant current circuit may be used. Current circuit 4
8 may be provided between points J and L or between points M and O. Further, the discharge circuit 56 of the second embodiment may be used instead of the discharge circuit 16 used in the first embodiment of the present invention.
【００６８】また、この発明の第１及び第２実施例の定
電流回路の抵抗体または放電回路の抵抗体の数値は、一
例にすぎず入力電流に対する応答速度の依存性を小さく
できる範囲であれば、かならずしもこれに限定されるも
のではない。The numerical values of the resistors of the constant current circuit or the resistors of the discharge circuit according to the first and second embodiments of the present invention are merely examples, and may be within a range in which the dependence of the response speed on the input current can be reduced. However, it is not always limited to this.
【００６９】[0069]
【発明の効果】上述した説明からも明らかなように、こ
の発明によれば、定電流回路を受光素子の一端と放電回
路の一端との間または放電回路の他端と受光素子の他端
との間に設けたので、スイッチングトランジスタがオン
する時にスパイクノイズが発生しにくく且つスイッチン
グトランジスタが高速でオフする光半導体リレー装置を
提供することができる。As is apparent from the above description, according to the present invention, the constant current circuit is provided between one end of the light receiving element and one end of the discharging circuit or between the other end of the discharging circuit and the other end of the light receiving element. Since it is provided between the two, it is possible to provide an optical semiconductor relay device in which spike noise is unlikely to occur when the switching transistor is turned on and the switching transistor is turned off at high speed.
【００７０】[0070]
【図１】この発明の第１実施例（その１）の光半導体リ
レー装置の回路構成を説明するための構成図である。FIG. 1 is a configuration diagram for explaining a circuit configuration of an optical semiconductor relay device of a first embodiment (No. 1) of the present invention.
【図２】この発明の第１実施例に供する定電流回路を説
明するための構成図である。FIG. 2 is a configuration diagram for explaining a constant current circuit used in the first embodiment of the present invention.
【図３】この発明の第１実施例（その２）の光半導体リ
レー装置の回路構成を説明するための構成図である。FIG. 3 is a configuration diagram for explaining a circuit configuration of an optical semiconductor relay device according to a first embodiment (No. 2) of the present invention.
【図４】（Ａ）〜（Ｂ）は、入力電流に対する応答速度
を測定するための測定回路図及び動作特性図である。4A and 4B are a measurement circuit diagram and an operation characteristic diagram for measuring a response speed with respect to an input current.
【図５】この発明の第１実施例の装置を用いたときの入
力電流−応答速度特性図である。FIG. 5 is an input current-response speed characteristic diagram when the device of the first embodiment of the present invention is used.
【図６】この発明の第２実施例（その１）の光半導体リ
レー装置の回路構成を説明するための構成図である。FIG. 6 is a configuration diagram for explaining a circuit configuration of an optical semiconductor relay device of a second embodiment (No. 1) of the present invention.
【図７】この発明の第２実施例に供する定電流回路を説
明するための構成図である。FIG. 7 is a configuration diagram for explaining a constant current circuit used in a second embodiment of the present invention.
【図８】この発明の第２実施例（その２）の光半導体リ
レー装置の回路構成を説明するための構成図である。FIG. 8 is a configuration diagram for explaining a circuit configuration of an optical semiconductor relay device according to a second embodiment (No. 2) of the present invention.
【図９】この発明の第２実施例に対する入力電流−応答
速度特性図である。FIG. 9 is an input current-response speed characteristic diagram for the second embodiment of the present invention.
【図１０】従来の光半導体リレー装置の構成を説明する
ための構成図である。FIG. 10 is a configuration diagram for explaining a configuration of a conventional optical semiconductor relay device.
【図１１】従来の光半導体リレー装置によって得られた
入力電流−応答速度特性図である。FIG. 11 is an input current-response speed characteristic diagram obtained by a conventional optical semiconductor relay device.
１０：発光素子 １２：受光素子 １４：定電流回路 １６：放電回路 １８：スイッチングトランジスタ ２０：第１抵抗体 ２１：第１接続点（Ｂ点） ２２：第１トランジスタ ２３：第２接続点（Ｄ点） ２４：第２トランジスタ ２５：第３接続点（Ｉ点） ２６：ＰＮＰ型トランジスタ ２８：ダイオード ３０：ＮＰＮ型トランジスタ ３２：抵抗体 ３４：フォトダイオード ４０：第２抵抗体 ４１：第４接続点（Ｌ点） ４２：第３トランジスタ ４４：第４トランジスタ ４６：第３抵抗体 ４７：第５接続点（Ｎ点） ４８：定電流回路 ５０：抵抗体 ５２：フォトダイオード ５４：ＮＰＮ型トランジスタ ５６：放電回路 10: Light emitting element 12: Light receiving element 14: Constant current circuit 16: Discharge circuit 18: Switching transistor 20: First resistor 21: First connection point (point B) 22: First transistor 23: Second connection point (point D) 24: Second transistor 25: Third connection point (point I) 26: PNP type transistor 28: Diode 30: NPN type transistor 32: resistor 34: Photodiode 40: Second resistor 41: Fourth connection point (point L) 42: Third transistor 44: Fourth transistor 46: Third resistor 47: Fifth connection point (N point) 48: constant current circuit 50: resistor 52: Photodiode 54: NPN type transistor 56: Discharge circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H03K 17/00
Claims (3)
た光を電流に変換する受光素子と、一端が前記受光素子
の一端に接続され且つ他端が前記受光素子の他端に接続
された放電回路と、第１主電極が前記放電回路の前記一
端に接続され第２主電極が電源ラインに接続され且つ制
御電極が前記放電回路の前記他端に接続されたスイッチ
ングトランジスタとを備える光半導体リレー装置であっ
て、 前記受光素子の前記一端と前記放電回路の前記一端との
間または前記受光素子の前記他端と前記放電回路の前記
他端との間に設けられた定電流回路をさらに備えること
を特徴とする光半導体リレー装置。1. A light emitting element, a light receiving element for converting light received from the light emitting element into a current, one end of which is connected to one end of the light receiving element and the other end of which is connected to the other end of the light receiving element. An optical semiconductor including a discharge circuit and a switching transistor having a first main electrode connected to the one end of the discharge circuit, a second main electrode connected to a power supply line, and a control electrode connected to the other end of the discharge circuit. A relay device, further comprising a constant current circuit provided between the one end of the light receiving element and the one end of the discharge circuit or between the other end of the light receiving element and the other end of the discharge circuit. An optical semiconductor relay device comprising:
子と、 第１主電極が前記第１抵抗素子の他端に接続され、第２
主電極が前記放電回路の前記一端に接続され且つ制御電
極が前記放電回路の前記他端に接続された第１トランジ
スタと、 第１主電極が前記受光素子の前記一端に接続され、第２
主電極が前記第１トランジスタの前記制御電極に接続さ
れ且つ制御電極が前記第１抵抗素子の前記他端に接続さ
れた第２トランジスタと、 を備えることを特徴とする請求項１に記載の光半導体リ
レー装置。2. The constant current circuit comprises: a first resistance element having one end connected to the one end of the light receiving element; a first main electrode connected to the other end of the first resistance element;
A first transistor having a main electrode connected to the one end of the discharge circuit and a control electrode connected to the other end of the discharge circuit; a first main electrode connected to the one end of the light receiving element;
The second transistor having a main electrode connected to the control electrode of the first transistor and a control electrode connected to the other end of the first resistance element, and the light according to claim 1. Semiconductor relay device.
子と、 第１主電極が前記第２抵抗素子の他端に接続され、第２
主電極が前記受光素子の前記他端に接続された第３トラ
ンジスタと、 第１主電極が前記放電回路の前記他端に接続され、第２
主電極が前記第１トランジスタの制御電極に接続され且
つ制御電極が前記第２抵抗素子の前記他端に接続された
第４トランジスタと、 一端が前記第３トランジスタの前記第２主電極に接続さ
れ、他端が前記第３トランジスタの前記制御電極に接続
された電流制御用受光素子と、 前記放電制御用受光素子の放電制御用の光を照射する電
流制御用発光素子と、 を備えることを特徴とする請求項１に記載の光半導体リ
レー装置。3. The constant current circuit includes a second resistance element having one end connected to the other end of the discharge circuit, and a first main electrode connected to the other end of the second resistance element,
A third transistor having a main electrode connected to the other end of the light receiving element; a first main electrode connected to the other end of the discharge circuit;
A fourth transistor having a main electrode connected to the control electrode of the first transistor and a control electrode connected to the other end of the second resistance element; and one end connected to the second main electrode of the third transistor , A current control light receiving element having the other end connected to the control electrode of the third transistor, and a current control light emitting element for irradiating light for discharge control of the discharge control light receiving element. The optical semiconductor relay device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24111593A JP3380308B2 (en) | 1993-09-28 | 1993-09-28 | Optical semiconductor relay device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24111593A JP3380308B2 (en) | 1993-09-28 | 1993-09-28 | Optical semiconductor relay device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0799433A JPH0799433A (en) | 1995-04-11 |
| JP3380308B2 true JP3380308B2 (en) | 2003-02-24 |
Family
ID=17069512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24111593A Expired - Fee Related JP3380308B2 (en) | 1993-09-28 | 1993-09-28 | Optical semiconductor relay device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3380308B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0879041A (en) * | 1994-08-31 | 1996-03-22 | Oki Electric Ind Co Ltd | Optical semiconductor relay, controller using the same, power supply device and terminal equipment changeover device |
| JP2004103559A (en) | 2002-07-15 | 2004-04-02 | Toshiba Corp | Mems device |
-
1993
- 1993-09-28 JP JP24111593A patent/JP3380308B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799433A (en) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3061923B2 (en) | Driver circuit for semiconductor light emitting device | |
| US5315606A (en) | Laser diode driving circuit | |
| US7579880B2 (en) | Circuit for driving a semiconductor element | |
| US4491807A (en) | FET Negative resistance circuits | |
| JP3380308B2 (en) | Optical semiconductor relay device | |
| JP3704856B2 (en) | Load drive circuit | |
| JP3407827B2 (en) | Photodiode drive circuit | |
| JPH07321621A (en) | Semiconductor integrated circuit | |
| JP2806783B2 (en) | Power-on reset circuit | |
| US5262688A (en) | Operational amplifier circuit | |
| EP0348051A1 (en) | Output circuit having a voltage level shifting circuit | |
| JP2005237028A (en) | Load drive apparatus | |
| JP3332991B2 (en) | Drive circuit | |
| JP3593623B2 (en) | Light emitting element drive circuit | |
| KR100405372B1 (en) | Automatic gain control circuit | |
| JPH05196663A (en) | Overvoltage sensor with hysteresis | |
| JP3297256B2 (en) | High-speed switching circuit | |
| KR100452176B1 (en) | Current Source - Short Circuit | |
| JP6310139B1 (en) | Photocoupler output circuit and photocoupler | |
| JP2694808B2 (en) | Solid state relay | |
| JP2743874B2 (en) | Solid state relay | |
| EP0645687A2 (en) | Reference voltage generation circuit | |
| JP2934302B2 (en) | Optical signal generation circuit | |
| US6765449B2 (en) | Pulse width modulation circuit | |
| JP2537290B2 (en) | Driving circuit for semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |