JPH04256379A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH04256379A
JPH04256379A JP3233977A JP23397791A JPH04256379A JP H04256379 A JPH04256379 A JP H04256379A JP 3233977 A JP3233977 A JP 3233977A JP 23397791 A JP23397791 A JP 23397791A JP H04256379 A JPH04256379 A JP H04256379A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
layer
superconducting
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3233977A
Other languages
English (en)
Inventor
Stephane Tyc
ステファンヌ、ティク
Alain Schuhl
アラン、シュール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH04256379A publication Critical patent/JPH04256379A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H10N60/205—Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures 
    • H10N60/207—Field effect devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701—Coated or thin film device, i.e. active or passive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/80—Material per se process of making same
    • Y10S505/815—Process of making per se
    • Y10S505/816—Sputtering, including coating, forming, or etching
    • Y10S505/817—Sputtering, including coating, forming, or etching forming josephson element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/831—Static information storage system or device
    • Y10S505/832—Josephson junction type

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は超電導度を利用する電界
効果トランジスタに関し、詳細はゲートへの電界の印加
により超電導性または抵抗性となるチャンネルを有する
電界効果トランジスタに関する。
【０００２】超電導効果にもとづく要素は二つの主なる
応用分野を有する。こららは超高域度検出（特に赤外線
の）および消費電力がわずかで速いスイッチング速度を
有するロジックの分野である。しかしながら、三端子要
素を用いなければロジックへの応用は簡単ではない（事
実、ジョセフソン接合を用いるロジック回路は構成が難
しい）。
【０００３】
【従来の技術】極めて多数の三端子への応用が今日提案
されている。これらは特にＡ．Ｗ．クラインヴァッサ他
著“スーパーコンダクティングデバイス”Ｓ．ルジエラ
およびＤ．ルードマンアカデミックプレス社、サンディ
エゴ、１９９０に示されるジョセフソン電界効果トラン
ジスタ（ＪＯＦＥＴ）を含む。動作原理は電界および超
電導材料であることおよび半導体チャンネルにゲート電
圧により変調された超電導電流が流れる点を除きＦＥＴ
と同じである（図１参照）。超電導電流は通常の金属と
超電導体との間の周知の近接効果により半導体内を流れ
るのであり、この効果は半導体と超電導体の間にも生じ
る。
【０００４】しかしながら、ＪＯＦＥＴを用いるものの
内、いずれも使用するために充分良好な特性をいまだに
有していない。
【０００５】更に、層（チャンネル）の超電導度は特定
の系内の電子密度を変調することにより制御される。禁
制帯の小さい有効質量の小さい、そして易動度の高い超
電導体である鉛塩では、Ｓ．タナカ他“コントローラビ
リティ・オブ・スーパーコンダクティング・ビヘービア
・バイ・フォトーイルミネーションズ・イン・インジウ
ム−ドープドＰｂｘＳｎｘＴｅ　　ウィズ・リード。イ
ンクルージョン、”１９９０年８月６日ギリシャ、テッ
サロニキ、第２０回半導体コンファレンスに示されるよ
うに、金属鉛スラグの含有物を有する半導体層をつくる
ことができる。低温でこれら含有物は超電導となり、こ
れら含有物間の超電導電流の存在は半導体マトリクス内
の電子密度の関数である。この効果はタカオカ他の文献
に示されている。この系の臨界温度の改善は半導体マト
リクス内の電子密度を電子の光励起（照明）により変え
ることで得られている。
【０００６】図２は前記タカオカの文献によるＰｂ１−
Ｘ　ＳｎｘＴｅ／Ｉｎ内の鉛の分布および半導体材料（
Ｐｂ１−Ｘ　Ｓｎｘ　Ｔｅ／Ｉｎ）への超電導状態の貫
入の様子（ハッチングのあるゾーン）を示している。
【０００７】図３は、このデバイスに光が当るときその
超電導領域が拡大しその超電導度が増加することを示し
ている。
【０００８】
【発明が解決しようとする課題】ＪＯＦＥＴによる方法
の欠点は二つある。その一つは通常の電流と比較して無
視出来ない超電導電流を得るために、チャンネル長さを
極めて短くする必要があるため、製造が困難であること
である。第二に、超電導効果が大きくなるソース、ドレ
イン間電圧がクーパ−対のギャップエネルギーにより本
質的に制御され（古い超電導体では約１ｍＶであたらし
いものは１０ｍＶ）、他方チャンネル内の導電度を変調
するのに必要なゲート電圧は最大数百ｍＶ程度であるこ
とである。
【０００９】タカオカ他の文献に示されるシステムは応
答時間が非常に長い欠点を有し、光励起された電子の再
接合は非常に低速である。
【００１０】
【課題を解決するための手段】本発明は上記欠点のない
電界効果トランジスタに関する。
【００１１】本発明は基板の上に超電導材料からなる含
有物（天然物または量子ボックスにおけるように人工物
）を含む半導体材料層を有し、ゲート電流がドレインお
よびソース電極間に配置されてゲート電圧により制御さ
れるようになった電界効果トランジスタである。
【００１２】更にゲートをドレインおよびソース電極は
通常の導電性材料からなるオーミックコンタクトまたは
超電導材料からなる接続部を有する。
【００１３】
【実施例】図４に示す本発明の装置の一実施例は基板１
の上に超電導材料からなる含有物２０、２１を厚さ方向
に分散して含む半導体層２を有する。層２の表面２５に
ドレイン電極３とソース電極４が配置され、このソース
電極はバイアス源８に接続している。
【００１４】これら２つの電極間にゲート電極５があり
、これに制御ゲート電圧源７が接続する。
【００１５】ドレインおよびソース電極３と４はオーミ
ックコンタクトによりつくられる。これらオーミックコ
ンタクトは通常の導電材料または超電導材料でつくると
よい。　　ゲート電極５はショットキコンタクトの形で
つくられる。図４に示すように、コンタクト層５と層２
の間に絶縁材料層６が設けられる。電極５はｐｎ接合ま
たは、層２内の電子密度の変調を可能にする他の周知の
装置でよい。
【００１６】このようにドレインとソースの間の超電導
電流はゲートに加えられる電圧により制御される。この
電圧はチャネル内の電子密度を変調し、超電導性含有物
を介しての吸い込みにより一方の電極から他方の電極へ
超電導電流が流れるようにするか、あるいは流れないよ
うにする。
【００１７】図４の実施例では含有物の分布は完全には
制御されない。この含有物は層２の形成中に自然につく
られる。
【００１８】図５は含有物が量子ボックスの形で作られ
た実施例を示しており、その位置が量子ボックスの形成
技術に従って制御される。
【００１９】このように本発明は超電導含有物間の距離
が小さい場合の超電導電極の近接の問題を解決すること
が出来る。これにより超電導電流をつくりそれによりゲ
ートの制御電圧を低下させるために半導体マトリクスに
必要な電子密度を下げることが出来る。
【００２０】また本発明は超電導含有物間の小さい素Ｊ
ＯＦＥＴに等価なシステムの直列接続を可能にしそして
ドレインソース電圧をクーパ一対のギャップエネルギー
より大きくする。
【００２１】本発明の具体的な実施例によれば層２はｘ
を０から０．５として、Ｐｂ１−ｘ　Ｓｎｘ　Ｔｅ、又
はＰｂ１−ｘ　Ｓｎｘ　Ｓｅのような鉛塩である。
【００２２】例えばｘは０．２５である。
【００２３】超電導材料（２０，２１）はこの場合層２
が形成されるとき形成される鉛含有物である。鉛含有物
のパーセンテージは例えば１％である。
【００２４】この実施例では層２の厚さはほぼ１００ｎ
ｍ以下である。ソースおよびドレイン電極３と４は金の
オーミックコンタクトである。
【００２５】ゲートが絶縁層６を有するとき、オーミッ
クコンタクト５は金である。
【００２６】本発明の他の実施例によれば、半導体材料
からなる層はＰｂＳである。
【００２７】他の実施例によれば層２はＩｎＡｓまたは
ＩｎＧａＡｓである。超電導材料含有物はこの場合イン
ジウム（Ｉｎ）またはガリウム（Ｇａ）である。
【００２８】更に他の実施例によれば層２は低温成長Ｇ
ａＡｓである。そのような材料では、Ｊ．Ｍバラノフス
キ他の文献“エビデンス・フォー・スーパーユンダクテ
イビテイ・イン・ローテンペラチャーグロウンＧａＡｓ
”，フィジカルレビューレターズ，６６巻２３号１９９
１年６月１０日に示されるようにその一部が超電導状態
となる。
【図面の簡単な説明】
【図１】従来の装置を示す説明図。
【図２】従来の装置を示す説明図。
【図３】従来の装置を示す説明図。
【図４】本発明による装置の一実施例を示す説明図。
【図５】本発明による装置の他の実施例を示す説明図。
【符号の説明】
１　　基板 ２　　半導体層 ３　　ドレイン電極 ４　　ソース電極 ５　　ゲート電極 ６　　絶縁材料層 ７　　制御ゲート電圧層 ８　　バイアス源 ２０，２１　　超電導含有物

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】基板上に、超電導材料含有物を含む半導体
    材料層を設け、この半導体材料層の表面にドレイン電極
    およびソース電極としてこれら電極間にゲート電極を配
    置してなり、このゲート電極がゲート電圧により制御さ
    れるごとくなった電界効果トランジスタ。
  2. 【請求項２】前記超電導材料は前記半導体材料層に均等
    に分布されるごとくなった請求項１の電界効果トランジ
    スタ。
  3. 【請求項３】前記ゲート、ドレインおよびソース電極は
    通常の導電材料からなるオーミックコンタクトを含む、
    請求項１の電界効果トランジスタ。
  4. 【請求項４】前記ゲート・ドレインおよびソース電圧は
    超電導材料からなるコンタクトを含む請求項１の電界効
    果トランジスタ。
  5. 【請求項５】前記ゲート電極は前記コンタクトと前記半
    導体材料層の間に絶縁材料層を含む、請求項３または４
    の電界効果トランジスタ。
  6. 【請求項６】前記ゲート電極はショットキコンタクトま
    たはＰ−ｎ接合を含む請求項１の電界効果トランジスタ
    。
  7. 【請求項７】前記半導体材料は鉛塩であり、前記超電導
    材料含有物は鉛を主体とするものである、請求項３また
    は４の電界効果トランジスタ。
  8. 【請求項８】前記鉛塩は下式を有するごとくなった請求
    項８の電界効果トランジスタ。 Ｐｂ１−ｘ　ＳｎｘＴｅまたはＰｂ１−ｘ　ＳｎｘＳｅ
    但し、ほぼ０＜ｘ＜０．５
  9. 【請求項９】前記鉛塩はＰｂＳである請求項７の電界効
    果トランジスタ。
  10. 【請求項１０】前記半導体材料はＩｎＡｓまたはＧａＩ
    ｎＡｓであり、前記超電導材料含有物はインジウムを主
    体とするものである。請求項３または４の電界効果トラ
    ンジスタ。
  11. 【請求項１１】前記半導体材料はＩｎＡｓまたはＧａＩ
    ｎＡｓであり、前記超電導材料含有物とするものである
    、請求項３または４の電界効果トランジスタ。
  12. 【請求項１２】前記超電導材料含有物を含む前記半導体
    材料層は低温成長したＧａＡｓである請求項１の電界効
    果トランジスタ。
JP3233977A 1990-08-21 1991-08-21 電界効果トランジスタ Pending JPH04256379A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9010513 1990-08-21
FR9010513A FR2666175B1 (fr) 1990-08-21 1990-08-21 Transistor a effet de champ a supraconducteur.

Publications (1)

Publication Number Publication Date
JPH04256379A true JPH04256379A (ja) 1992-09-11

Family

ID=9399760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3233977A Pending JPH04256379A (ja) 1990-08-21 1991-08-21 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US5231295A (ja)
EP (1) EP0478399A1 (ja)
JP (1) JPH04256379A (ja)
FR (1) FR2666175B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822773B2 (ja) * 1992-04-28 1998-11-11 住友電気工業株式会社 超電導インタフェース回路
FR2734058B1 (fr) * 1995-05-12 1997-06-20 Thomson Csf Amperemetre
FR2835353A1 (fr) * 2002-01-25 2003-08-01 Wintici Dispositifs electroniques de commande a base de materiau supraconducteur
CN102664153B (zh) * 2012-05-08 2016-04-06 肖德元 一种超导场效应晶体管、其制作方法及应用方法
RU2626195C1 (ru) * 2016-04-26 2017-07-24 Вячеслав Андреевич Вдовенков Способ эффективного осуществления гиперпроводимости и сверхтеплопроводности

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58186961A (ja) * 1982-04-26 1983-11-01 Toshiba Corp 半導体装置
DE3477624D1 (en) * 1984-12-18 1989-05-11 Ibm Low temperature tunneling transistor
JPS62195189A (ja) * 1986-02-21 1987-08-27 Nippon Telegr & Teleph Corp <Ntt> 超伝導三端子デバイス
US4950643A (en) * 1988-03-25 1990-08-21 Eastman Kodak Company Metalorganic deposition process for preparing heavy pnictide superconducting oxide films
JPH01265576A (ja) * 1988-04-15 1989-10-23 Sharp Corp セラミック超電導トランジスタ
JPH0779158B2 (ja) * 1988-11-19 1995-08-23 新技術事業団 結合量子箱列構造半導体
JPH02194667A (ja) * 1989-01-24 1990-08-01 Fujitsu Ltd 超伝導トランジスタおよびその製造方法
US5059581A (en) * 1990-06-28 1991-10-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Passivation of high temperature superconductors

Also Published As

Publication number Publication date
FR2666175B1 (fr) 1992-10-16
US5231295A (en) 1993-07-27
FR2666175A1 (fr) 1992-02-28
EP0478399A1 (fr) 1992-04-01

Similar Documents

Publication Publication Date Title
Luryi et al. Charge injection transistor based on real-space hot-electron transfer
Ketterson et al. Characterization of InGaAs/AlGaAs pseudomorphic modulation-doped field-effect transistors
US4647954A (en) Low temperature tunneling transistor
JP3272276B2 (ja) Ｓｉ／ＳｉＧｅを用いた高温超電導構造
Kleinsasser et al. Superconducting InGaAs junction field‐effect transistors with Nb electrodes
US4811077A (en) Compound semiconductor surface termination
JPS6331173A (ja) 半導体装置
US4903092A (en) Real space electron transfer device using hot electron injection
JPH04256379A (ja) 電界効果トランジスタ
US5323030A (en) Field effect real space transistor
JPS60231375A (ja) 超伝導トランジスタ
EP0200933A1 (en) Heterojunction transistor having bipolar characteristics
Mensz et al. Evidence for a real‐space transfer of hot holes in strained GeSi/Si heterostructures
Kolagunta et al. Self‐aligned sidewall gated resonant tunneling transistors
JP2701095B2 (ja) 半導体結合超伝導素子
Cahay Superconductor-semiconductor hybrid devices
US4994882A (en) Semiconductor device and method
JPH0371775B2 (ja)
JPS62298181A (ja) 半導体装置
Dell et al. Au Ge Ni migration affected by operating conditions of GaAs FETs
JP3107325B2 (ja) 半導体結合超伝導素子
Collins et al. Experimental observation of large room‐temperature current gains in a Stark effect transistor
US5895931A (en) Semiconductor device
Takayanagi et al. Planar-type InAs-coupled three-terminal superconducting devices
Hess Principles of hot electron thermionic emission (real space transfer) in semicoductor heterolayers and device applications