JPH04252060A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04252060A
JPH04252060A JP146091A JP146091A JPH04252060A JP H04252060 A JPH04252060 A JP H04252060A JP 146091 A JP146091 A JP 146091A JP 146091 A JP146091 A JP 146091A JP H04252060 A JPH04252060 A JP H04252060A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
lead frame
resin
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP146091A
Other languages
English (en)
Inventor
Hiroaki Ebihara
海老原 宏明
Yasushi Watabe
康 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP146091A priority Critical patent/JPH04252060A/ja
Publication of JPH04252060A publication Critical patent/JPH04252060A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームのダイ
ステージに搭載した半導体チップを樹脂製のパッケージ
により封止した半導体装置、特にパッケージにひび割れ
が発生し難い半導体装置に関する。電子機器等の装置を
コンパクトに構成するために、プリント基板の表面に半
導体装置等の電子部品を平面的に搭載する技法、すなわ
ちSMT(Surface Mounting Tec
hnology) 技術が昨今急速に普及している。そ
して、SMT対応の半導体装置においても、DIP(D
ual−in−line Package)型の半導体
装置と同様に、量産性や製造コスト面での優位性から樹
脂パッケージ型で構成したものが多い。
【0002】
【従来の技術】次に、従来の半導体装置について図2を
参照しながら説明する。図2は、従来の半導体装置を説
明するための図であって、同図(a) は半導体チップ
を搭載したリードフレームの平面図、同図(b) は半
導体装置の平面図である。なお、本明細書においては同
一部品、同一材料等に対しては全図をとおして同じ符号
を付与してある。
【0003】従来の半導体装置は、通常、同図(a) 
及び同図(b) に示すようにリードフレーム10のダ
イステージ11とこのダイステージ11に搭載した半導
体チップ31とを合成樹脂、例えばエポキシ系の合成樹
脂製のパッケージ12により封止して構成されている。
【0004】
【発明が解決しようとする課題】ところが、半導体装置
が完成してプリント基板等に実装される間に合成樹脂製
のパッケージ12が吸湿することは少なくない。したが
って、プリント基板等への実装時にかかる状態の半導体
装置が加熱されると、パッケージ12中の水分が蒸発し
て膨張し、パッケージ12に図2の(b) 図に示すよ
うにひび割れ13を発生することが間々あった。
【0005】そして、ひび割れ13が発生した多くの半
導体装置について調査した結果、パッケージ12のひび
割れ13のスターテングポイント(Starting 
Point;起点) は、応力集中の発生し易いリード
フレーム10のダイステージ11の尖ったコーナ11a
 であることが判明した。本発明は、このような問題を
解消するために成されたもので、その目的はパッケージ
にひび割れが発生し難い半導体装置の提供にある。
【0006】
【課題を解決するための手段】前記目的は、図1に示す
ようにリードフレームのダイステージに搭載した半導体
チップを樹脂製のパッケージにより封止した半導体装置
において、リードフレーム20のダイステージ21の輪
郭21a が滑らかな曲線状に形成されていることを特
徴とする半導体装置により達成される。
【0007】
【作用】本発明の半導体装置のリードフレーム20のダ
イステージ21は、その輪郭が滑らかな曲線状に形成さ
れている。したがって、たとえプリント基板等への実装
時に半導体装置の樹脂製のパッケージ12に含まれてい
る水分が蒸発して膨張しても、パッケージ12内に圧力
集中が発生しないためにひび割れ13は発生し難くなる
【0008】
【実施例】以下、本発明の一実施例の半導体装置につい
て図1を参照しながら説明する。図1は、本発明の一実
施例の半導体装置を説明するための図であって、同図(
a)は半導体チップを搭載したリードフレームの平面図
、同図(b) は半導体装置の平面図である。
【0009】本発明の一実施例の半導体装置の外観形状
は、同図(b) に示すように従来の半導体装置の外観
形状と異なるところはない。しかし、そのリードフレー
ム20のダイステージ21は、同図(b) に示すよう
にその輪郭21a は滑らかな曲線状、例えばコーナ部
21b に於ける輪郭21a を円弧状に形成している
。したがって、本発明の半導体装置は、たとえプリント
基板等への実装時に樹脂製のパッケージに含まれている
水分が蒸発して膨張しても、パッケージ内に圧力集中が
発生しないためにひび割れは発生し難くなる。
【0010】
【発明の効果】以上説明したように本発明は、エポキシ
樹脂等の合成樹脂よりなるパッケージにひび割れが発生
し難い半導体装置の提供を可能にする。したがって、本
発明の半導体装置を電子機器等の装置に採用することに
より、信頼性の高い装置を構成することが可能となる。
【図面の簡単な説明】
【図1】は、本発明の一実施例の半導体装置を説明する
ための図、
【図2】は、従来の半導体装置を説明するための図であ
る。
【符号の説明】
10と20は、リードフレーム、 11と21は、ダイステージ、 12は、パッケージ、 13は、ひび割れ、 31は、半導体チップをそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  リードフレームのダイステージに搭載
    した半導体チップを樹脂製のパッケージにより封止した
    半導体装置において、前記リードフレーム(20)のダ
    イステージ(21)の輪郭(21a) が滑らかな曲線
    状に形成されていることを特徴とする半導体装置。
JP146091A 1991-01-10 1991-01-10 半導体装置 Pending JPH04252060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP146091A JPH04252060A (ja) 1991-01-10 1991-01-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP146091A JPH04252060A (ja) 1991-01-10 1991-01-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH04252060A true JPH04252060A (ja) 1992-09-08

Family

ID=11502072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP146091A Pending JPH04252060A (ja) 1991-01-10 1991-01-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH04252060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536525B4 (de) * 1995-09-29 2005-11-17 Infineon Technologies Ag Leiterrahmen für integrierte Schaltungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536525B4 (de) * 1995-09-29 2005-11-17 Infineon Technologies Ag Leiterrahmen für integrierte Schaltungen

Similar Documents

Publication Publication Date Title
JPS629639A (ja) 半導体装置の製造方法
EP1429459A3 (en) Piezoelectric oscillator, manufacturing method thereof, and electronic device
JPH04252060A (ja) 半導体装置
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JPH01270325A (ja) ポッティング封止用のマスク
JPH01146376A (ja) チップled
JPH0582706A (ja) リードフレーム
JPH05166949A (ja) 樹脂封止半導体装置のパッケージのマーキング方法
JPH04171855A (ja) 半導体装置用リードフレーム
JPS6318652A (ja) 半導体装置の製造方法
JPS59104147A (ja) 半導体装置
JPH04170056A (ja) 半導体装置
JPS6080261A (ja) 半導体装置
JPH0727837B2 (ja) 圧電部品の製造方法
JPH02240955A (ja) 半導体装置用リードフレーム
JPH01216563A (ja) リードフレームの製造方法
JPH06104370A (ja) リードフレーム及び半導体装置
JPH033354A (ja) 半導体装置
JPH05211390A (ja) 表面実装部品の実装方法
JPH05167296A (ja) プリント回路基板における面実装部品の位置決め装置
JPH02188952A (ja) 半導体集積回路装置
JPH02109356A (ja) 半導体装置
JPH09148495A (ja) 混成集積回路装置およびその製造方法
JPH0555433A (ja) 半導体装置
JPH08130285A (ja) 電子部品

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990105