JPH04247664A - 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 - Google Patents
変調ドープ形ｍｉｓｆｅｔ及びその製造方法Info
- Publication number
- JPH04247664A JPH04247664A JP3259228A JP25922891A JPH04247664A JP H04247664 A JPH04247664 A JP H04247664A JP 3259228 A JP3259228 A JP 3259228A JP 25922891 A JP25922891 A JP 25922891A JP H04247664 A JPH04247664 A JP H04247664A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor material
- misfet
- channel layer
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title description 5
- 239000000969 carrier Substances 0.000 claims abstract description 30
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 30
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 35
- 229910045601 alloy Inorganic materials 0.000 claims description 34
- 239000000956 alloy Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002800 charge carrier Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 96
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 54
- 230000037230 mobility Effects 0.000 description 33
- 230000003071 parasitic effect Effects 0.000 description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 10
- 239000004047 hole gas Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 229910005926 GexSi1-x Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 2
- 230000009056 active transport Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般的には半導体素子
に関し、より詳細には、相互コンダクタンスを改善する
ために傾斜形シリコン・ゲルマニウム・チャネルを有し
た金属絶縁体型の電界効果トランジスタに関するもので
ある。
に関し、より詳細には、相互コンダクタンスを改善する
ために傾斜形シリコン・ゲルマニウム・チャネルを有し
た金属絶縁体型の電界効果トランジスタに関するもので
ある。
【０００２】
【従来の技術】電界効果トランジスタは、ソースと、こ
のソースから隔置したドレインと、これらソースとドレ
インとの間に配置したゲートと、を備えた水平な素子で
ある。そのチャネル領域は、ゲートの下でソースとドレ
インとの間にある。金属絶縁体型の電界効果トランジス
タ（ＭＩＳＦＥＴ）では、そのチャネルの頂部に配置し
た絶縁層に対し、金属電極をはり付けている。そして、
このゲート電極に加える電圧で、そのチャネル内のソー
スからドレインに至る電流の流れを制御するようにして
いる。
のソースから隔置したドレインと、これらソースとドレ
インとの間に配置したゲートと、を備えた水平な素子で
ある。そのチャネル領域は、ゲートの下でソースとドレ
インとの間にある。金属絶縁体型の電界効果トランジス
タ（ＭＩＳＦＥＴ）では、そのチャネルの頂部に配置し
た絶縁層に対し、金属電極をはり付けている。そして、
このゲート電極に加える電圧で、そのチャネル内のソー
スからドレインに至る電流の流れを制御するようにして
いる。
【０００３】半導体としてのシリコンの欠点の一つは、
その電子移動度と比較してその正孔移動度にある。電子
がシリコン中を通る通路は、結晶格子構造により制限を
受けるようになっている。ゲルマニウムのようなその他
の材料では、それとは異なったエネルギー・バンド構造
を有していて、それより高いキャリア移動度となってい
る。このような高いキャリア移動度は、最終的にはキャ
リア移動度が素子のスイッチング速度を決定するとの理
由から、望ましいものである。そのスイッチング速度が
早くなればなる程、その所与の素子は、ある所与の単位
時間内により多くの動作を行うことができる。
その電子移動度と比較してその正孔移動度にある。電子
がシリコン中を通る通路は、結晶格子構造により制限を
受けるようになっている。ゲルマニウムのようなその他
の材料では、それとは異なったエネルギー・バンド構造
を有していて、それより高いキャリア移動度となってい
る。このような高いキャリア移動度は、最終的にはキャ
リア移動度が素子のスイッチング速度を決定するとの理
由から、望ましいものである。そのスイッチング速度が
早くなればなる程、その所与の素子は、ある所与の単位
時間内により多くの動作を行うことができる。
【０００４】シリコン−ゲルマニウム合金は、この合金
層が充分薄い限りでは、シリコン基板上に同じ度合いで
成長させることができる。これについては、パーソル（
Ｔ．Ｐ．Ｐｅａｒｓａｌｌ）とビーン（Ｊ．Ｃ． Ｂｅ
ａｎ）の“Ｅｎｈａｎｃｅｍｅｎｔ− ａｎｄ ｄｅｐ
ｌｅｔｉｏｎ−ｍｏｄｅ Ｐ−ｃｈａｎｎｅｌ Ｇｅｘ
Ｓｉ１−ｘ ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ＦＥ
Ｔｓ”， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
Ｌｅｔｔｅｒｓ， ＥＤＬ−７， ｐｐ． ３０８−
３１０， １９８６、及び タフト（Ｒ．Ｃ． Ｔａｆ
ｔ）とプルマー（Ｊ．Ｄ． Ｐｌｕｍｍｅｒ）とライヤ
（Ｓ．Ｓ． Ｉｙｅｒ）の“Ｆａｂｒｉｃａｔｉｏｎ
ｏｆ ａ ｐ−ｃｈａｎｎｅｌ ＢＩＣＦＥＴ ｉｎ
ｔｈｅ ＧｅｘＳｉ１−ｘ／Ｓｉ ｓｙｓｔｅｍ”，
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｃｏｎｆ． Ｄｉｇｅｓｔ， ｐｐ．５７０
−５７３， １９８８の資料を参照されたい。ゲルマニ
ウムの結晶の格子間隔は、シリコン結晶の格子よりは大
きいので、ゲルマニウムとシリコンの合金を含む層は、
同じ度合いに成長させたときには、引張状態の下にある
。即ち、ゲルマニウムの結晶格子は圧縮されて、いわゆ
る仮像層を与える。これについては、カスパー（Ｋ．
Ｃａｓｐｅｒ）の“Ｇｒｏｗｔｈ Ｉｍｐｒｏｐｒｉｅ
ｔｉｅｓ ｏｆ Ｓｉ／ＳｉＧｅ Ｓｕｐｅｒｌａｔｔ
ｉｃｅｓ”ＭＳＳ−ＩＩ Ｐｒｏｃｅｅｄｉｎｇｓ，
ｐａｇｅ ７０３， Ｋｙｏｔｏ， Ｊａｐａｎ， Ｓ
ｅｐｔｅｍｂｅｒ １９７５と、ラング（Ｄ．Ｖ． Ｌ
ａｎｇ）外の“Ｍｅａｓｕｒｅｍｅｎｔ ｏｆ ｔｈｅ
Ｂａｎｄ Ｇａｐ ｏｆ ＧｅｘＳｉ１−ｘ／Ｓｉ
Ｓｔｒａｉｎｅｄ Ｌａｙｅｒ Ｈｅｔｅｒｏｓｔｒｕ
ｃｔｕｒｅｓ”， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ， ４７， ｐａｇｅ １３３３ （１
９８５）を参照されたい。そのような引張層について、
幾つかのグループは、２次元の電子と正孔のガス層を形
成できることを実証している。最近、正孔の移動度が、
シリコンとゲルマニウムの合金で形成した層においては
純粋のシリコンにおけるより高い、ということが示され
ている。これに関しては、ワング（Ｐ．Ｊ．Ｗａｎｇ）
外の“Ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｈｏｌｅ ｇ
ａｓ ｉｎ Ｓｉ／Ｓｉ０．８５Ｇｅ０．１５／Ｓｉ
ｍｏｄｕｌａｔｉｏｎ−ｄｏｐｅｄ ｄｏｕｂｌｅ ｈ
ｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ”， Ａｐｐｌ． Ｐ
ｈｙｓ． Ｌｅｔｔ． Ｖｏｌ． ５４， Ｎｏ． ２
６，ｐ． ２７０１ （１９８９）を参照されたい。
層が充分薄い限りでは、シリコン基板上に同じ度合いで
成長させることができる。これについては、パーソル（
Ｔ．Ｐ．Ｐｅａｒｓａｌｌ）とビーン（Ｊ．Ｃ． Ｂｅ
ａｎ）の“Ｅｎｈａｎｃｅｍｅｎｔ− ａｎｄ ｄｅｐ
ｌｅｔｉｏｎ−ｍｏｄｅ Ｐ−ｃｈａｎｎｅｌ Ｇｅｘ
Ｓｉ１−ｘ ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ＦＥ
Ｔｓ”， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
Ｌｅｔｔｅｒｓ， ＥＤＬ−７， ｐｐ． ３０８−
３１０， １９８６、及び タフト（Ｒ．Ｃ． Ｔａｆ
ｔ）とプルマー（Ｊ．Ｄ． Ｐｌｕｍｍｅｒ）とライヤ
（Ｓ．Ｓ． Ｉｙｅｒ）の“Ｆａｂｒｉｃａｔｉｏｎ
ｏｆ ａ ｐ−ｃｈａｎｎｅｌ ＢＩＣＦＥＴ ｉｎ
ｔｈｅ ＧｅｘＳｉ１−ｘ／Ｓｉ ｓｙｓｔｅｍ”，
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｃｏｎｆ． Ｄｉｇｅｓｔ， ｐｐ．５７０
−５７３， １９８８の資料を参照されたい。ゲルマニ
ウムの結晶の格子間隔は、シリコン結晶の格子よりは大
きいので、ゲルマニウムとシリコンの合金を含む層は、
同じ度合いに成長させたときには、引張状態の下にある
。即ち、ゲルマニウムの結晶格子は圧縮されて、いわゆ
る仮像層を与える。これについては、カスパー（Ｋ．
Ｃａｓｐｅｒ）の“Ｇｒｏｗｔｈ Ｉｍｐｒｏｐｒｉｅ
ｔｉｅｓ ｏｆ Ｓｉ／ＳｉＧｅ Ｓｕｐｅｒｌａｔｔ
ｉｃｅｓ”ＭＳＳ−ＩＩ Ｐｒｏｃｅｅｄｉｎｇｓ，
ｐａｇｅ ７０３， Ｋｙｏｔｏ， Ｊａｐａｎ， Ｓ
ｅｐｔｅｍｂｅｒ １９７５と、ラング（Ｄ．Ｖ． Ｌ
ａｎｇ）外の“Ｍｅａｓｕｒｅｍｅｎｔ ｏｆ ｔｈｅ
Ｂａｎｄ Ｇａｐ ｏｆ ＧｅｘＳｉ１−ｘ／Ｓｉ
Ｓｔｒａｉｎｅｄ Ｌａｙｅｒ Ｈｅｔｅｒｏｓｔｒｕ
ｃｔｕｒｅｓ”， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
Ｌｅｔｔｅｒｓ， ４７， ｐａｇｅ １３３３ （１
９８５）を参照されたい。そのような引張層について、
幾つかのグループは、２次元の電子と正孔のガス層を形
成できることを実証している。最近、正孔の移動度が、
シリコンとゲルマニウムの合金で形成した層においては
純粋のシリコンにおけるより高い、ということが示され
ている。これに関しては、ワング（Ｐ．Ｊ．Ｗａｎｇ）
外の“Ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｈｏｌｅ ｇ
ａｓ ｉｎ Ｓｉ／Ｓｉ０．８５Ｇｅ０．１５／Ｓｉ
ｍｏｄｕｌａｔｉｏｎ−ｄｏｐｅｄ ｄｏｕｂｌｅ ｈ
ｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ”， Ａｐｐｌ． Ｐ
ｈｙｓ． Ｌｅｔｔ． Ｖｏｌ． ５４， Ｎｏ． ２
６，ｐ． ２７０１ （１９８９）を参照されたい。
【０００５】そのようなシステムにおける正孔移動度は
、重い正孔のバンドと比べると軽い正孔のバンドのエネ
ルギーを減少させるその合金層内の引張により、強める
ことが可能である。そのシステムにおいては、伝導帯と
価電子帯の不連続部は、ＩＩＩ−Ｖ化合物物質に比較す
ると割合に低い。その上、シリコン上のショットキー障
壁の高さが小さいことにより、大きなゲート漏洩電流（
特に室温で）が原因で、パーソル（Ｐｅａｒｓａｌｌ）
外のＭＯＤＦＥＴ素子の商業的利用は大変困難になるこ
とになる。
、重い正孔のバンドと比べると軽い正孔のバンドのエネ
ルギーを減少させるその合金層内の引張により、強める
ことが可能である。そのシステムにおいては、伝導帯と
価電子帯の不連続部は、ＩＩＩ−Ｖ化合物物質に比較す
ると割合に低い。その上、シリコン上のショットキー障
壁の高さが小さいことにより、大きなゲート漏洩電流（
特に室温で）が原因で、パーソル（Ｐｅａｒｓａｌｌ）
外のＭＯＤＦＥＴ素子の商業的利用は大変困難になるこ
とになる。
【０００６】欧州特許 ０ ３２３ ８９６ ＡＺは、
Ｓｉ中に９０〜１００％のＧｅの合金で形成したゲルマ
ニウム・チャネル領域をもつ、在来のＭＯＳＦＥＴ素子
を開示している。そのチャネルは、対称形であり、そし
てこのチャネルの各縁部には、シリコン中に９０〜１０
０％のゲルマニウムのその合金から、これの周囲の純粋
シリコンの領域への、同等の遷移領域がある。各チャネ
ル縁部には、シリコンとゲルマニウムの間のよく知られ
た格子不整合を収拾する傾斜領域が設けられており、そ
の不整合は４．０％である。この結果として、最もゲル
マニウムの層には、これの格子定数とＳｉ基板のそれと
の間の厳しい不整合により、平方ｃｍ当たり数兆個を超
える欠陥が発生する。このような欠陥は、キャリアの移
動度を制限することがよく知られている。この構造的な
考察からは離れるが、上記チャネル中のＧｅプロファイ
ルは、その他の全ての従来技術の場合のように、最もＧ
ｅの領域中のいたる処で対称でありかつ均一である。従
って、２個の活性の輸送領域がそのチャネルの縁部に形
成されることになり、その一方は、シリコン基板から９
０〜１００％ゲルマニウム・チャネルに至る遷移部にあ
り、そして他方は、その素子の表面にある純粋シリコン
へ戻る遷移領域にある。各輸送領域は、一つの正孔ガス
を含み、その中心は、そのＧｅプラトーの各縁部に位置
している。各正孔ガスは、ある有限の空間範囲を有して
いて、これによりそのキャリアの半分が、その欠陥遷移
領域に各プラトーの縁部を超えて重なるようになってい
る。このこともまた、それら欠陥領域にあるキャリアの
移動度を減ずることになる。また、これと同じように重
要なことであるが、Ｇｅ含有量が減少した領域中を正孔
が移動するとき、従来の全てのＳｉＧｅチャネルＭＯＳ
ＦＥＴ設計例の場合と同じように、正孔の移動度は減少
する。
Ｓｉ中に９０〜１００％のＧｅの合金で形成したゲルマ
ニウム・チャネル領域をもつ、在来のＭＯＳＦＥＴ素子
を開示している。そのチャネルは、対称形であり、そし
てこのチャネルの各縁部には、シリコン中に９０〜１０
０％のゲルマニウムのその合金から、これの周囲の純粋
シリコンの領域への、同等の遷移領域がある。各チャネ
ル縁部には、シリコンとゲルマニウムの間のよく知られ
た格子不整合を収拾する傾斜領域が設けられており、そ
の不整合は４．０％である。この結果として、最もゲル
マニウムの層には、これの格子定数とＳｉ基板のそれと
の間の厳しい不整合により、平方ｃｍ当たり数兆個を超
える欠陥が発生する。このような欠陥は、キャリアの移
動度を制限することがよく知られている。この構造的な
考察からは離れるが、上記チャネル中のＧｅプロファイ
ルは、その他の全ての従来技術の場合のように、最もＧ
ｅの領域中のいたる処で対称でありかつ均一である。従
って、２個の活性の輸送領域がそのチャネルの縁部に形
成されることになり、その一方は、シリコン基板から９
０〜１００％ゲルマニウム・チャネルに至る遷移部にあ
り、そして他方は、その素子の表面にある純粋シリコン
へ戻る遷移領域にある。各輸送領域は、一つの正孔ガス
を含み、その中心は、そのＧｅプラトーの各縁部に位置
している。各正孔ガスは、ある有限の空間範囲を有して
いて、これによりそのキャリアの半分が、その欠陥遷移
領域に各プラトーの縁部を超えて重なるようになってい
る。このこともまた、それら欠陥領域にあるキャリアの
移動度を減ずることになる。また、これと同じように重
要なことであるが、Ｇｅ含有量が減少した領域中を正孔
が移動するとき、従来の全てのＳｉＧｅチャネルＭＯＳ
ＦＥＴ設計例の場合と同じように、正孔の移動度は減少
する。
【０００７】１９８９年５月１５日に出願されしかも本
発明と同じ譲受人に譲渡された米国特許出願 ０７／３
５１，６３０において、Ｓｉ基板上で成長させたＳｉＧ
ｅチャネル層を有するＭＯＳＦＥＴが開示されている。 そのチャネル層から二酸化シリコン絶縁体層を分離して
いるのは、シリコン・キャップ層である。適当に電圧を
印加すると、ＳｉＧｅ合金層とそのシリコン・キャップ
層との間の界面において、高い移動度をもつ電荷キャリ
アの領域が生ずる。この領域は、２次元の電子ガスまた
は正孔ガスを含むことになる。以前の素子のようなＳｉ
／ＳｉＯ２界面ではなくむしろＳｉＧｅ／Ｓｉ界面にお
いてその電子ガスあるいは正孔ガスを形成することによ
り、界面散乱は減少するかあるいは除くことができる。 高移動度電荷キャリアのその領域は、できるだけ（Ｓｉ
／ＳｉＧｅ界面にある）ゲートに近接させており、従っ
て、その容量は最大になり、また素子性能が高まる。し
かし、キャリア移動度は、実際には、そのゲートに最も
近いところでは最も低い。このため、容量と移動度の両
方に線形に比例する良さの指数である素子の相互コンダ
クタンスは、最適とはならない。さらに、この以前のも
のにおいて述べられたチャネル領域は、周知の全ての従
来技術の場合と同じように、対称形のものである。その
ような対称形構造において、シリコン領域とシリコン・
ゲルマニウム領域との間の突然の遷移は、数多くのキャ
リアをそのチャネル領域の外へ輸送するという結果をも
たらす。
発明と同じ譲受人に譲渡された米国特許出願 ０７／３
５１，６３０において、Ｓｉ基板上で成長させたＳｉＧ
ｅチャネル層を有するＭＯＳＦＥＴが開示されている。 そのチャネル層から二酸化シリコン絶縁体層を分離して
いるのは、シリコン・キャップ層である。適当に電圧を
印加すると、ＳｉＧｅ合金層とそのシリコン・キャップ
層との間の界面において、高い移動度をもつ電荷キャリ
アの領域が生ずる。この領域は、２次元の電子ガスまた
は正孔ガスを含むことになる。以前の素子のようなＳｉ
／ＳｉＯ２界面ではなくむしろＳｉＧｅ／Ｓｉ界面にお
いてその電子ガスあるいは正孔ガスを形成することによ
り、界面散乱は減少するかあるいは除くことができる。 高移動度電荷キャリアのその領域は、できるだけ（Ｓｉ
／ＳｉＧｅ界面にある）ゲートに近接させており、従っ
て、その容量は最大になり、また素子性能が高まる。し
かし、キャリア移動度は、実際には、そのゲートに最も
近いところでは最も低い。このため、容量と移動度の両
方に線形に比例する良さの指数である素子の相互コンダ
クタンスは、最適とはならない。さらに、この以前のも
のにおいて述べられたチャネル領域は、周知の全ての従
来技術の場合と同じように、対称形のものである。その
ような対称形構造において、シリコン領域とシリコン・
ゲルマニウム領域との間の突然の遷移は、数多くのキャ
リアをそのチャネル領域の外へ輸送するという結果をも
たらす。
【０００８】
【発明が解決しようとする課題】従って、素子を通る電
流量を増加させるために、最適化した相互コンダクタン
スをもったＳｉＧｅチャネルを有する、ＭＯＳＦＥＴ型
素子を提供することが望ましい。
流量を増加させるために、最適化した相互コンダクタン
スをもったＳｉＧｅチャネルを有する、ＭＯＳＦＥＴ型
素子を提供することが望ましい。
【０００９】
【課題を解決するための手段】本発明は、傾斜した半導
体合金チャネル層をもつＭＩＳＦＥＴであって、その傾
斜によって、電荷キャリアがチャネル層内の相互コンダ
クタンスが最適となる場所に位置するようにしたＭＩＳ
ＦＥＴに向けたものである。本発明のこのＭＩＳＦＥＴ
は、第１の単結晶半導体材料と第２の半導体材料との合
金の引張仮像エピタキシャル・チャネル層を、基板の上
に配置して備えている。そして、その合金は、上記の第
２半導体材料の百分率をそのチャネル層内で単一のピー
ク百分率レベルに傾斜させて、そのチャネル層内のキャ
リアの場所が上記ピーク百分率レベルのところと一致す
るようにする。そのチャネル層の上には、上記の第１半
導体材料のエピタキシャル・キャップ層を配置し、そし
てこのキャップ層の上にゲート絶縁体層を配置する。ま
た、このゲート絶縁体層の上にゲート電極を配置し、ま
たソースとドレイン領域を、そのゲート電極の互いに対
向する側の上記キャップ層及びチャネル層中に形成する
。本発明の好ましい実施例においては、上記のチャネル
層は、シリコン基板上のシリコン−ゲルマニウム合金よ
り形成する。
体合金チャネル層をもつＭＩＳＦＥＴであって、その傾
斜によって、電荷キャリアがチャネル層内の相互コンダ
クタンスが最適となる場所に位置するようにしたＭＩＳ
ＦＥＴに向けたものである。本発明のこのＭＩＳＦＥＴ
は、第１の単結晶半導体材料と第２の半導体材料との合
金の引張仮像エピタキシャル・チャネル層を、基板の上
に配置して備えている。そして、その合金は、上記の第
２半導体材料の百分率をそのチャネル層内で単一のピー
ク百分率レベルに傾斜させて、そのチャネル層内のキャ
リアの場所が上記ピーク百分率レベルのところと一致す
るようにする。そのチャネル層の上には、上記の第１半
導体材料のエピタキシャル・キャップ層を配置し、そし
てこのキャップ層の上にゲート絶縁体層を配置する。ま
た、このゲート絶縁体層の上にゲート電極を配置し、ま
たソースとドレイン領域を、そのゲート電極の互いに対
向する側の上記キャップ層及びチャネル層中に形成する
。本発明の好ましい実施例においては、上記のチャネル
層は、シリコン基板上のシリコン−ゲルマニウム合金よ
り形成する。
【００１０】上記のチャネルのプロファイルには傾斜を
与え、これにより相互コンダクタンスを最大にするため
にそのチャネル層内の電荷キャリアの場所を制御する。 その傾斜により、そのチャネル内の所望の場所へキャリ
アを駆動する組込式の電界が生ずる。本発明のこの傾斜
形合金チャネルＦＥＴでは、従来技術の素子において形
成される２つの活性の輸送領域の問題を避けており、そ
の理由は、単一の輸送領域のみが第２半導体材料の単一
ピーク百分率レベルの場所に形成されるからである。さ
らに、従来技術のＳｉＧｅチャネル素子においては、Ｓ
ｉとＳｉＧｅ間のバンド・オフセットが小さいので、そ
の界面に形成された２次元の正孔ガスは、そのＳｉ層、
即ち移動度のより小さい層にこぼれることになる。しか
し、本発明のＦＥＴにおいては、その問題は、キャリア
をその界面から離して位置させ、これにより全てのまた
は実質的に全ての正孔ガスをＳｉＧｅのより高移動度の
チャネル内に維持することによって、避けることができ
る。チャネル内のキャリアのその場所の制御は、シリコ
ン中のＧｅ濃度をある最大値にまで傾斜させ、しかもそ
の最大値を、チャネル内でしかもいづれの界面からも離
れたどこかに置くことにより行う。その最大濃度の点に
より、それらキャリアの場所が決まる。このチャネル内
の詳細な場所は、所望の素子特性に依存することになる
。
与え、これにより相互コンダクタンスを最大にするため
にそのチャネル層内の電荷キャリアの場所を制御する。 その傾斜により、そのチャネル内の所望の場所へキャリ
アを駆動する組込式の電界が生ずる。本発明のこの傾斜
形合金チャネルＦＥＴでは、従来技術の素子において形
成される２つの活性の輸送領域の問題を避けており、そ
の理由は、単一の輸送領域のみが第２半導体材料の単一
ピーク百分率レベルの場所に形成されるからである。さ
らに、従来技術のＳｉＧｅチャネル素子においては、Ｓ
ｉとＳｉＧｅ間のバンド・オフセットが小さいので、そ
の界面に形成された２次元の正孔ガスは、そのＳｉ層、
即ち移動度のより小さい層にこぼれることになる。しか
し、本発明のＦＥＴにおいては、その問題は、キャリア
をその界面から離して位置させ、これにより全てのまた
は実質的に全ての正孔ガスをＳｉＧｅのより高移動度の
チャネル内に維持することによって、避けることができ
る。チャネル内のキャリアのその場所の制御は、シリコ
ン中のＧｅ濃度をある最大値にまで傾斜させ、しかもそ
の最大値を、チャネル内でしかもいづれの界面からも離
れたどこかに置くことにより行う。その最大濃度の点に
より、それらキャリアの場所が決まる。このチャネル内
の詳細な場所は、所望の素子特性に依存することになる
。
【００１１】本発明の素子の別の好ましい実施例におい
ては、変調ドーピング技術を用い、これによりキャリア
は上記のチャネル層の下に位置させる。まず初めに、狭
くかつ本来の位置にドープしたボロン層を成長させる。 低温エピタキシーにより非常に正確に制御できるその総
集積ドーズは、素子のしきい値電圧を定める。そのドー
プ層は、小さな無ドープのスペーサにより上記ＳｉＧｅ
チャネルから分離して、イオン化したアクセプタをその
ＳｉＧｅチャネルの正孔から物理的に分離するようにす
る。このスペーサを厚くすると、有害な寄生基板チャネ
ルができる可能性がある。以上のようにして、変調ドー
プ式の金属絶縁体型半導体素子を形成する。
ては、変調ドーピング技術を用い、これによりキャリア
は上記のチャネル層の下に位置させる。まず初めに、狭
くかつ本来の位置にドープしたボロン層を成長させる。 低温エピタキシーにより非常に正確に制御できるその総
集積ドーズは、素子のしきい値電圧を定める。そのドー
プ層は、小さな無ドープのスペーサにより上記ＳｉＧｅ
チャネルから分離して、イオン化したアクセプタをその
ＳｉＧｅチャネルの正孔から物理的に分離するようにす
る。このスペーサを厚くすると、有害な寄生基板チャネ
ルができる可能性がある。以上のようにして、変調ドー
プ式の金属絶縁体型半導体素子を形成する。
【００１２】さらに、ＭＯＳＦＥＴのそのチャネル領域
を変調ドーピングすることにより、キャリアをイオン化
した原子から物理的に分離し、これによりイオン化不純
物の分散が無視できる状態で高キャリア濃度を可能にし
、またこれによって、均一ドープ形のＳｉＧｅ ＭＯＳ
ＦＥＴと比べて高い移動度を可能にする。その上、その
ドーパントを、ＭＯＤＦＥＴ及びＢＩＣＦＥＴの両方の
場合におけるのと同じようにＳｉＧｅチャネルの上にで
はなく、その下に位置させれば、素子製作中にＳｉキャ
ップ層を薄くすることがその総集積ドーピング従ってし
きい値電圧に影響を与えないため、プロセスの感度は、
大いに向上する。均一ドープ形ＳｉＧｅのＭＯＳＦＥＴ
に優る利点は、変調ドープ形素子においては、寄生表面
チャネルのシリコン・キャップの厚さ従ってプロセス変
動に対する依存が、それ程決定的でなくなることである
。最後に、変調ドープ形素子では、均一ドープ形ＳｉＧ
ｅのＭＯＳＦＥＴに比べて、ＳｉＧｅチャネル中のキャ
リアの、表面及び基板の寄生チャネル双方の中のキャリ
アに対する比率を、最大限にすることができる。
を変調ドーピングすることにより、キャリアをイオン化
した原子から物理的に分離し、これによりイオン化不純
物の分散が無視できる状態で高キャリア濃度を可能にし
、またこれによって、均一ドープ形のＳｉＧｅ ＭＯＳ
ＦＥＴと比べて高い移動度を可能にする。その上、その
ドーパントを、ＭＯＤＦＥＴ及びＢＩＣＦＥＴの両方の
場合におけるのと同じようにＳｉＧｅチャネルの上にで
はなく、その下に位置させれば、素子製作中にＳｉキャ
ップ層を薄くすることがその総集積ドーピング従ってし
きい値電圧に影響を与えないため、プロセスの感度は、
大いに向上する。均一ドープ形ＳｉＧｅのＭＯＳＦＥＴ
に優る利点は、変調ドープ形素子においては、寄生表面
チャネルのシリコン・キャップの厚さ従ってプロセス変
動に対する依存が、それ程決定的でなくなることである
。最後に、変調ドープ形素子では、均一ドープ形ＳｉＧ
ｅのＭＯＳＦＥＴに比べて、ＳｉＧｅチャネル中のキャ
リアの、表面及び基板の寄生チャネル双方の中のキャリ
アに対する比率を、最大限にすることができる。
【００１３】
【実施例】本発明は、傾斜形合金チャネルを有した電界
効果トランジスタであって、その合金の１元素をそのチ
ャネル中のある単一のピーク百分率レベルへ傾斜させた
電界効果トランジスタに向けたものである。本発明は、
シリコンまたはゲルマニウム材料、またはＩＩＩ−Ｖ／
ＩＩ−ＶＩ材料系において実施することができる。説明
の都合上、本発明は、シリコン基板上のシリコン−ゲル
マニウム材料系において記述するが、当業者には理解さ
れるように、ここに開示する概念及び技法は、ＩＩＩ−
Ｖ／ＩＩ−ＶＩ系に対しても適用することができるもの
である。
効果トランジスタであって、その合金の１元素をそのチ
ャネル中のある単一のピーク百分率レベルへ傾斜させた
電界効果トランジスタに向けたものである。本発明は、
シリコンまたはゲルマニウム材料、またはＩＩＩ−Ｖ／
ＩＩ−ＶＩ材料系において実施することができる。説明
の都合上、本発明は、シリコン基板上のシリコン−ゲル
マニウム材料系において記述するが、当業者には理解さ
れるように、ここに開示する概念及び技法は、ＩＩＩ−
Ｖ／ＩＩ−ＶＩ系に対しても適用することができるもの
である。
【００１４】本発明の傾斜形チャネルＦＥＴでは、在来
の対称形の合金百分率プロファイルを有する素子に優る
多くの利点がある。これらの利点については、図１、図
２、図３を参照して説明する。図１は、純粋シリコンの
各層の間に挟んだＳｉＧｅチャネル層をもつＭＯＳＦＥ
Ｔについて、その在来の合金百分率プロファイルを示し
たものである。１５ｎｍ厚のそのチャネル層は、２２．
５％の均一なＧｅ百分率をもっている。図２は、本発明
による傾斜形のプロファイルを示している。これのＧｅ
百分率は、Ｓｉ／ＳｉＧｅ界面において急に３０％にま
で上昇させ、そしてＳｉＧｅ／Ｓｉ界面の１５％にまで
傾斜して降下させている。図３は、図１と図２に示した
プロファイルのＭＯＳＦＥＴについて、そのチャネル電
荷−Ｖｇ曲線を示したものである。集積Ｇｅドーズの合
計量が同じ場合に、傾斜形チャネルのプロファイルから
は次のような利点が得られる。即ち、（１）曲線Ａの傾
斜部分と曲線Ｂの傾斜部分とにより示されているように
、低いＶｇにおいて相互コンダクタンスがより高く、従
ってより鋭いターンオンをもたらすという点、（２）Ｖ
ｇが高くなるにつれ電流が大きくなり、より優れた駆動
能力を実現するという点、（３）曲線ＣとＤの位置によ
り示されているように、Ｓｉキャップ層における寄生チ
ャネル伝導が低い点、である。
の対称形の合金百分率プロファイルを有する素子に優る
多くの利点がある。これらの利点については、図１、図
２、図３を参照して説明する。図１は、純粋シリコンの
各層の間に挟んだＳｉＧｅチャネル層をもつＭＯＳＦＥ
Ｔについて、その在来の合金百分率プロファイルを示し
たものである。１５ｎｍ厚のそのチャネル層は、２２．
５％の均一なＧｅ百分率をもっている。図２は、本発明
による傾斜形のプロファイルを示している。これのＧｅ
百分率は、Ｓｉ／ＳｉＧｅ界面において急に３０％にま
で上昇させ、そしてＳｉＧｅ／Ｓｉ界面の１５％にまで
傾斜して降下させている。図３は、図１と図２に示した
プロファイルのＭＯＳＦＥＴについて、そのチャネル電
荷−Ｖｇ曲線を示したものである。集積Ｇｅドーズの合
計量が同じ場合に、傾斜形チャネルのプロファイルから
は次のような利点が得られる。即ち、（１）曲線Ａの傾
斜部分と曲線Ｂの傾斜部分とにより示されているように
、低いＶｇにおいて相互コンダクタンスがより高く、従
ってより鋭いターンオンをもたらすという点、（２）Ｖ
ｇが高くなるにつれ電流が大きくなり、より優れた駆動
能力を実現するという点、（３）曲線ＣとＤの位置によ
り示されているように、Ｓｉキャップ層における寄生チ
ャネル伝導が低い点、である。
【００１５】図４（ａ）と図５（ａ）は、それぞれ、本
発明の別の実施例のＧｅプロファイル（図４（ａ））と
従来技術のＧｅプロファイル（図５（ａ））を示したも
のである。これらの単位は、Ａ．Ｕ．（オングストロー
ム）、例えば任意の単位である。また、符号Ａ、Ｂ、Ｃ
、Ｄ、ＥとＡ’、Ｂ’、Ｃ’、Ｄ’は、その各プロファ
イルをもったＦＥＴ構造の横断面の各種の点を指してい
る。Ａ−Ｂは、５ｎｍのＳｉ層であり、Ｂ−Ｃは、３０
％Ｇｅのピークに至る約７ｎｍのＳｉＧｅであり、Ｃ−
Ｄは、約１３ｎｍである。Ｄ−Ｅは、そのチャネルの下
の各種Ｓｉ層である。Ａ’−Ｂ’は、約５ｎｍのＳｉ層
であり、Ｂ’−Ｃ’は２５％Ｇｅの均一なプロファイル
をもったＳｉＧｅ層であり、Ｃ’−Ｄ’は、各種のＳｉ
層である。図４（ｂ）と図５（ｂ）は、それら本発明と
従来技術のそれぞれの構造について、その深さの関数と
して移動度を示している。また、図４（ｃ）と図５（ｃ
）は、上記２つの場合の各々について、それら素子が低
いゲート・バイアスにより“オン”の状態にあるときの
、そのキャリアの位置を示したものである。図４（ｃ）
のプロファイルのその形状のため、最大のキャリアの密
度は、だいたい点Ｃのところにあり、そして点Ｂと点Ｄ
との間で高移動度のＧｅチャネル内にトラップされたま
まとなっている。これは、単一のガスとなっており、図
５（ｃ）の場合とは明白な違いがある。まず初めに、図
５（ｃ）の対称形の場合においては、２つのガスが形成
されており、その一方はＢ’を中心とし、他方はＣ’を
中心としている。これは、その各ガス中のキャリアの内
の大きな割合のキャリアが、高移動度の領域の外側にあ
ることを意味している。Ｂ’におけるガスについては、
大きな割合のものがＡ’とＢ’の間の領域、即ち低移動
度の領域にある。また、Ｃ’におけるガスについても、
Ｃ’−Ｄ’領域、即ち同じく低移動度の領域に、そのガ
スの大きな割合部分がある。このことは、移動度とキャ
リア密度との積のような良さの指数について考察すれば
、明白である。その積は、素子がスイッチできる最終的
な電流に比例するものであって、図４（ｄ）と図５（ｄ
）とに示してある。図４（ｄ）において（図４（ｂ）の
移動度に図４（ｃ）の密度を乗じた積）は、キャリア密
度が高い処ではどこでも移動度が高く、相互コンダクタ
ンスは大きくなっている。従って、発生するキャリアは
全て、移動性の高いものとなる。一方、図５（ｄ）にお
いては、移動度（図５（ｂ））と密度（図５（ｃ））の
積は低く、図５（ｃ）に示したキャリアの多くは低移動
度領域にあり、従って総合の導電率に対する貢献はより
小さくなっている。
発明の別の実施例のＧｅプロファイル（図４（ａ））と
従来技術のＧｅプロファイル（図５（ａ））を示したも
のである。これらの単位は、Ａ．Ｕ．（オングストロー
ム）、例えば任意の単位である。また、符号Ａ、Ｂ、Ｃ
、Ｄ、ＥとＡ’、Ｂ’、Ｃ’、Ｄ’は、その各プロファ
イルをもったＦＥＴ構造の横断面の各種の点を指してい
る。Ａ−Ｂは、５ｎｍのＳｉ層であり、Ｂ−Ｃは、３０
％Ｇｅのピークに至る約７ｎｍのＳｉＧｅであり、Ｃ−
Ｄは、約１３ｎｍである。Ｄ−Ｅは、そのチャネルの下
の各種Ｓｉ層である。Ａ’−Ｂ’は、約５ｎｍのＳｉ層
であり、Ｂ’−Ｃ’は２５％Ｇｅの均一なプロファイル
をもったＳｉＧｅ層であり、Ｃ’−Ｄ’は、各種のＳｉ
層である。図４（ｂ）と図５（ｂ）は、それら本発明と
従来技術のそれぞれの構造について、その深さの関数と
して移動度を示している。また、図４（ｃ）と図５（ｃ
）は、上記２つの場合の各々について、それら素子が低
いゲート・バイアスにより“オン”の状態にあるときの
、そのキャリアの位置を示したものである。図４（ｃ）
のプロファイルのその形状のため、最大のキャリアの密
度は、だいたい点Ｃのところにあり、そして点Ｂと点Ｄ
との間で高移動度のＧｅチャネル内にトラップされたま
まとなっている。これは、単一のガスとなっており、図
５（ｃ）の場合とは明白な違いがある。まず初めに、図
５（ｃ）の対称形の場合においては、２つのガスが形成
されており、その一方はＢ’を中心とし、他方はＣ’を
中心としている。これは、その各ガス中のキャリアの内
の大きな割合のキャリアが、高移動度の領域の外側にあ
ることを意味している。Ｂ’におけるガスについては、
大きな割合のものがＡ’とＢ’の間の領域、即ち低移動
度の領域にある。また、Ｃ’におけるガスについても、
Ｃ’−Ｄ’領域、即ち同じく低移動度の領域に、そのガ
スの大きな割合部分がある。このことは、移動度とキャ
リア密度との積のような良さの指数について考察すれば
、明白である。その積は、素子がスイッチできる最終的
な電流に比例するものであって、図４（ｄ）と図５（ｄ
）とに示してある。図４（ｄ）において（図４（ｂ）の
移動度に図４（ｃ）の密度を乗じた積）は、キャリア密
度が高い処ではどこでも移動度が高く、相互コンダクタ
ンスは大きくなっている。従って、発生するキャリアは
全て、移動性の高いものとなる。一方、図５（ｄ）にお
いては、移動度（図５（ｂ））と密度（図５（ｃ））の
積は低く、図５（ｃ）に示したキャリアの多くは低移動
度領域にあり、従って総合の導電率に対する貢献はより
小さくなっている。
【００１６】次に、別の２つの傾斜用プロファイルの例
について、図６（ａ）と図７（ａ）に示す。図６（ａ）
の傾斜用プロファイルは、ＡのところのＳｉ／ＳｉＧｅ
界面において始まり、そしてこの界面から２．５ｎｍの
距離のところのＢの３０％Ｇｅまで０％Ｇｅから傾斜上
昇する。そして、そのＧｅ含有量は、１５ｎｍ厚の間傾
斜降下してＣの１５％に至り、そして更に傾斜降下して
ＳｉＧｅ／Ｓｉ界面であるＤにおいて０％になる。また
、図７（ａ）の傾斜用プロファイルにおいては、Ｇｅ百
分率は、Ａにおける０％から、Ｓｉ／ＳｉＧｅ界面であ
るＢの１５％にまで急激に立ち上がる。次に、このプロ
ファイルは、７ｎｍ厚の間Ｃの３０％にまで傾斜上昇し
、そして１３ｎｍ厚の間Ｄの１５％にまで傾斜降下する
。そして次に、このプロファイルは、ＳｉＧｅ／Ｓｉ界
面におあるＥの０％にまで急激に下落する。上記の図６
（ａ）の例においては、容量は高くなり、また移動度は
、増すが、正孔のある割合のものがシリコン中にこぼれ
るので最大になることはない。図７（ａ）の傾斜形プロ
ファイルにおいては、シリコン中にこぼれる正孔はない
ので、キャリア移動度は最大となるが、容量は最大とは
ならない。ゲルマニウムのピーク百分率のその特定の場
所、従ってその電荷キャリアの場所は、所望の素子特性
に依存することになる。
について、図６（ａ）と図７（ａ）に示す。図６（ａ）
の傾斜用プロファイルは、ＡのところのＳｉ／ＳｉＧｅ
界面において始まり、そしてこの界面から２．５ｎｍの
距離のところのＢの３０％Ｇｅまで０％Ｇｅから傾斜上
昇する。そして、そのＧｅ含有量は、１５ｎｍ厚の間傾
斜降下してＣの１５％に至り、そして更に傾斜降下して
ＳｉＧｅ／Ｓｉ界面であるＤにおいて０％になる。また
、図７（ａ）の傾斜用プロファイルにおいては、Ｇｅ百
分率は、Ａにおける０％から、Ｓｉ／ＳｉＧｅ界面であ
るＢの１５％にまで急激に立ち上がる。次に、このプロ
ファイルは、７ｎｍ厚の間Ｃの３０％にまで傾斜上昇し
、そして１３ｎｍ厚の間Ｄの１５％にまで傾斜降下する
。そして次に、このプロファイルは、ＳｉＧｅ／Ｓｉ界
面におあるＥの０％にまで急激に下落する。上記の図６
（ａ）の例においては、容量は高くなり、また移動度は
、増すが、正孔のある割合のものがシリコン中にこぼれ
るので最大になることはない。図７（ａ）の傾斜形プロ
ファイルにおいては、シリコン中にこぼれる正孔はない
ので、キャリア移動度は最大となるが、容量は最大とは
ならない。ゲルマニウムのピーク百分率のその特定の場
所、従ってその電荷キャリアの場所は、所望の素子特性
に依存することになる。
【００１７】上記のチャネル中の電荷キャリアの位置制
御は、図６（ｂ）と図７（ｂ）に示す。これら図６（ｂ
）と図７（ｂ）のバンド図は、それぞれ図６（ａ）と図
７（ａ）のゲルマニウム傾斜をもつ素子に対応したもの
である。これらのバンド図は、−１．０ボルトのゲート
電圧に関するものである。このバンド図に重ねて示した
正孔密度は、キャリアの最大濃度の位置がそれぞれ図６
（ａ）、図７（ａ）に示したゲルマニウムの最大百分率
の位置と一致する、ということを示している。その平均
Ｇｅ濃度が高くなると、ＳｉＧｅチャネル中の移動性キ
ャリアの、寄生表面及び基板チャネルの双方における移
動性キャリアに対する比率は、図６（ｂ）、図７（ｂ）
に示すように高くなる。
御は、図６（ｂ）と図７（ｂ）に示す。これら図６（ｂ
）と図７（ｂ）のバンド図は、それぞれ図６（ａ）と図
７（ａ）のゲルマニウム傾斜をもつ素子に対応したもの
である。これらのバンド図は、−１．０ボルトのゲート
電圧に関するものである。このバンド図に重ねて示した
正孔密度は、キャリアの最大濃度の位置がそれぞれ図６
（ａ）、図７（ａ）に示したゲルマニウムの最大百分率
の位置と一致する、ということを示している。その平均
Ｇｅ濃度が高くなると、ＳｉＧｅチャネル中の移動性キ
ャリアの、寄生表面及び基板チャネルの双方における移
動性キャリアに対する比率は、図６（ｂ）、図７（ｂ）
に示すように高くなる。
【００１８】次に、図８を参照する。これには、本発明
による、変調ドープ式のｎ＋ポリシリコン・ゲートで傾
斜形ＳｉＧｅチャネルのＭＩＳＦＥＴ１０を示してある
。この図８に示した通り、シリコン基板１２を設け、そ
してシリコンの狭い本来の位置にドープした層１４を成
長させる。ｐ−チャネルＭＯＳＦＥＴについては、ボロ
ン・ドーピングを用いる。ドーパントのその総集積ドー
ズにより、素子のしきい値電圧が決まる。もしこの層１
４を、低温エピタキシーを使用して本来の位置に堆積さ
せそしてドープする場合、その集積ドーズは、非常に正
確に制御することができる。この層１４の代表的な厚さ
は、ドーピング濃度５×１０１８ｃｍ−３において約２
〜５ｎｍである。次に、狭くて無ドープのシリコン・ス
ペーサ１６を、ドープ層１４の上に、代表的には約２ｎ
ｍの厚さまで成長させる。この無ドープのスペーサは、
イオン化したアクセプタをＳｉＧｅチャネル中を流れる
２Ｄ正孔ガスから物理的に分離する。もしそれよりも厚
いスペーサを使用すると、好ましくない寄生基板チャネ
ルを生ずることがある。
による、変調ドープ式のｎ＋ポリシリコン・ゲートで傾
斜形ＳｉＧｅチャネルのＭＩＳＦＥＴ１０を示してある
。この図８に示した通り、シリコン基板１２を設け、そ
してシリコンの狭い本来の位置にドープした層１４を成
長させる。ｐ−チャネルＭＯＳＦＥＴについては、ボロ
ン・ドーピングを用いる。ドーパントのその総集積ドー
ズにより、素子のしきい値電圧が決まる。もしこの層１
４を、低温エピタキシーを使用して本来の位置に堆積さ
せそしてドープする場合、その集積ドーズは、非常に正
確に制御することができる。この層１４の代表的な厚さ
は、ドーピング濃度５×１０１８ｃｍ−３において約２
〜５ｎｍである。次に、狭くて無ドープのシリコン・ス
ペーサ１６を、ドープ層１４の上に、代表的には約２ｎ
ｍの厚さまで成長させる。この無ドープのスペーサは、
イオン化したアクセプタをＳｉＧｅチャネル中を流れる
２Ｄ正孔ガスから物理的に分離する。もしそれよりも厚
いスペーサを使用すると、好ましくない寄生基板チャネ
ルを生ずることがある。
【００１９】この素子のそれらの層は、超高真空の化学
気相堆積法のような低温エピタキシー・プロセスにより
、あるいは分子ビーム・エピタキシーにより成長させる
ようにすることができる。
気相堆積法のような低温エピタキシー・プロセスにより
、あるいは分子ビーム・エピタキシーにより成長させる
ようにすることができる。
【００２０】次に、無ドープのＳｉＧｅチャネル層１８
を、スペーサ層１６の上に成長させる。このＳｉＧｅチ
ャネル層は、相互コンダクタンスを最大にするように選
択したある傾斜形プロファイルにて成長させる。この層
１８は、ある適切な厚さ、即ち仮像の単結晶構造を維持
するのに充分な程薄く成長させるようにし、従ってその
厚さは１０〜５０ｎｍの範囲とすることができる。
を、スペーサ層１６の上に成長させる。このＳｉＧｅチ
ャネル層は、相互コンダクタンスを最大にするように選
択したある傾斜形プロファイルにて成長させる。この層
１８は、ある適切な厚さ、即ち仮像の単結晶構造を維持
するのに充分な程薄く成長させるようにし、従ってその
厚さは１０〜５０ｎｍの範囲とすることができる。
【００２１】次に、シリコン・キャップ層２０を、代表
的には厚さ２〜５ｎｍで、ＳｉＧｅチャネル層１８上に
堆積させる。次に、ゲート絶縁体層２２（代表的には、
二酸化シリコンのもの）を、そのシリコン・キャップ層
２０の上に形成し、そして次に、ゲート電極層２４（代
表的にはポリシリコン層である）を、そのゲート絶縁体
層２２上に形成する。それら層２２と２４は、周知のリ
ソグラフィ式のマスキング及びエッチング法によりパタ
ーン形成する。ソース領域２６とドレイン領域２８は、
インプランテーションまたは外方拡散により形成するよ
うにし、そしてボロンで重くドープする。そして、接点
３０、３２、３４をソース、ドレイン、ゲートの各領域
上に形成し、これにより本素子は完成する。層２２の代
表的な厚さは、３〜１０ｎｍであり、層２４は、５０〜
２００ｎｍである。
的には厚さ２〜５ｎｍで、ＳｉＧｅチャネル層１８上に
堆積させる。次に、ゲート絶縁体層２２（代表的には、
二酸化シリコンのもの）を、そのシリコン・キャップ層
２０の上に形成し、そして次に、ゲート電極層２４（代
表的にはポリシリコン層である）を、そのゲート絶縁体
層２２上に形成する。それら層２２と２４は、周知のリ
ソグラフィ式のマスキング及びエッチング法によりパタ
ーン形成する。ソース領域２６とドレイン領域２８は、
インプランテーションまたは外方拡散により形成するよ
うにし、そしてボロンで重くドープする。そして、接点
３０、３２、３４をソース、ドレイン、ゲートの各領域
上に形成し、これにより本素子は完成する。層２２の代
表的な厚さは、３〜１０ｎｍであり、層２４は、５０〜
２００ｎｍである。
【００２２】シリコン−ゲルマニウム合金層１８のゲル
マニウムの百分率は、そのチャネル層内で単一ピーク百
分率のレベルにまで傾斜させる。このチャネル層内のキ
ャリアの場所は、そのピーク百分率レベルと一致するこ
とになる。これにより、ＳｉＧｅチャネル層１８は、相
互コンダクタンスを最大限にするように設計したあるＧ
ｅプロファイルにて、形成してある。このＧｅプロファ
イルによって、組込式の電界が生じ、これはチャネル内
の所望の位置にそれらのキャリアを位置付けする。また
、そのＧｅ百分率は、ピークで約５０％またはそれ以下
である。代表的には、その百分率は、１０〜５０％の間
の範囲にある。好ましくは、Ｇｅの最大百分率レベルは
、約３０％となる。
マニウムの百分率は、そのチャネル層内で単一ピーク百
分率のレベルにまで傾斜させる。このチャネル層内のキ
ャリアの場所は、そのピーク百分率レベルと一致するこ
とになる。これにより、ＳｉＧｅチャネル層１８は、相
互コンダクタンスを最大限にするように設計したあるＧ
ｅプロファイルにて、形成してある。このＧｅプロファ
イルによって、組込式の電界が生じ、これはチャネル内
の所望の位置にそれらのキャリアを位置付けする。また
、そのＧｅ百分率は、ピークで約５０％またはそれ以下
である。代表的には、その百分率は、１０〜５０％の間
の範囲にある。好ましくは、Ｇｅの最大百分率レベルは
、約３０％となる。
【００２３】上記チャネルの底部及び頂部においては、
大きな価電子帯の不連続が望ましいが、これは、ＳｉＧ
ｅチャネル中に移動性キャリアを全て閉じこめ、その上
、絶縁体／Ｓｉ界面か、あるいはＳｉＧｅチャネルの下
のシリコン中の重ドープ領域中かのいずれかの寄生チャ
ネル内のキャリアの流れを抑制するためである。これに
より、ゲート２４上の負の電圧が成立させる電界は、Ｓ
ｉＧｅ層１８とＳｉ層２０との間の界面１９に、多量の
正のキャリアを引き付ける。この正のキャリア即ち正孔
の濃度は、２次元形態を取る。２つの結晶層のその引張
界面においては、その界面の正の電荷キャリアは、高い
移動度を有し、そしてソース２６とドレイン２８の間で
実質上２次元の方向に移動する。２次元の正孔ガスが上
記の界面１９に形成したとき、それはゲートに可能な限
り近いので、この素子の容量は最大となる。しかし、キ
ャリアの移動度は、この界面では減少するが、その理由
は、多量の正孔が、低移動度のシリコン中にこぼれるか
らである。従って、界面１９から離れた位置に２次元の
正孔ガスを位置付けすることが、相互コンダクタンスを
最大にするためには望ましい。そのような結果は、ゲル
マニウムのピーク百分率を界面１９から離して位置付け
することにより得られる。
大きな価電子帯の不連続が望ましいが、これは、ＳｉＧ
ｅチャネル中に移動性キャリアを全て閉じこめ、その上
、絶縁体／Ｓｉ界面か、あるいはＳｉＧｅチャネルの下
のシリコン中の重ドープ領域中かのいずれかの寄生チャ
ネル内のキャリアの流れを抑制するためである。これに
より、ゲート２４上の負の電圧が成立させる電界は、Ｓ
ｉＧｅ層１８とＳｉ層２０との間の界面１９に、多量の
正のキャリアを引き付ける。この正のキャリア即ち正孔
の濃度は、２次元形態を取る。２つの結晶層のその引張
界面においては、その界面の正の電荷キャリアは、高い
移動度を有し、そしてソース２６とドレイン２８の間で
実質上２次元の方向に移動する。２次元の正孔ガスが上
記の界面１９に形成したとき、それはゲートに可能な限
り近いので、この素子の容量は最大となる。しかし、キ
ャリアの移動度は、この界面では減少するが、その理由
は、多量の正孔が、低移動度のシリコン中にこぼれるか
らである。従って、界面１９から離れた位置に２次元の
正孔ガスを位置付けすることが、相互コンダクタンスを
最大にするためには望ましい。そのような結果は、ゲル
マニウムのピーク百分率を界面１９から離して位置付け
することにより得られる。
【００２４】さらに、図８の例示的実施例に示したよう
に、ＭＯＳＦＥＴのチャネル領域を変調ドーピングする
ことにより、それらキャリアをイオン化した原子から物
理的に分離し、これによりイオン化不純物の分散が無視
できる状態で高キャリア濃度を可能にし、これによって
、均一ドープ式ＳｉＧｅのＭＯＳＦＥＴと比べて高い移
動度を可能にする。その上、ドーパントを、ＭＯＤＦＥ
ＴおよびＢＩＣＦＥＴの両方の場合のようにＳｉＧｅチ
ャネルの上にではなく、その下に配置することにより、
素子の製作中にＳｉキャップ層を薄くすることが総集積
ドーピングに影響を及ぼさないため、そのプロセス感度
は大いに向上する。均一ドープ式ＳｉＧｅのＭＯＳＦＥ
Ｔに優る１つの利点は、ＭＯＤＭＯＳにおいては、その
寄生表面チャネルが、そのシリコン・キャップの厚さ、
従ってプロセス変動にそれ程厳しく依存しなくなること
である。最後に、そのＭＯＤＭＯＳでは、均一ドープ式
ＳｉＧｅ ＭＯＳＦＥＴに比べて、ＳｉＧｅチャネル中
のキャリアの、表面と基板の寄生チャネルの双方の中の
キャリアに対する比率を最大限にすることができる。
に、ＭＯＳＦＥＴのチャネル領域を変調ドーピングする
ことにより、それらキャリアをイオン化した原子から物
理的に分離し、これによりイオン化不純物の分散が無視
できる状態で高キャリア濃度を可能にし、これによって
、均一ドープ式ＳｉＧｅのＭＯＳＦＥＴと比べて高い移
動度を可能にする。その上、ドーパントを、ＭＯＤＦＥ
ＴおよびＢＩＣＦＥＴの両方の場合のようにＳｉＧｅチ
ャネルの上にではなく、その下に配置することにより、
素子の製作中にＳｉキャップ層を薄くすることが総集積
ドーピングに影響を及ぼさないため、そのプロセス感度
は大いに向上する。均一ドープ式ＳｉＧｅのＭＯＳＦＥ
Ｔに優る１つの利点は、ＭＯＤＭＯＳにおいては、その
寄生表面チャネルが、そのシリコン・キャップの厚さ、
従ってプロセス変動にそれ程厳しく依存しなくなること
である。最後に、そのＭＯＤＭＯＳでは、均一ドープ式
ＳｉＧｅ ＭＯＳＦＥＴに比べて、ＳｉＧｅチャネル中
のキャリアの、表面と基板の寄生チャネルの双方の中の
キャリアに対する比率を最大限にすることができる。
【００２５】無ドープＳｉＧｅチャネルに向かうドーピ
ング種の拡散を少なくするため処理温度を最小限にする
には、低温酸化物のような堆積形絶縁物をゲートに対し
使用するのが好ましい。その正しいしきい値電圧は、ゲ
ート材料としてｎ＋ポリシリコンを使用することにより
得られる（ｐ＋ポリシリコンでは、ディプレッション・
モードの素子になる）。
ング種の拡散を少なくするため処理温度を最小限にする
には、低温酸化物のような堆積形絶縁物をゲートに対し
使用するのが好ましい。その正しいしきい値電圧は、ゲ
ート材料としてｎ＋ポリシリコンを使用することにより
得られる（ｐ＋ポリシリコンでは、ディプレッション・
モードの素子になる）。
【００２６】図９の（ａ）と（ｂ）とは、種々の素子デ
ータを示すものであり、これらデータは、同じＧｅプロ
ファイルで、均一ドープ式ＳｉＧｅのＭＯＳＦＥＴと比
較して、本発明の変調ドープ式傾斜形ＳｉＧｅチャネル
ＭＯＳＦＥＴから得たものである。この図９の（ａ）と
（ｂ）は、ＳｉＧｅチャネルの電荷と寄生表面チャネル
及び寄生基板チャネルの電荷との比率が、均一ドープ式
ｐ＋ポリシリコン・ゲートＳｉＧｅ ＭＯＳＦＥＴとｐ
−ＭＯＤＭＯＳとのそれぞれに対して、Ｓｉキャップの
厚さに依存している、ということを示している。その均
一ドープ式ＳｉＧｅ ＭＯＳＦＥＴは、Ｇｅ含有量が１
０％、２０％、３０％、４０％の平坦なＧｅプロファイ
ルを有している。また、そのＭＯＤＭＯＳは、ピーク百
分率が２０％、３０％、４０％、５０％のプロファイル
であって、しかもそのＧｅ％がチャネルの頂部と底部と
の間で２０％下降した傾斜形Ｇｅプロファイルを有して
いる。この図９の（ａ）と（ｂ）とを比較すると、ＭＯ
ＤＭＯＳでは、シリコン・キャップの厚さの変動に対す
る感度は、かなり低くなっている。
ータを示すものであり、これらデータは、同じＧｅプロ
ファイルで、均一ドープ式ＳｉＧｅのＭＯＳＦＥＴと比
較して、本発明の変調ドープ式傾斜形ＳｉＧｅチャネル
ＭＯＳＦＥＴから得たものである。この図９の（ａ）と
（ｂ）は、ＳｉＧｅチャネルの電荷と寄生表面チャネル
及び寄生基板チャネルの電荷との比率が、均一ドープ式
ｐ＋ポリシリコン・ゲートＳｉＧｅ ＭＯＳＦＥＴとｐ
−ＭＯＤＭＯＳとのそれぞれに対して、Ｓｉキャップの
厚さに依存している、ということを示している。その均
一ドープ式ＳｉＧｅ ＭＯＳＦＥＴは、Ｇｅ含有量が１
０％、２０％、３０％、４０％の平坦なＧｅプロファイ
ルを有している。また、そのＭＯＤＭＯＳは、ピーク百
分率が２０％、３０％、４０％、５０％のプロファイル
であって、しかもそのＧｅ％がチャネルの頂部と底部と
の間で２０％下降した傾斜形Ｇｅプロファイルを有して
いる。この図９の（ａ）と（ｂ）とを比較すると、ＭＯ
ＤＭＯＳでは、シリコン・キャップの厚さの変動に対す
る感度は、かなり低くなっている。
【００２７】先に述べたように、本発明の傾斜形合金チ
ャネルは、他のＦＥＴ形態においても実施することがで
きる。例えば、図８のＭＯＤＭＯＳにおいて、変調ドー
ピングをチャネルの上方で設けることができ、これは、
ｐ型ドーパントでシリコン・キャップ層２０を約２ｎｍ
の間約５×１０１８ｃｍ−３に重くドープし、そしてま
た、このドープした層とチャネルとの間にシリコン・ス
ペーサ層を設けることにより行える。この実施例では、
層１４はない。
ャネルは、他のＦＥＴ形態においても実施することがで
きる。例えば、図８のＭＯＤＭＯＳにおいて、変調ドー
ピングをチャネルの上方で設けることができ、これは、
ｐ型ドーパントでシリコン・キャップ層２０を約２ｎｍ
の間約５×１０１８ｃｍ−３に重くドープし、そしてま
た、このドープした層とチャネルとの間にシリコン・ス
ペーサ層を設けることにより行える。この実施例では、
層１４はない。
【００２８】あるＭＯＳＦＥＴは、ｐ＋ポリシリコン・
ゲートを設け、そして残りの全ての層を無ドープで、あ
るいはこの代わりとして、残りの全ての層を均一に代表
的には２×１０１７ｃｍ−３までｎドープして設けるこ
とにより、実現できる。
ゲートを設け、そして残りの全ての層を無ドープで、あ
るいはこの代わりとして、残りの全ての層を均一に代表
的には２×１０１７ｃｍ−３までｎドープして設けるこ
とにより、実現できる。
【００２９】別のＭＯＳＦＥＴ実施例は、ｎ型ドーピン
グをシリコン・キャップ層２０中に（このキャップをチ
ャネルから分離するシリコン・スペーサを備えて）設け
るか、あるいはそのｎ型ドーピングを層１４中に設けら
れるかして、実現できる。これら実施例の両者において
、ｐ＋ゲートを設ける。
グをシリコン・キャップ層２０中に（このキャップをチ
ャネルから分離するシリコン・スペーサを備えて）設け
るか、あるいはそのｎ型ドーピングを層１４中に設けら
れるかして、実現できる。これら実施例の両者において
、ｐ＋ゲートを設ける。
【００３０】以上、本発明について、その例示的なまた
好ましい実施例で詳細に図示し説明したが、当業者には
理解されるように、形状と細部における上述した変更並
びにその他の変更を、特許請求の範囲の記載によっての
み限定されるべき本発明の精神及び範囲から外れずに、
行うことができる。
好ましい実施例で詳細に図示し説明したが、当業者には
理解されるように、形状と細部における上述した変更並
びにその他の変更を、特許請求の範囲の記載によっての
み限定されるべき本発明の精神及び範囲から外れずに、
行うことができる。
【図１】従来技術のシリコン−ゲルマニウム・チャネル
層の平らな対称形のゲルマニウム含有量プロファイルを
示す図。
層の平らな対称形のゲルマニウム含有量プロファイルを
示す図。
【図２】本発明によるシリコン−ゲルマニウム・チャネ
ル層の傾斜形のゲルマニウム含有量プロファイルの一例
を示す図。
ル層の傾斜形のゲルマニウム含有量プロファイルの一例
を示す図。
【図３】図１と図２とに示したプロファイルを有する素
子の、チャネル電荷 対 ゲート電圧の曲線を比較して
示す図。
子の、チャネル電荷 対 ゲート電圧の曲線を比較して
示す図。
【図４】（ａ）〜（ｄ）は、本発明による傾斜形ＳｉＧ
ｅチャネル層の場合のＧｅ含有量プロファイル、キャリ
ア移動度、キャリア密度、相互コンダクタンスをそれぞ
れ示す図。
ｅチャネル層の場合のＧｅ含有量プロファイル、キャリ
ア移動度、キャリア密度、相互コンダクタンスをそれぞ
れ示す図。
【図５】（ａ）〜（ｄ）は、従来技術の平らなＧｅプロ
ファイルのチャネル層の場合のＧｅ含有量プロファイル
、キャリア移動度、キャリア密度、相互コンダクタンス
をそれぞれ示す図。
ファイルのチャネル層の場合のＧｅ含有量プロファイル
、キャリア移動度、キャリア密度、相互コンダクタンス
をそれぞれ示す図。
【図６】（ａ）は、本発明によるシリコン−ゲルマニウ
ム・チャネル層の２つの別のゲルマニウム含有量プロフ
ァイルの内の一方を示し、（ｂ）は、チャネル層が（ａ
）に示したゲルマニウム含有量傾斜プロファイルを有し
た、本発明の素子の正孔密度プロファイルも示したエネ
ルギー・バンド図である。
ム・チャネル層の２つの別のゲルマニウム含有量プロフ
ァイルの内の一方を示し、（ｂ）は、チャネル層が（ａ
）に示したゲルマニウム含有量傾斜プロファイルを有し
た、本発明の素子の正孔密度プロファイルも示したエネ
ルギー・バンド図である。
【図７】（ａ）は、本発明によるシリコン−ゲルマニウ
ム・チャネル層の２つの別のゲルマニウム含有量プロフ
ァイルの内の他方を示し、（ｂ）は、チャネル層が（ａ
）に示したゲルマニウム含有量傾斜プロファイルを有し
た、本発明の素子の正孔密度プロファイルも示したエネ
ルギー・バンド図である。
ム・チャネル層の２つの別のゲルマニウム含有量プロフ
ァイルの内の他方を示し、（ｂ）は、チャネル層が（ａ
）に示したゲルマニウム含有量傾斜プロファイルを有し
た、本発明の素子の正孔密度プロファイルも示したエネ
ルギー・バンド図である。
【図８】本発明のＭＯＤＭＯＳの横断面図である。
【図９】（ａ）と（ｂ）は、従来技術のＳｉＧｅ ＭＯ
ＳＦＥＴと本発明の傾斜形チャネルＦＥＴとについての
ある素子データを比較して示す図。
ＳＦＥＴと本発明の傾斜形チャネルＦＥＴとについての
ある素子データを比較して示す図。
１０：ＭＩＳＦＥＴ
１２：シリコン基板
１４：ドープ層
１６：シリコン・スペーサ
１８：シリコン−ゲルマニウム合金チャネル層１９：界
面 ２０：シリコン・キャップ層 ２２：ゲート絶縁体層 ２４：ゲート電極層 ２６：ソース領域 ２８：ドレイン領域 ３０，３２，３４：接点
面 ２０：シリコン・キャップ層 ２２：ゲート絶縁体層 ２４：ゲート電極層 ２６：ソース領域 ２８：ドレイン領域 ３０，３２，３４：接点
Claims (23)
- 【請求項１】 ＭＩＳＦＥＴであって、イ） 第１
の単結晶半導体材料の基板と、ロ） 該基板の上に配
置した、前記第１半導体材料と第２の半導体材料との合
金の引張仮像エピタキシャル・チャネル層であって、前
記合金は、その前記第２半導体材料の百分率を前記チャ
ネル層内で単一のピーク百分率レベルまで傾斜させて、
前記チャネル層内のキャリアの場所が前記ピーク百分率
レベルのところと一致するようにした、前記の引張仮像
エピタキシャル・チャネル層と、ハ） 該チャネル層
の上に配置した前記第１半導体材料のエピタキシャル・
キャップ層と、 ニ） 該キャップ層の上に配置したゲート絶縁体層と
、ホ） 該ゲート絶縁体層の上に配置したゲート電極
と、及び ヘ） 前記キャップ層及び前記チャネル層中でかつ前
記ゲート電極の下にしかも該ゲート電極の互いに対向し
た側に形成した、１つの導電形式のソース領域及びドレ
イン領域と、から成るＭＩＳＦＥＴ。 - 【請求項２】 請求項１記載のＭＩＳＦＥＴであって
、前記合金中の前記第２半導体材料の前記単一ピーク百
分率レベルは、１０％〜５０％の範囲にある、ＭＩＳＦ
ＥＴ。 - 【請求項３】 請求項２記載のＭＩＳＦＥＴであって
、前記合金中の前記第２半導体材料の前記単一ピーク百
分率レベルは、約３０％である、ＭＩＳＦＥＴ。 - 【請求項４】 請求項１記載のＭＩＳＦＥＴであって
、前記単一ピーク百分率レベルは、前記チャネル層の互
いに対向した第１及び第２の主表面の間にこれらから離
間した所定の場所に位置させ、また該所定の場所は、前
記チャネル層内の素子相互コンダクタンスを最適にする
ように選択した、ＭＩＳＦＥＴ。 - 【請求項５】 請求項４記載のＭＩＳＦＥＴであって
、前記所定の場所は、前記第１主表面に近く、しかも前
記第１主表面は、前記チャネル層と前記キャップ層との
界面に位置した、ＭＩＳＦＥＴ。 - 【請求項６】 請求項１記載のＭＩＳＦＥＴであって
、前記第１単結晶半導体材料はシリコンである、ＭＩＳ
ＦＥＴ。 - 【請求項７】 請求項６記載のＭＩＳＦＥＴであって
、前記第２半導体材料はゲルマニウムである、ＭＩＳＦ
ＥＴ。 - 【請求項８】 請求項７記載のＭＩＳＦＥＴであって
、前記合金中のゲルマニウムの前記単一ピーク百分率レ
ベルは、１０％〜５０％の範囲内にある、ＭＩＳＦＥＴ
。 - 【請求項９】 請求項１記載のＭＩＳＦＥＴであって
、前記絶縁体層は酸化物である、ＭＩＳＦＥＴ。 - 【請求項１０】 請求項９記載のＭＩＳＦＥＴであっ
て、前記酸化物は二酸化シリコンである、ＭＩＳＦＥＴ
。 - 【請求項１１】 請求項１記載のＭＩＳＦＥＴであっ
て、さらに前記基板の上に配置した、前記１つの導電形
式で重くドープした前記第１半導体材料のエピタキシャ
ル層と、前記チャネル層と前記重くドープした層との間
に配置した、前記第１半導体材料のエピタキシャル・ス
ペーサ層と、を含むＭＩＳＦＥＴ。 - 【請求項１２】 変調ドープ形ＭＩＳＦＥＴであって
、イ） シリコン基板と、 ロ） 該基板上に配置した、Ｓｉ１００−ｘＧｅｘの
合金のエピタキシャル・チャネル層であって、ｘは該合
金中のＧｅの百分率を表し、該百分率ｘは、前記合金内
で単一のピークレベルへ傾斜させて、前記チャネル層内
のキャリアの場所が前記ピークレベルのところと一致す
るようにした、前記のエピタキシャル・チャネル層と、
ハ） 該チャネル層上に配置したシリコンのエピタキ
シャル・キャップ層と、 ニ） 該キャップ層の上に配置した二酸化シリコンの
ゲート絶縁体層と、 ホ） 該ゲート絶縁体層の上に配置したゲート電極と
、及び ヘ） 前記キャップ層及び前記チャネル層中でかつ前
記ゲート電極の下にしかも該ゲート電極の互いに対向し
た側に形成した、１つの導電形式のソース領域及びドレ
イン領域と、から成る変調ドープ形ＭＩＳＦＥＴ。 - 【請求項１３】 請求項１２記載のＭＩＳＦＥＴであ
って、前記合金中の前記第２半導体材料の前記単一ピー
ク百分率レベルは、１０％〜５０％の範囲内にある、Ｍ
ＩＳＦＥＴ。 - 【請求項１４】 請求項１３記載のＭＩＳＦＥＴであ
って、前記合金中の前記第２半導体材料の前記単一ピー
ク百分率レベルは、約３０％である、ＭＩＳＦＥＴ。 - 【請求項１５】 請求項１２記載のＭＩＳＦＥＴであ
って、前記単一ピーク百分率レベルは、前記チャネル層
の互いに対向した第１及び第２の主表面の間にこれらか
ら離間した所定の場所に位置させ、また該所定の場所は
、前記チャネル層内のキャリア相互コンダクタンスを最
適にするように選択した、ＭＩＳＦＥＴ。 - 【請求項１６】 請求項１２記載のＭＩＳＦＥＴであ
って、さらに前記基板の上に配置した、前記１つの導電
形式で重くドープした前記第１半導体材料のエピタキシ
ャル層と、前記チャネル層と前記重くドープした層との
間に配置した、前記第１半導体材料のエピタキシャル・
スペーサ層と、を含むＭＩＳＦＥＴ。 - 【請求項１７】 変調ドープ形ＭＯＳＦＥＴを製作す
る製作方法であって、 イ） 第１の単結晶半導体材料の基板の上に、前記第
１半導体材料と第２の半導体材料の合金の引張仮像エピ
タキシャル・チャネル層を形成するステップであって、
前記合金は、前記第２半導体材料の百分率を前記チャネ
ル層内で単一のピーク百分率レベルへ傾斜させて形成し
て、前記チャネル層内のキャリアの場所が前記ピーク百
分率レベルのところに一致するようにする、前記のステ
ップと、 ロ） 前記チャネル層の上に、前記第１半導体材料の
エピタキシャル・キャップ層を形成するステップと、ハ
） 前記キャップ層上にゲート絶縁体層を形成するス
テップと、 ニ） 前記ゲート絶縁体層上にゲート電極を形成する
ステップと、及び ホ） 前記キャップ層及び前記チャネル層中でかつ前
記ゲート電極の下にしかも該ゲート電極の互いに対向す
る側に、１つの導電形式のソース領域及びドレイン領域
を形成するステップと、から成る製作方法。 - 【請求項１８】 請求項１７記載の方法であって、前
記のチャネル層を形成するステップは、前記合金中の前
記第２半導体材料の前記単一ピーク百分率レベルを１０
％〜５０％の範囲内で形成するステップ、を含む方法。 - 【請求項１９】 請求項１８記載の方法であって、前
記合金中の前記第２半導体材料の前記単一ピーク百分率
レベルは、約３０％である、方法。 - 【請求項２０】 請求項１７記載の方法であって、前
記単一ピーク百分率レベルは、前記チャネル層の互いに
対向した第１及び第２の主表面の間でこれらから離間し
た所定の場所に位置させ、また該所定の場所は、前記チ
ャネル層内のキャリア相互コンダクタンスを最適にする
ように選択した、方法。 - 【請求項２１】 請求項１７記載の方法であって、前
記合金は、ＧｅＳｉであって、前記合金中のゲルマニウ
ムの前記単一ピーク百分率レベルが１０％〜５０％の範
囲内にある、方法。 - 【請求項２２】 請求項２１記載の方法であって、前
記絶縁体層は二酸化シリコンである、方法。 - 【請求項２３】 請求項１７記載の方法であって、さ
らに前記基板の上に、前記１つの導電形式で重くドープ
した前記第１半導体材料のエピタキシャル層を形成する
ステップと、前記チャネル層と前記重くドープした層と
の間に、前記第１半導体材料のエピタキシャル・スペー
サ層を形成するステップと、を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63962591A | 1991-01-10 | 1991-01-10 | |
| US639625 | 1991-01-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04247664A true JPH04247664A (ja) | 1992-09-03 |
| JPH0691249B2 JPH0691249B2 (ja) | 1994-11-14 |
Family
ID=24564893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259228A Expired - Fee Related JPH0691249B2 (ja) | 1991-01-10 | 1991-10-07 | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5821577A (ja) |
| EP (1) | EP0494395B1 (ja) |
| JP (1) | JPH0691249B2 (ja) |
| DE (1) | DE69131520T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717188B2 (en) | 2001-06-07 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6844227B2 (en) | 2000-12-26 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices and method for manufacturing the same |
| US7049198B2 (en) | 1999-01-14 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2007027774A (ja) * | 2006-09-01 | 2007-02-01 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US8878244B2 (en) | 2002-05-31 | 2014-11-04 | Renesas Electronics Corporation | Semiconductor device having strained silicon film |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| US5777364A (en) * | 1992-11-30 | 1998-07-07 | International Business Machines Corporation | Graded channel field effect transistor |
| JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| TW335558B (en) * | 1996-09-03 | 1998-07-01 | Ibm | High temperature superconductivity in strained SiSiGe |
| US6399970B2 (en) | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
| US5879996A (en) * | 1996-09-18 | 1999-03-09 | Micron Technology, Inc. | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth |
| DE19720008A1 (de) * | 1997-05-13 | 1998-11-19 | Siemens Ag | Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung |
| US6723621B1 (en) * | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
| US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
| US6218711B1 (en) * | 1999-02-19 | 2001-04-17 | Advanced Micro Devices, Inc. | Raised source/drain process by selective sige epitaxy |
| US6350993B1 (en) | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| US6313487B1 (en) * | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Vertical channel floating gate transistor having silicon germanium channel layer |
| US6313486B1 (en) * | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Floating gate transistor having buried strained silicon germanium channel layer |
| KR100495912B1 (ko) * | 2000-06-27 | 2005-06-17 | 주식회사 하이닉스반도체 | 숏채널효과를 방지하기 위한 반도체소자 및 그의 제조 방법 |
| US20020179946A1 (en) * | 2000-10-19 | 2002-12-05 | Yoshiro Hara | P-channel field-effect transistor |
| EP1421607A2 (en) * | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| WO2002082514A1 (en) | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
| DE60225790T2 (de) | 2001-04-18 | 2009-06-18 | Panasonic Corp., Kadoma | Halbleiterbauelement |
| AU2002319801A1 (en) * | 2001-08-09 | 2003-02-24 | Amberwave Systems Corporation | Optimized buried-channel fets based on sige heterostructures |
| AU2003222003A1 (en) | 2002-03-14 | 2003-09-29 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
| US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US6900521B2 (en) * | 2002-06-10 | 2005-05-31 | Micron Technology, Inc. | Vertical transistors and output prediction logic circuits containing same |
| US6946371B2 (en) | 2002-06-10 | 2005-09-20 | Amberwave Systems Corporation | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| US6680496B1 (en) * | 2002-07-08 | 2004-01-20 | Amberwave Systems Corp. | Back-biasing to populate strained layer quantum wells |
| JP4585510B2 (ja) | 2003-03-07 | 2010-11-24 | 台湾積體電路製造股▲ふん▼有限公司 | シャロートレンチアイソレーションプロセス |
| US7166522B2 (en) * | 2004-01-23 | 2007-01-23 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch |
| US6995078B2 (en) * | 2004-01-23 | 2006-02-07 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
| US7545023B2 (en) * | 2005-03-22 | 2009-06-09 | United Microelectronics Corp. | Semiconductor transistor |
| US8017487B2 (en) * | 2006-04-05 | 2011-09-13 | Globalfoundries Singapore Pte. Ltd. | Method to control source/drain stressor profiles for stress engineering |
| US8004038B2 (en) * | 2006-05-22 | 2011-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Suppression of hot-carrier effects using double well for thin gate oxide LDMOS embedded in HV process |
| US20080054300A1 (en) * | 2006-06-30 | 2008-03-06 | Philip Gene Nikkel | Body contact structure and method for the reduction of drain lag and gate lag in field effect transistors |
| JP5200372B2 (ja) * | 2006-12-07 | 2013-06-05 | 日立電線株式会社 | 電界効果トランジスタおよびその製造方法 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7759142B1 (en) | 2008-12-31 | 2010-07-20 | Intel Corporation | Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains |
| US20150270344A1 (en) | 2014-03-21 | 2015-09-24 | International Business Machines Corporation | P-fet with graded silicon-germanium channel |
| CN104465746B (zh) * | 2014-09-28 | 2018-08-10 | 苏州能讯高能半导体有限公司 | 一种hemt器件及其制造方法 |
| US9806194B2 (en) * | 2015-07-15 | 2017-10-31 | Samsung Electronics Co., Ltd. | FinFET with fin having different Ge doped region |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0783107B2 (ja) * | 1984-04-19 | 1995-09-06 | 日本電気株式会社 | 電界効果トランジスタ |
| JPS63252478A (ja) * | 1987-04-09 | 1988-10-19 | Seiko Instr & Electronics Ltd | 絶縁ゲ−ト型半導体装置 |
| US4994866A (en) * | 1988-01-07 | 1991-02-19 | Fujitsu Limited | Complementary semiconductor device |
| JPH02202029A (ja) * | 1989-01-31 | 1990-08-10 | Sony Corp | 化合物半導体装置 |
| US5019882A (en) * | 1989-05-15 | 1991-05-28 | International Business Machines Corporation | Germanium channel silicon MOSFET |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
-
1991
- 1991-10-07 JP JP3259228A patent/JPH0691249B2/ja not_active Expired - Fee Related
- 1991-12-11 EP EP91121249A patent/EP0494395B1/en not_active Expired - Lifetime
- 1991-12-11 DE DE69131520T patent/DE69131520T2/de not_active Expired - Lifetime
-
1992
- 1992-11-30 US US07/985,344 patent/US5821577A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049198B2 (en) | 1999-01-14 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6844227B2 (en) | 2000-12-26 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices and method for manufacturing the same |
| US7244972B2 (en) | 2000-12-26 | 2007-07-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices and method for manufacturing the same |
| US6717188B2 (en) | 2001-06-07 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US8878244B2 (en) | 2002-05-31 | 2014-11-04 | Renesas Electronics Corporation | Semiconductor device having strained silicon film |
| JP2007027774A (ja) * | 2006-09-01 | 2007-02-01 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0494395B1 (en) | 1999-08-11 |
| US5821577A (en) | 1998-10-13 |
| EP0494395A3 (en) | 1993-04-14 |
| DE69131520T2 (de) | 2000-03-30 |
| EP0494395A2 (en) | 1992-07-15 |
| DE69131520D1 (de) | 1999-09-16 |
| JPH0691249B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04247664A (ja) | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 | |
| US5777364A (en) | Graded channel field effect transistor | |
| JP2500047B2 (ja) | 電界効果トランジスタ | |
| US5241197A (en) | Transistor provided with strained germanium layer | |
| Ismail et al. | High-transconductance n-type Si/SiGe modulation-doped field-effect transistors | |
| US5357119A (en) | Field effect devices having short period superlattice structures using Si and Ge | |
| US8354695B2 (en) | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling | |
| US7435987B1 (en) | Forming a type I heterostructure in a group IV semiconductor | |
| Irisawa et al. | Ultrahigh room-temperature hole Hall and effective mobility in Si0. 3Ge0. 7/Ge/Si0. 3Ge0. 7 heterostructures | |
| US7839209B2 (en) | Tunnel field effect transistor | |
| US6004137A (en) | Method of making graded channel effect transistor | |
| JPS6327065A (ja) | ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置 | |
| JPH033366A (ja) | 電界効果トランジスタ | |
| KR101224866B1 (ko) | 물리 공극을 갖는 그래핀 소자 | |
| US4249190A (en) | Floating gate vertical FET | |
| US12014923B2 (en) | Methods for making radio frequency (RF) semiconductor devices including a ground plane layer having a superlattice | |
| Quinones et al. | Enhanced mobility PMOSFETs using tensile-strained Si/sub 1-y/C y layers | |
| EP0200933A1 (en) | Heterojunction transistor having bipolar characteristics | |
| JPH1056076A (ja) | ｎチャネルとｐチャネルの両ＭＯＤＦＥＴの作製が可能な半導体ヘテロ構造およびＣＭＯＤＦＥＴ回路の製造方法 | |
| JPH08255898A (ja) | 半導体装置 | |
| Többen et al. | In‐plane‐gate transistors fabricated from Si/SiGe heterostructures by focused ion beam implantation | |
| JP3340308B2 (ja) | 半導体装置及び共鳴トンネルダイオード | |
| US6080996A (en) | Unipolar three-terminal resonant-tunneling transistor | |
| Wittmann et al. | Silicon nanoelectronic devices with delta-doped layers | |
| JPH0620142B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |