JPH04245745A - Service speed setting circuit - Google Patents
Service speed setting circuitInfo
- Publication number
- JPH04245745A JPH04245745A JP3029383A JP2938391A JPH04245745A JP H04245745 A JPH04245745 A JP H04245745A JP 3029383 A JP3029383 A JP 3029383A JP 2938391 A JP2938391 A JP 2938391A JP H04245745 A JPH04245745 A JP H04245745A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- service speed
- clock
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 5
- 238000013075 data extraction Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、ディジタル伝送網にお
けるユーザと契約するサービス速度の設定手段に利用す
る。特に、ユーザサービス速度を細かく設定する場合に
有効な設定手段に関する。FIELD OF INDUSTRIAL APPLICATION The present invention is utilized as means for setting service speeds contracted with users in digital transmission networks. In particular, the present invention relates to a setting means that is effective in setting user service speeds in detail.
【0002】0002
【従来の技術】ディジタル信号の伝送サービスでは、ユ
ーザ単位にサービスする伝送速度(以下、サービス速度
という。)の設定を行っている。これは、サービス速度
に応じて課金が異なり、サービス速度以上のデータを伝
送しないようにするためである。すなわち、ユーザに対
し通信業者からはある一定速度のデータ伝送を行い、所
定のサービス速度に応じて通信業者側でデータ列にマス
クをかけている。2. Description of the Related Art In digital signal transmission services, the transmission speed (hereinafter referred to as service speed) for each user is set. This is because charges differ depending on the service speed, and data that exceeds the service speed is not transmitted. That is, the communication carrier transmits data to the user at a certain fixed speed, and the communication carrier masks the data string according to the predetermined service speed.
【0003】従来のサービス速度設定部の回路構成を図
2に示す。伝送されてくるデータ列の先頭にタイミング
をあわせたカウンタロード入力Lとデータ列に同期した
クロックCLKI をアドレスカウンタ回路5に入力す
る。アドレスカウンタ回路5はカウンタロード入力Lに
従ってクロックCLKI をカウントする。その結果は
Nビット(N:任意の正の整数)のパラレル信号として
出力される。このパラレル信号を記憶回路6のアドレス
入力に入力する。これより記憶回路6にあらかじめ書き
込んでおいたHL信号がアドレスカウンタ回路5のアド
レス出力によって出力ポート別にシリアルのマスクパル
スとして出力される。記憶回路6から出力されたM本(
M:任意の正の整数)のシリアル信号であるマスクパル
ス信号は選択回路7に入力され、サービス速度設定部8
から出力された信号によりM本のマスクパルス信号の中
から適切なものが選択され、信号PULSEとして出力
される。この信号PULSEは伝送データとともにデー
タ抜取回路4に入力され、ここでサービス速度にあった
データだけが信号PULSEにより抜取られて適正なサ
ービス速度の設定ができる。FIG. 2 shows a circuit configuration of a conventional service speed setting section. A counter load input L whose timing is aligned with the beginning of the transmitted data string and a clock CLKI synchronized with the data string are input to the address counter circuit 5. Address counter circuit 5 counts clock CLKI according to counter load input L. The result is output as an N-bit (N: any positive integer) parallel signal. This parallel signal is input to the address input of the memory circuit 6. From this, the HL signal previously written in the memory circuit 6 is output as a serial mask pulse for each output port by the address output of the address counter circuit 5. M pieces output from the memory circuit 6 (
The mask pulse signal, which is a serial signal (M: any positive integer), is input to the selection circuit 7, and the service speed setting section 8
An appropriate one is selected from among the M mask pulse signals based on the signal output from the mask pulse signal, and is output as the signal PULSE. This signal PULSE is inputted together with the transmission data to the data sampling circuit 4, where only the data suitable for the service speed is extracted by the signal PULSE, so that an appropriate service speed can be set.
【0004】0004
【発明が解決しようとする課題】このような従来のサー
ビス速度設定回路では、サービス速度設定のためのマス
クパルスを必要なサービス速度の数だけ用意する必要が
あるので、サービス速度設定の数が多くなった場合に記
憶回路の数が単純に増え、選択回路の制御も複雑になる
欠点がある。[Problem to be Solved by the Invention] In such a conventional service speed setting circuit, it is necessary to prepare mask pulses for setting the service speed for the required number of service speeds, so the number of service speed settings is large. In this case, the number of memory circuits simply increases and the control of the selection circuit becomes complicated.
【0005】本発明は、このような欠点を除去するもの
で、サービス速度設定が回路構成に影響を与えないサー
ビス速度設定回路を提供することを目的とする。SUMMARY OF THE INVENTION The present invention aims to eliminate such drawbacks and provides a service speed setting circuit in which the service speed setting does not affect the circuit configuration.
【0006】[0006]
【課題を解決するための手段】本発明は、マスク信号を
適用してシリアルデータ入力にマスクを施すデータ抜取
回路を備えたサービス速度設定回路において、シリアル
データ入力の先頭で入力されるロード入力に応じてクロ
ック信号の計数を開始し、そのキャリ出力をマスク信号
として上記データ抜取回路に与えるカウンタ回路と、サ
ービス速度に応じて変更設定されるカウント値設定信号
をこのカウンタ回路に与えるサービス速度設定部と、上
記カウンタ回路のキャリ出力を基準として上記シリアル
データ入力が同期するクロック信号から抜取ったクロッ
ク信号を上記カウンタ回路のクロック信号として与える
新たなクロック抜取回路とを備えたことを特徴とする。[Means for Solving the Problems] The present invention provides a service speed setting circuit equipped with a data extraction circuit that masks serial data input by applying a mask signal to a load input input at the beginning of serial data input. a counter circuit that starts counting clock signals in accordance with the service speed and provides the carry output as a mask signal to the data extraction circuit; and a service speed setting section that provides the counter circuit with a count value setting signal that is changed and set in accordance with the service speed. and a new clock extracting circuit that provides, as a clock signal to the counter circuit, a clock signal extracted from a clock signal with which the serial data input is synchronized with the carry output of the counter circuit as a reference.
【0007】[0007]
【作用】クロックを計数する一般的なカウンタ回路のカ
ウント値をサービス速度に応じて変更設定しておく。こ
のカウンタ回路のキャリ出力はマスク信号としてデータ
抜取回路に与えられる。一方、このキャリ出力はクロッ
ク抜取回路に与えられて、カウンタ回路に与えるクロッ
クが固定される。[Operation] The count value of a general counter circuit that counts clocks is changed and set according to the service speed. The carry output of this counter circuit is given to the data extraction circuit as a mask signal. On the other hand, this carry output is given to a clock extraction circuit, and the clock given to the counter circuit is fixed.
【0008】[0008]
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1(A) は本発明の一実施例の構成
を示すブロック構成図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1(A) is a block configuration diagram showing the configuration of an embodiment of the present invention.
【0009】すなわち、この実施例は、図1(A) に
示すように、マスク信号を適用してシリアルデータ入力
にマスクを施すデータ抜取回路4を備え、さらに、本発
明の特徴とする手段として、シリアルデータ入力の先頭
で入力されるロード入力に応じてクロック信号の計数を
開始し、そのキャリ出力をマスク信号としてデータ抜取
回路4に与えるカウンタ回路1と、サービス速度に応じ
て変更設定されるカウント値設定信号をこのカウンタ回
路1に与えるサービス速度設定部3と、カウンタ回路1
のキャリ出力を基準としてシリアルデータ入力が同期す
るクロック信号から抜取ったクロック信号をカウンタ回
路1のクロック信号として与える新たなクロック抜取回
路2とを備える。That is, as shown in FIG. 1(A), this embodiment includes a data extracting circuit 4 that applies a mask signal to mask serial data input, and furthermore, as a feature of the present invention, , a counter circuit 1 that starts counting clock signals in response to a load input input at the beginning of serial data input, and supplies the carry output as a mask signal to the data extraction circuit 4, and is changed and set according to the service speed. a service speed setting section 3 that provides a count value setting signal to this counter circuit 1;
The counter circuit 1 is provided with a new clock extracting circuit 2 which supplies a clock signal extracted from a clock signal with which serial data input is synchronized with the carry output of the counter circuit 1 as a clock signal.
【0010】次にこの実施例の動作を説明する。図1(
B) はその動作タイミング図である。図1(B) に
示すように、シリアルデータ信号SI がクロックCL
KI に同期して入力される。また、カウンタ回路1は
Nビット(N:任意の正の整数)のカウント値設定入力
を有し、クロック入力によりカウントを行い、カウンタ
ロード入力によりNビットのカウント値設定入力にセッ
トされたデータを取り込み、カウントアップした時点で
ハイになるようなキャリ出力を持つ。データ信号SI
に対してデータを抜取る先頭のデータのタイミングにあ
ったカウンタロード入力Lをカウンタ回路1に入力する
。またカウンタ回路1のキャリ出力をクロックとともに
クロック抜取回路2に入力し、サービス速度設定に必要
なクロックだけをカウンタ回路1に入力する。これによ
りサービス速度設定部3によって設定された値をカウン
タ回路1のカウント値設定入力に入力し、クロック抜取
回路2のクロック出力とカウントロード入力Lとにより
カウンタ回路1はカウントを開始し、カウントアップし
た時点でキャリ出力がハイになる。またキャリ出力がハ
イになると、クロック抜取回路2の出力CLK0 はハ
イに固定されてカウンタ回路1はカウントを行わず、キ
ャリ出力はハイに固定されたままとなる。このキャリ出
力の結果は、図1(B) の出力PULSEとして示さ
れ、これがサービス速度設定のためのマスクパルスにな
る。出力PULSEがローとなる幅はカウンタ回路1の
カウント値設定入力を変えることにより1クロック幅単
位に自由に設定することができる。次に、カウンタ回路
1の出力PULSEはシリアルデータ信号SIとともに
データ抜取回路4に入力され、出力PULSEがローと
なるところだけデータが抜取られ、サービス速度設定に
応じたデータだけがS0 としてデータ抜取回路4から
出力される。Next, the operation of this embodiment will be explained. Figure 1 (
B) is its operation timing diagram. As shown in Figure 1(B), the serial data signal SI is connected to the clock CL.
It is input in synchronization with KI. In addition, the counter circuit 1 has an N-bit (N: any positive integer) count value setting input, performs counting by a clock input, and receives data set to the N-bit count value setting input by a counter load input. It has a carry output that goes high when it is loaded and counted up. data signal SI
A counter load input L corresponding to the timing of the first data to be extracted is input to the counter circuit 1. Further, the carry output of the counter circuit 1 is input to the clock extracting circuit 2 along with the clock, and only the clock necessary for setting the service speed is input to the counter circuit 1. As a result, the value set by the service speed setting unit 3 is input to the count value setting input of the counter circuit 1, and the counter circuit 1 starts counting by the clock output of the clock extraction circuit 2 and the count load input L, and counts up. At that point, the carry output goes high. Further, when the carry output becomes high, the output CLK0 of the clock sampling circuit 2 is fixed at high, the counter circuit 1 does not perform counting, and the carry output remains fixed at high. The result of this carry output is shown as the output PULSE in FIG. 1(B), which becomes the mask pulse for setting the service speed. The width at which the output PULSE becomes low can be freely set in units of one clock width by changing the count value setting input of the counter circuit 1. Next, the output PULSE of the counter circuit 1 is input to the data extraction circuit 4 together with the serial data signal SI, and data is extracted only where the output PULSE is low, and only the data corresponding to the service speed setting is sent to the data extraction circuit as S0. Output from 4.
【0011】[0011]
【発明の効果】本発明は、以上説明したように、カウン
ト値設定入力とキャリ出力を有した一般的なカウンタを
使用し、カウント値の設定を変えることにより少ない回
路構成でクロック単位に自由にデータ抜取りのためのマ
スクパルスを出力することができ、またデータ抜取り部
分が長い場合にはカウンタ回路をカスケードに複数段接
続することにより実現することができる効果がある。ま
たクロックを分周してカウンタ回路1に入力することに
より、データの抜取りを複数ビット単位に行うことが簡
単にできる効果がある。[Effects of the Invention] As explained above, the present invention uses a general counter having a count value setting input and a carry output, and by changing the count value setting, it is possible to freely clock by clock with a small circuit configuration. It is possible to output a mask pulse for data extraction, and when the data extraction portion is long, this effect can be realized by cascading a plurality of counter circuits. Further, by frequency-dividing the clock and inputting it to the counter circuit 1, data can be easily sampled in units of multiple bits.
【図1】 本発明実施例の構成を示すブロック構成図
(A) およびその動作を示すタイミング図(B) 。FIG. 1 is a block configuration diagram (A) showing the configuration of an embodiment of the present invention and a timing diagram (B) showing its operation.
【図2】 従来例の構成を示すブロック構成図。FIG. 2 is a block configuration diagram showing the configuration of a conventional example.
1 カウンタ回路 2 クロック抜取回路 3 サービス速度設定部 4 データ抜取回路 5 アドレスカウンタ回路 6 記憶回路 7 選択回路 8 サービス速度設定部 1 Counter circuit 2 Clock sampling circuit 3 Service speed setting section 4 Data extraction circuit 5 Address counter circuit 6 Memory circuit 7 Selection circuit 8 Service speed setting section
Claims (1)
入力にマスクを施すデータ抜取回路を備えたサービス速
度設定回路において、シリアルデータ入力の先頭で入力
されるロード入力に応じてクロック信号の計数を開始し
、そのキャリ出力をマスク信号として上記データ抜取回
路に与えるカウンタ回路と、サービス速度に応じて変更
設定されるカウント値設定信号をこのカウンタ回路に与
えるサービス速度設定部と、上記カウンタ回路のキャリ
出力を基準として上記シリアルデータ入力が同期するク
ロック信号から抜取ったクロック信号を上記カウンタ回
路のクロック信号として与える新たなクロック抜取回路
とを備えたことを特徴とするサービス速度設定回路。Claim 1: In a service speed setting circuit equipped with a data extraction circuit that masks serial data input by applying a mask signal, counting of clock signals is started in response to a load input input at the beginning of serial data input. a counter circuit that supplies the carry output as a mask signal to the data extraction circuit; a service speed setting section that supplies the counter circuit with a count value setting signal that is changed and set according to the service speed; and a carry output of the counter circuit. A service speed setting circuit comprising: a new clock extracting circuit which provides a clock signal extracted from a clock signal with which the serial data input is synchronized based on the clock signal as a clock signal to the counter circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3029383A JPH04245745A (en) | 1991-01-30 | 1991-01-30 | Service speed setting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3029383A JPH04245745A (en) | 1991-01-30 | 1991-01-30 | Service speed setting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04245745A true JPH04245745A (en) | 1992-09-02 |
Family
ID=12274616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3029383A Pending JPH04245745A (en) | 1991-01-30 | 1991-01-30 | Service speed setting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04245745A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7356666B2 (en) | 2003-06-27 | 2008-04-08 | Kabushiki Kaisha Toshiba | Local memory management system with plural processors |
-
1991
- 1991-01-30 JP JP3029383A patent/JPH04245745A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7356666B2 (en) | 2003-06-27 | 2008-04-08 | Kabushiki Kaisha Toshiba | Local memory management system with plural processors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3982195A (en) | Method and apparatus for decoding diphase signals | |
US6664859B1 (en) | State machine based phase-lock-loop for USB clock recovery | |
JPH04245745A (en) | Service speed setting circuit | |
WO2016082331A1 (en) | Frame alignment method and device | |
JPH07154447A (en) | High-speed data transmission circuit | |
US6885714B1 (en) | Independently roving range control | |
JP3316426B2 (en) | Serial data communication circuit | |
JPS6320051B2 (en) | ||
JPH05336091A (en) | Bus communication system | |
JP3487701B2 (en) | Frame counter | |
JPH03258132A (en) | Communication terminal equipment | |
JP3380907B2 (en) | Speed conversion circuit | |
JP2621668B2 (en) | Frame synchronization circuit | |
SU856021A1 (en) | Device for checking digital communication channels characteristics | |
JP2003016026A (en) | Serial communication circuit | |
JPH1168555A (en) | Clock frequency dividing changeover circuit | |
JP2000174761A (en) | Delay quantity correction circuit, atm exchange and delay quantity correction method | |
SU684758A1 (en) | Arrangement for synchronizing by cycles | |
JPS63146540A (en) | Start-stop synchronization system signal transmission equipment | |
JPH1188284A (en) | Demultiplexer and selector | |
JPH0897793A (en) | Data multiplexer | |
JPH0563672A (en) | Demultiplexer circuit | |
JPH0553676A (en) | Semiconductor device | |
JPS5981942A (en) | Bit synchronizing device | |
JPH05129936A (en) | Programmable counter |