JPH04239775A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04239775A JPH04239775A JP618491A JP618491A JPH04239775A JP H04239775 A JPH04239775 A JP H04239775A JP 618491 A JP618491 A JP 618491A JP 618491 A JP618491 A JP 618491A JP H04239775 A JPH04239775 A JP H04239775A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- heat treatment
- semiconductor device
- donor
- donors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 37
- 239000001301 oxygen Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 230000002950 deficient Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関するものであり、さらに詳述すれば、プロセ
ス終了後に熱処理を加えることによりチャネル領域のキ
ャリア濃度を変化させ、デバイスの特性を制御すること
ができる半導体装置を提供するものである。
造方法に関するものであり、さらに詳述すれば、プロセ
ス終了後に熱処理を加えることによりチャネル領域のキ
ャリア濃度を変化させ、デバイスの特性を制御すること
ができる半導体装置を提供するものである。
【０００２】
【従来の技術】 近年、ＬＳ
Ｉの大規模化及び微細化が進んでいる。一般に、しきい
値電圧や飽和電流値などのＭＯＳデバイスの特性は、ゲ
ート酸化膜形成前のチャネル領域への不純物拡散を用い
たキャリア濃度によって制御されている。
Ｉの大規模化及び微細化が進んでいる。一般に、しきい
値電圧や飽和電流値などのＭＯＳデバイスの特性は、ゲ
ート酸化膜形成前のチャネル領域への不純物拡散を用い
たキャリア濃度によって制御されている。
【０００３】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、デバイス特性をソース・ドレイン電極形
成後のいかなる処理をもってしても変えることはできな
かった。そのため、マイクロ・プロセッサ等では、設計
通りの飽和電流値が得られなかった場合、所望の処理速
度が実現できず不良となり歩留を低下させることがある
。この動作はするが所望の動作規格を満足しないために
不良となったチップを救済する手段がなかった。
うな構成では、デバイス特性をソース・ドレイン電極形
成後のいかなる処理をもってしても変えることはできな
かった。そのため、マイクロ・プロセッサ等では、設計
通りの飽和電流値が得られなかった場合、所望の処理速
度が実現できず不良となり歩留を低下させることがある
。この動作はするが所望の動作規格を満足しないために
不良となったチップを救済する手段がなかった。
【０００４】本発明は、上記問題点に鑑みて考案された
ものであり、プロセス終了後でもデバイス特性を変える
ことができ、デバイス特性に基づく歩留まりの低下を救
済できる半導体装置とその製造方法を提供することを目
的とする。
ものであり、プロセス終了後でもデバイス特性を変える
ことができ、デバイス特性に基づく歩留まりの低下を救
済できる半導体装置とその製造方法を提供することを目
的とする。
【０００５】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、ＭＯＳ型の半導体装置であ
って、チャネル領域に酸素ドナーを発生させる高濃度な
酸素層を備えた構造を特徴とする。
めに本発明の半導体装置は、ＭＯＳ型の半導体装置であ
って、チャネル領域に酸素ドナーを発生させる高濃度な
酸素層を備えた構造を特徴とする。
【０００６】また本発明の半導体装置の製造方法は、半
導体基板内のチャネル領域に高濃度の酸素を導入し、酸
素層を形成する工程と、半導体装置製造後の熱処理によ
り前記酸素層から酸素ドナーを発生させる工程とを備え
たことを特徴とする。
導体基板内のチャネル領域に高濃度の酸素を導入し、酸
素層を形成する工程と、半導体装置製造後の熱処理によ
り前記酸素層から酸素ドナーを発生させる工程とを備え
たことを特徴とする。
【０００７】
【作用】本発明は上記した構成によって、熱処理を行う
ことにより基板内に酸素ドナーを発生させ、キャリア濃
度を変化させることができる。この酸素ドナーの発生量
は熱処理の温度・時間により変化する。ジャーナル・ア
プライド・フィジィクス５０（１２）（１９７９年）第
８０９５頁から第８１０１頁（Ｊ．Ａｐｐｌ．Ｐｈｙｓ
．５０（１２）（１９７９）ｐｐ８０９５−８１０１）
に発表されているように、サーマル・ドナーの場合は４
５０℃前後の熱処理でドナー濃度が最大となり、それ以
上の高温ではドナーは消去される。
ことにより基板内に酸素ドナーを発生させ、キャリア濃
度を変化させることができる。この酸素ドナーの発生量
は熱処理の温度・時間により変化する。ジャーナル・ア
プライド・フィジィクス５０（１２）（１９７９年）第
８０９５頁から第８１０１頁（Ｊ．Ａｐｐｌ．Ｐｈｙｓ
．５０（１２）（１９７９）ｐｐ８０９５−８１０１）
に発表されているように、サーマル・ドナーの場合は４
５０℃前後の熱処理でドナー濃度が最大となり、それ以
上の高温ではドナーは消去される。
【０００８】そのため、チャネル領域に拡散される不純
物濃度と酸素濃度の相対値を適切な値に設定すると、プ
ロセス完了後であっても熱処理によりデバイス特性を制
御できる。
物濃度と酸素濃度の相対値を適切な値に設定すると、プ
ロセス完了後であっても熱処理によりデバイス特性を制
御できる。
【０００９】
【実施例】図１は本発明の一実施例におけるｎ−ｃｈ．
ＭＯＳトランジスタの製造方法を示す工程断面図である
。図２はｎ−ｃｈ．ＭＯＳトランジスタの断面構造図で
ある。以下、図面を参照しながら実施例を詳細に説明す
る。
ＭＯＳトランジスタの製造方法を示す工程断面図である
。図２はｎ−ｃｈ．ＭＯＳトランジスタの断面構造図で
ある。以下、図面を参照しながら実施例を詳細に説明す
る。
【００１０】図１Ａでは、Ｐ型の（１００）面を有する
シリコン基板１の所望の位置に、周知の選択酸化法によ
り素子間分離用のフィールド酸化膜２を形成する。
シリコン基板１の所望の位置に、周知の選択酸化法によ
り素子間分離用のフィールド酸化膜２を形成する。
【００１１】図１Ｂでは、このフィールド領域２をフォ
トレジスト３で覆ってイオン注入マスクとし、しきい値
電圧Ｖｔを制御するほう素をイオン注入を用いて素子形
成領域４に導入する。
トレジスト３で覆ってイオン注入マスクとし、しきい値
電圧Ｖｔを制御するほう素をイオン注入を用いて素子形
成領域４に導入する。
【００１２】図１Ｃでは、同様にフォトレジスト３をマ
スクとして、酸素を素子形成領域に導入し、酸素濃度の
高い領域５を形成する。酸素注入量はドナー化した時所
望のキャリア濃度が得られるように設定する。例えばＣ
Ｚシリコン基板には約２×１０１８ａｔｍｓ／ｃｃの格
子間酸素が含まれているため、それ以上の濃度とするた
めには１×１０１４ｃｍ−３以上の注入量が必要となる
。また、注入量が高すぎるとシリコン酸化物となってし
まうので１×１０１８ｃｍ−３以下の注入量でなくては
ならない。
スクとして、酸素を素子形成領域に導入し、酸素濃度の
高い領域５を形成する。酸素注入量はドナー化した時所
望のキャリア濃度が得られるように設定する。例えばＣ
Ｚシリコン基板には約２×１０１８ａｔｍｓ／ｃｃの格
子間酸素が含まれているため、それ以上の濃度とするた
めには１×１０１４ｃｍ−３以上の注入量が必要となる
。また、注入量が高すぎるとシリコン酸化物となってし
まうので１×１０１８ｃｍ−３以下の注入量でなくては
ならない。
【００１３】図１Ｄでは、フォトレジスト３を除去後、
パイロ雰囲気を用いた９００℃前後の熱酸化でゲート酸
化膜６を形成する。この酸化により酸素注入により基板
内に発生した欠陥は回復される。
パイロ雰囲気を用いた９００℃前後の熱酸化でゲート酸
化膜６を形成する。この酸化により酸素注入により基板
内に発生した欠陥は回復される。
【００１４】図１Ｅでは、この上にポリシリコンを気相
成長法（減圧ＣＶＤ法）により堆積した後、周知のフォ
トレジスト法によりゲート電極７を形成する。
成長法（減圧ＣＶＤ法）により堆積した後、周知のフォ
トレジスト法によりゲート電極７を形成する。
【００１５】図１Ｆでは、ゲート電極７とフィールド酸
化膜３をマスクとして、ソース・ドレイン領域にひ素を
注入し、ｎ＋層８、９を形成する。この時、ｎ＋層８、
９の濃度は素子形成領域に導入した高濃度酸素層５がド
ナー化しても影響が無いように設定する。その後全面に
層間絶縁膜１０を堆積し、ソース・ドレイン・ゲート上
に周知の方法でコンタクト開口部１１、１２、１３を設
け、ソース・ドレイン・ゲート電極１４、１５、１６を
形成すると図２に示すＭＯＳトランジスタが形成される
。
化膜３をマスクとして、ソース・ドレイン領域にひ素を
注入し、ｎ＋層８、９を形成する。この時、ｎ＋層８、
９の濃度は素子形成領域に導入した高濃度酸素層５がド
ナー化しても影響が無いように設定する。その後全面に
層間絶縁膜１０を堆積し、ソース・ドレイン・ゲート上
に周知の方法でコンタクト開口部１１、１２、１３を設
け、ソース・ドレイン・ゲート電極１４、１５、１６を
形成すると図２に示すＭＯＳトランジスタが形成される
。
【００１６】その後、トランジスタのしきい値電圧の特
性を測定し、所望の設計値が得られない場合、４５０℃
前後のＮ２アニールを行い、チャネル領域に導入した酸
素を酸素ドナー化することにより、キャリア濃度を変化
させることが出来る。その結果、トランジスタのしきい
値電圧や飽和電流値を変化させることができ、デバイス
特性に基づく歩留まりの低下を救済できる。その後、周
知の多層配線工程に進み、ＬＳＩを完成させる。
性を測定し、所望の設計値が得られない場合、４５０℃
前後のＮ２アニールを行い、チャネル領域に導入した酸
素を酸素ドナー化することにより、キャリア濃度を変化
させることが出来る。その結果、トランジスタのしきい
値電圧や飽和電流値を変化させることができ、デバイス
特性に基づく歩留まりの低下を救済できる。その後、周
知の多層配線工程に進み、ＬＳＩを完成させる。
【００１７】図３は発生ドナー濃度の熱処理時間・温度
依存性を示す図である。この図３はジャーナル・アプラ
イド・フィジィクス５０（１２）（１９７９年）第８０
９５頁から第８１０１頁（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．５
０（１２）（１９７９）ｐｐ８０９５−８１０１）に発
表されている。図４は最低動作電源電圧とＭＯＳ型トラ
ンジスタの飽和電流値の相関図である。以下図３、図４
を用いてさらに酸素ドナー生成によるデバイス特性の制
御方法と不良チップの救済方法について説明する。
依存性を示す図である。この図３はジャーナル・アプラ
イド・フィジィクス５０（１２）（１９７９年）第８０
９５頁から第８１０１頁（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．５
０（１２）（１９７９）ｐｐ８０９５−８１０１）に発
表されている。図４は最低動作電源電圧とＭＯＳ型トラ
ンジスタの飽和電流値の相関図である。以下図３、図４
を用いてさらに酸素ドナー生成によるデバイス特性の制
御方法と不良チップの救済方法について説明する。
【００１８】図３Ａは熱処理温度を一定にした時の熱処
理時間に対する酸素ドナーの生成量の特性図である。図
３Ｂは熱処理温度に対する酸素ドナーの生成量の特性図
である。図３に示すように酸素ドナーの生成量は熱処理
温度・時間に依存する。特に、サーマル・ドナーの場合
は、４５０℃前後の熱処理で発生しそれ以上の温度の熱
処理でドナーが消去される。そのため、熱処理の温度・
時間をうまく設定することにより所望のキャリア濃度を
得ることができ、プロセス終了後であってもデバイス特
性を変化させることができる。また、サーマル・ドナー
を発生させる温度は４５０℃前後と低温であるため、シ
リコンの金属配線への析出によるコンタクト不良を引き
起こすこともなく実用的である。
理時間に対する酸素ドナーの生成量の特性図である。図
３Ｂは熱処理温度に対する酸素ドナーの生成量の特性図
である。図３に示すように酸素ドナーの生成量は熱処理
温度・時間に依存する。特に、サーマル・ドナーの場合
は、４５０℃前後の熱処理で発生しそれ以上の温度の熱
処理でドナーが消去される。そのため、熱処理の温度・
時間をうまく設定することにより所望のキャリア濃度を
得ることができ、プロセス終了後であってもデバイス特
性を変化させることができる。また、サーマル・ドナー
を発生させる温度は４５０℃前後と低温であるため、シ
リコンの金属配線への析出によるコンタクト不良を引き
起こすこともなく実用的である。
【００１９】図４に示すように、一般にマイクロ・プロ
セッサの最低動作電源電圧は飽和電流値に逆比例する。 そのため所望の最低動作電源電圧（ＶＤＤ１）以上のチ
ップは不良となる。この不良となったチップを救済する
には飽和電流値を増加させなければならない。しかし、
従来のようにチャネル領域に導入されたほう素や燐を活
性化させて飽和電流値を制御する方法では、ソース・ド
レイン電極形成以降のいかなる処理を持ってしても飽和
電流値を変化させることはできない。
セッサの最低動作電源電圧は飽和電流値に逆比例する。 そのため所望の最低動作電源電圧（ＶＤＤ１）以上のチ
ップは不良となる。この不良となったチップを救済する
には飽和電流値を増加させなければならない。しかし、
従来のようにチャネル領域に導入されたほう素や燐を活
性化させて飽和電流値を制御する方法では、ソース・ド
レイン電極形成以降のいかなる処理を持ってしても飽和
電流値を変化させることはできない。
【００２０】しかし、本発明により構成されたＭＯＳ型
トランジスタでは、チャネル領域に酸素ドナーを発生す
る高濃度な酸素層を備えているので、プロセス終了後で
あってもキャリア濃度を変化させることができる。その
結果、トランジスタのしきい値電圧や飽和電流値を変化
させることができ、デバイス特性に基づく歩留まりの低
下を救済できる。
トランジスタでは、チャネル領域に酸素ドナーを発生す
る高濃度な酸素層を備えているので、プロセス終了後で
あってもキャリア濃度を変化させることができる。その
結果、トランジスタのしきい値電圧や飽和電流値を変化
させることができ、デバイス特性に基づく歩留まりの低
下を救済できる。
【００２１】なお、本実施例ではソース・ドレイン電極
形成直後に酸素ドナー化するための熱処理を行ったが、
ソース・ドレイン電極形成以降、また、半導体チップを
実装した後であっても、４５０℃前後の熱処理を行って
も同様の効果が得られる。
形成直後に酸素ドナー化するための熱処理を行ったが、
ソース・ドレイン電極形成以降、また、半導体チップを
実装した後であっても、４５０℃前後の熱処理を行って
も同様の効果が得られる。
【００２２】
【発明の効果】以上のように本発明は、チャネル領域に
導入した酸素をドナー化することにより、プロセス終了
後であっても熱処理を施すことによりキャリア濃度を変
化させ、デバイス特性を制御することができる。
導入した酸素をドナー化することにより、プロセス終了
後であっても熱処理を施すことによりキャリア濃度を変
化させ、デバイス特性を制御することができる。
【図１】本発明の一実施例におけるｎ−ｃｈ．ＭＯＳト
ランジスタの製造方法を示す工程断面図である。
ランジスタの製造方法を示す工程断面図である。
【図２】本発明の一実施例におけるｎ−ｃｈ．ＭＯＳト
ランジスタの断面構造図である。
ランジスタの断面構造図である。
【図３】発生ドナー濃度の熱処理時間・温度依存性を示
す図である。
す図である。
【図４】最低動作電源電圧とＭＯＳ型トランジスタの飽
和電流値の相関図である。
和電流値の相関図である。
１ シリコン基板
２ フィールド酸化膜
３ フォトレジスト
４ 素子形成領域
５ 高酸素濃度領域
６ ゲート酸化膜
７ ゲート電極
８ ソース・ドレイン領域
９ ソース・ドレイン領域
１０ 層間絶縁膜
１１、１２、１３ コンタクト開口部１４、１５
ソース・ドレイン電極１６ ゲート電極
ソース・ドレイン電極１６ ゲート電極
Claims (2)
- 【請求項１】 ＭＯＳ型の半導体装置であって、チャネ
ル領域に酸素ドナーを発生させる高濃度な酸素層を備え
た構造を特徴とする半導体装置。 - 【請求項２】 半導体基板内のチャネル領域に高濃度の
酸素を導入し、酸素層を形成する工程と、半導体装置製
造後の熱処理により前記酸素層から酸素ドナーを発生さ
せる工程とを備えたことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006184A JP2990806B2 (ja) | 1991-01-23 | 1991-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006184A JP2990806B2 (ja) | 1991-01-23 | 1991-01-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04239775A true JPH04239775A (ja) | 1992-08-27 |
| JP2990806B2 JP2990806B2 (ja) | 1999-12-13 |
Family
ID=11631468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006184A Expired - Fee Related JP2990806B2 (ja) | 1991-01-23 | 1991-01-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990806B2 (ja) |
-
1991
- 1991-01-23 JP JP3006184A patent/JP2990806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2990806B2 (ja) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294571A (en) | Rapid thermal oxidation of silicon in an ozone ambient | |
| TWI506704B (zh) | 藉由在閘極電介質穩定前使閘極電介質覆蓋層材料擴散以調整精巧型電晶體臨限電壓之方法 | |
| JP2967745B2 (ja) | 半導体装置の製造方法 | |
| US7094639B2 (en) | Method for fabricating semiconductor device | |
| JPS58148445A (ja) | 相補形電界効果型トランジスタの製造方法 | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| US6030862A (en) | Dual gate oxide formation with minimal channel dopant diffusion | |
| JP2956633B2 (ja) | 相補型ｍｏｓ半導体の製造方法 | |
| JPH0794503A (ja) | シリコン基板の酸化方法 | |
| US5780347A (en) | Method of forming polysilicon local interconnects | |
| US20020068407A1 (en) | MOS transistor fabrication method | |
| EP0327210A1 (en) | Method of preventing silicide peel-off | |
| JPS6360549B2 (ja) | ||
| JPH04239775A (ja) | 半導体装置の製造方法 | |
| KR20010085446A (ko) | 산화탄탈막을 갖는 반도체장치 제조방법 | |
| JP2766492B2 (ja) | Ｍｏｓ技術で集積キャパシタを製造するための方法 | |
| KR20020025830A (ko) | 반도체장치 및 그 제조방법 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0481327B2 (ja) | ||
| JPS6126234B2 (ja) | ||
| JP2008066394A (ja) | 半導体装置およびその製造方法 | |
| JPH0590254A (ja) | 半導体装置の製造方法 | |
| KR100261185B1 (ko) | 반도체소자 제조방법 | |
| KR100443789B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |