JPH0423517A - Ｄ／ａ変換回路 - Google Patents
Ｄ／ａ変換回路Info
- Publication number
- JPH0423517A JPH0423517A JP12668690A JP12668690A JPH0423517A JP H0423517 A JPH0423517 A JP H0423517A JP 12668690 A JP12668690 A JP 12668690A JP 12668690 A JP12668690 A JP 12668690A JP H0423517 A JPH0423517 A JP H0423517A
- Authority
- JP
- Japan
- Prior art keywords
- current
- converter
- output
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 41
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルオーディオ用等特に中点付近の変換
精度を重要とするＤ／Ａ変換回路に関する。
精度を重要とするＤ／Ａ変換回路に関する。
従来ディジタルオーディオの分野で一般的に使用されて
いるＲ−２Ｒラダ一ネツトワーク方式に代表される重み
付は電流加算方式Ｄ／Ａ変換器は、アナログ出力の中点
で、最も精度を確保しにくいＭＳＢか切り換わるため中
点での誤差が最大となるのが一般的であった。ディジタ
ルオーディオではこの中点がアナログ記号の無信号レベ
ルとなるため小記号のりニアリティ、ダイナミックレン
ジ等の項目で問題となり、中点精度の改善が図られてき
た。特開昭５７−１８０２２９号公報に開示されている
技術も目的は中点精度のよくないＤ／Ａ変換器を使って
、小信号のりニアリティを改善するものであり、Ｄ／Ａ
変換器の入力ディジタルデータにディジタル値のオフセ
ットを加算して変換の中点をＭＳＢの切り換わり点から
ずらすことにより目的を達成している。この方法は比較
的簡単な構成で効果を得ることができる。−例として１
６ビットのディジタルデータに対して５１２ Ｌ Ｓ
Ｂのディジタルオフセットを与えると、微小信号から１
０２４ＬＳＢの振幅のデータまではＭＳＢの切り換わり
点に届かないため、ＯｄＢの記号（２１８ＬＳＢの振幅
）に対して一３６ｄｂ以下の信号に関してはりアリティ
が改善される。
いるＲ−２Ｒラダ一ネツトワーク方式に代表される重み
付は電流加算方式Ｄ／Ａ変換器は、アナログ出力の中点
で、最も精度を確保しにくいＭＳＢか切り換わるため中
点での誤差が最大となるのが一般的であった。ディジタ
ルオーディオではこの中点がアナログ記号の無信号レベ
ルとなるため小記号のりニアリティ、ダイナミックレン
ジ等の項目で問題となり、中点精度の改善が図られてき
た。特開昭５７−１８０２２９号公報に開示されている
技術も目的は中点精度のよくないＤ／Ａ変換器を使って
、小信号のりニアリティを改善するものであり、Ｄ／Ａ
変換器の入力ディジタルデータにディジタル値のオフセ
ットを加算して変換の中点をＭＳＢの切り換わり点から
ずらすことにより目的を達成している。この方法は比較
的簡単な構成で効果を得ることができる。−例として１
６ビットのディジタルデータに対して５１２ Ｌ Ｓ
Ｂのディジタルオフセットを与えると、微小信号から１
０２４ＬＳＢの振幅のデータまではＭＳＢの切り換わり
点に届かないため、ＯｄＢの記号（２１８ＬＳＢの振幅
）に対して一３６ｄｂ以下の信号に関してはりアリティ
が改善される。
上記従来技術は、加算したオフセット以上の振幅の信号
に対しては依然としてＭＳＢ切り換わりの誤差が現われ
る。−船釣に信号レベルが大きくなれば誤差の影響は聴
感上軽減されるが、低周波信号に微小信号が重畳された
信号を再生する場合、低周波レベルがオフセット量と一
致すると、この微小信号のりアリティはちとどうりの値
に劣化する。
に対しては依然としてＭＳＢ切り換わりの誤差が現われ
る。−船釣に信号レベルが大きくなれば誤差の影響は聴
感上軽減されるが、低周波信号に微小信号が重畳された
信号を再生する場合、低周波レベルがオフセット量と一
致すると、この微小信号のりアリティはちとどうりの値
に劣化する。
２番目の問題として入力信号にオフセットを加算するこ
とにより、最大データはもとのビット数を越えてしまう
点があげられる。もとのビット数でリミッタを設ければ
信号がクリップして歪が増大する。信号レベルに応じて
オフセットの加算をしたりしなかったりする方法もある
が、切り換えノイズ等の問題がある。ディジタル乗算器
を設けて入力信号をグリップしないレベルまで減衰させ
る方法もあるが構成が複雑となり、減衰させた分だけＳ
／Ｎも劣化する。本発明の目的は上記した問題の生じな
い、リニアリティのよいＤ／Ａ変換器を提供することに
ある。
とにより、最大データはもとのビット数を越えてしまう
点があげられる。もとのビット数でリミッタを設ければ
信号がクリップして歪が増大する。信号レベルに応じて
オフセットの加算をしたりしなかったりする方法もある
が、切り換えノイズ等の問題がある。ディジタル乗算器
を設けて入力信号をグリップしないレベルまで減衰させ
る方法もあるが構成が複雑となり、減衰させた分だけＳ
／Ｎも劣化する。本発明の目的は上記した問題の生じな
い、リニアリティのよいＤ／Ａ変換器を提供することに
ある。
上記目的を達成するために、Ｄ／Ａ変換器の出力中点付
近でＭＳＢの電流源を切り換えない方式にしたものであ
る。入力ディジタルデータをＭＳＢの値によって変換す
るデータ変換回路と、Ｄ／Ａ変換器の出力電流の極性を
反転させる電流反転回路と、ＭＳＢの値によってＤ／Ａ
変換器の出力電流と電流反転回路の出力電流を選択する
アナログスイッチ回路と電流電圧変換器とから構成した
ものである。
近でＭＳＢの電流源を切り換えない方式にしたものであ
る。入力ディジタルデータをＭＳＢの値によって変換す
るデータ変換回路と、Ｄ／Ａ変換器の出力電流の極性を
反転させる電流反転回路と、ＭＳＢの値によってＤ／Ａ
変換器の出力電流と電流反転回路の出力電流を選択する
アナログスイッチ回路と電流電圧変換器とから構成した
ものである。
また、アナログスイッチ回路を使用しなくてもすむ回路
として、中点以上の変換を行うＤ／Ａ変換器と中点未満
の変換を行なうＤ／Ａ変換器を備え、一方のＤ／’、Ａ
変換器の出力には電流反転回路を接続し、他方のＤ／Ａ
変換器出力と電流反転回路の出力とを接続して電流電圧
変換器に入力し、一方のＤ／Ａ変換器が動作していると
きは、他方のＤ／Ａ変換器の出力電流をゼロにするデー
タをデータ変換器から出力するようにしたものである。
として、中点以上の変換を行うＤ／Ａ変換器と中点未満
の変換を行なうＤ／Ａ変換器を備え、一方のＤ／’、Ａ
変換器の出力には電流反転回路を接続し、他方のＤ／Ａ
変換器出力と電流反転回路の出力とを接続して電流電圧
変換器に入力し、一方のＤ／Ａ変換器が動作していると
きは、他方のＤ／Ａ変換器の出力電流をゼロにするデー
タをデータ変換器から出力するようにしたものである。
説明の簡単化のためディジタル入力データはオフセット
バイナリコードとする。データ変換回路はＭＳＢの値が
°１゛′のときは２ビット目以下のデータをそのまま出
力し、Ｄ／Ａ変換器の出力電流をそのままの極性で電流
電圧変換を行なう。
バイナリコードとする。データ変換回路はＭＳＢの値が
°１゛′のときは２ビット目以下のデータをそのまま出
力し、Ｄ／Ａ変換器の出力電流をそのままの極性で電流
電圧変換を行なう。
ＭＳＢの値が′０゛′のときはデータ変換回路は２の補
数変換を行なってＤ／Ａ変換器に入力し、Ｄ／Ａ変換器
の出力電流は電流値はそのままで極性のみ反転する電流
反転回路に入力され、その出力が電流電圧変換される。
数変換を行なってＤ／Ａ変換器に入力し、Ｄ／Ａ変換器
の出力電流は電流値はそのままで極性のみ反転する電流
反転回路に入力され、その出力が電流電圧変換される。
それによって中点では電流電圧変換器の入力は押し出す
電流も引き込む電流も０となり、中点より上ではＩＬｓ
Ｂずつ引き込む電流が増えて行き、中点より下でもＩＬ
ｓＢずつ押し出す電流が増えて行くため、中点付近でＭ
ＳＢの重みすけした電流源が切り換わることがなく、大
きな誤差が出力されることがない。
電流も引き込む電流も０となり、中点より上ではＩＬｓ
Ｂずつ引き込む電流が増えて行き、中点より下でもＩＬ
ｓＢずつ押し出す電流が増えて行くため、中点付近でＭ
ＳＢの重みすけした電流源が切り換わることがなく、大
きな誤差が出力されることがない。
以下、本発明の一実施例を第１図により説明する。第１
図において、１はデータ変換回路、２は電流出力型Ｄ／
Ａ変換器、３はアナログスイッチ。
図において、１はデータ変換回路、２は電流出力型Ｄ／
Ａ変換器、３はアナログスイッチ。
４は電流反転回路、５は電流電圧変換器、６はＤ／Ａ変
換回路の電圧出力端子である。データ変換回路１は入力
ディジタルデータのＭＳＢの値に応じてデータを変換し
２ビット目からＬＳＢまでの値をＤ／Ａ変換器２に出力
すると同時にアナログスイッチ３を切り換える。簡単の
ため入力データを４ビットとした場合の変換データを第
２図に示す。第２図において左側は入力データでありオ
フセットバイナリコードとする。ＭＳＢが１のときは２
ビット目からＬＳＢまでのデータをそのまま出力する。
換回路の電圧出力端子である。データ変換回路１は入力
ディジタルデータのＭＳＢの値に応じてデータを変換し
２ビット目からＬＳＢまでの値をＤ／Ａ変換器２に出力
すると同時にアナログスイッチ３を切り換える。簡単の
ため入力データを４ビットとした場合の変換データを第
２図に示す。第２図において左側は入力データでありオ
フセットバイナリコードとする。ＭＳＢが１のときは２
ビット目からＬＳＢまでのデータをそのまま出力する。
ＭＳＢがＯのときは第２図に示すように２の補数変換を
行なって２ビット目からＬＳＢまでのデータを出力する
。２の補数変換は１と００値を入換え、最下位ビット（
Ｌ Ｓ Ｂ）に１加算するだけの処理であり周知の技術
であるので構成は省略する。第３図は一般的な重み付は
電流加算方式のＤ／Ａ変換器の構成を示す。Ｒ−２Ｒラ
ダ一ネツトワーク方式と呼ばれる方式であり、簡単化の
ため４ビット構成で示した。入力ディジタルデータが’
１０１１ ”と入力された場合、各スイッチが図示し
たように接続され、基準となる定電流量■ｏに対して の電流が、電流出力端子７から引き込まれる。この種の
Ｄ／Ａ変換器は電流を引き込む方向のみで動作する。第
４図は電流反転回路の一例を示す図であり、電流値は同
じで電流の方向のみを反転させる。第４図に示す回路は
一般的な電流ミラー回路を基本にしており、トランジス
タのベース電流による誤差を低減するためトランジスタ
１４が追加されている。トランジスタ１１．１２．１３
．１４．をそれぞれＱ ｌ ｌ ＋ Ｑｌ ２ ＋ Ｑ
ｌ ３ｇ Ｑｌ ４とし、それぞれのベース電流を１
ｕ ＋ ＋ ＋ １ ｎ ｌ ２１１ ｎ ＋ ｓ ＋
ｉ ｎ ＋ ４とする。１５．１６はＱｌｌ＋Ｑ１２
＋のベース・エミッタ間電位（Ｖ、、Ｋ）のバラツキ、
による電流誤差を低減させる抵抗であり、その値をＲ１
５，ＲＩＢ、 とする。いまＲｌ ５ ＝ ＲＩ １１
に設計し、Ｑ、１トＱ、２はＶｌｌｌｌ、 ｈｌ２４．
とも充分ペア性の良イトランジスタとし、Ｑ１３とＱｌ
４もｈ １１ ）：のペア性は良いものとする。
行なって２ビット目からＬＳＢまでのデータを出力する
。２の補数変換は１と００値を入換え、最下位ビット（
Ｌ Ｓ Ｂ）に１加算するだけの処理であり周知の技術
であるので構成は省略する。第３図は一般的な重み付は
電流加算方式のＤ／Ａ変換器の構成を示す。Ｒ−２Ｒラ
ダ一ネツトワーク方式と呼ばれる方式であり、簡単化の
ため４ビット構成で示した。入力ディジタルデータが’
１０１１ ”と入力された場合、各スイッチが図示し
たように接続され、基準となる定電流量■ｏに対して の電流が、電流出力端子７から引き込まれる。この種の
Ｄ／Ａ変換器は電流を引き込む方向のみで動作する。第
４図は電流反転回路の一例を示す図であり、電流値は同
じで電流の方向のみを反転させる。第４図に示す回路は
一般的な電流ミラー回路を基本にしており、トランジス
タのベース電流による誤差を低減するためトランジスタ
１４が追加されている。トランジスタ１１．１２．１３
．１４．をそれぞれＱ ｌ ｌ ＋ Ｑｌ ２ ＋ Ｑ
ｌ ３ｇ Ｑｌ ４とし、それぞれのベース電流を１
ｕ ＋ ＋ ＋ １ ｎ ｌ ２１１ ｎ ＋ ｓ ＋
ｉ ｎ ＋ ４とする。１５．１６はＱｌｌ＋Ｑ１２
＋のベース・エミッタ間電位（Ｖ、、Ｋ）のバラツキ、
による電流誤差を低減させる抵抗であり、その値をＲ１
５，ＲＩＢ、 とする。いまＲｌ ５ ＝ ＲＩ １１
に設計し、Ｑ、１トＱ、２はＶｌｌｌｌ、 ｈｌ２４．
とも充分ペア性の良イトランジスタとし、Ｑ１３とＱｌ
４もｈ １１ ）：のペア性は良いものとする。
この場合 １ｌｌｚ＝Ｌ＋＋。
■１１１り ：Ｉ Ｉｔ ＋ ４
となり、電流反転回路４の入力端子の電流をＩＩＮ。
出力端子の電流をＩＯＵ’ｒ＋ Ｑ＋＋のコレクタ電流
をｉＡ。
をｉＡ。
Ｑｌ２のコレクタ電流をｉｎ、抵抗１５．１６に流れる
電流をそれぞれＩｌｌ、ＩＣとすると １１Ｎ＝ＩＡ ＋１１１口 ｉｎ ＝Ｌ＋Ｌｏ＋＋＝ＬＮｊ＋＋＋３＋１ｏ＋＋Ｉｃ
Ｉｌｌ １ ｎ ＝ ｌ ｃ ｌ ｏ ｌ ２１
ｏ １１ Ｔ ＝ １ ＋、＋ １ ｕ ｌ ４となる
ので １ｏｕ、ｒ＝ ｊｃ １＋１１２ ＋１１１１４１１
Ｎ １． ｏ ｌ ３＋１６＋ ＋−１＋＋＋ ＋
＋１１１１４１Ｎ となって、入力電流は値が同じで極性のみ反転すること
ができる。電流電圧変換器５は一般的な抵抗帰還のオペ
アンプで構成されている。アナログスイッチは汎用ＣＭ
Ｏ８ＩＣ（ＨＤＬ４０５３）である。
電流をそれぞれＩｌｌ、ＩＣとすると １１Ｎ＝ＩＡ ＋１１１口 ｉｎ ＝Ｌ＋Ｌｏ＋＋＝ＬＮｊ＋＋＋３＋１ｏ＋＋Ｉｃ
Ｉｌｌ １ ｎ ＝ ｌ ｃ ｌ ｏ ｌ ２１
ｏ １１ Ｔ ＝ １ ＋、＋ １ ｕ ｌ ４となる
ので １ｏｕ、ｒ＝ ｊｃ １＋１１２ ＋１１１１４１１
Ｎ １． ｏ ｌ ３＋１６＋ ＋−１＋＋＋ ＋
＋１１１１４１Ｎ となって、入力電流は値が同じで極性のみ反転すること
ができる。電流電圧変換器５は一般的な抵抗帰還のオペ
アンプで構成されている。アナログスイッチは汎用ＣＭ
Ｏ８ＩＣ（ＨＤＬ４０５３）である。
第１図において、“’１０００’“のデータが入力され
た場合、データ変換回路の出力は’ｏｏｏ”であり、電
流スイッチ３はｂ側に接続され、Ｄ／Ａ変換器２と電流
電圧変換器５が接続される。Ｄ／Δ変換器２は電流を引
き込まないので、Ｄ／Ａ出力端子６は０■となる。”
１００１”のデータに対しては“ＯＯ］ ”のデータが
Ｄ／Ａ変換器２に入力され、Ｄ／Ａ変換器はＩＬＳＢ分
の電流を引き込み、６の出力電位はＩ Ｌ Ｓ Ｂ分だ
け上昇する。
た場合、データ変換回路の出力は’ｏｏｏ”であり、電
流スイッチ３はｂ側に接続され、Ｄ／Ａ変換器２と電流
電圧変換器５が接続される。Ｄ／Δ変換器２は電流を引
き込まないので、Ｄ／Ａ出力端子６は０■となる。”
１００１”のデータに対しては“ＯＯ］ ”のデータが
Ｄ／Ａ変換器２に入力され、Ｄ／Ａ変換器はＩＬＳＢ分
の電流を引き込み、６の出力電位はＩ Ｌ Ｓ Ｂ分だ
け上昇する。
同様に’１０１０’“に対しては、６の出力は２ Ｌ
Ｓ Ｂ分だけ上昇する。”’０１１１”のデータが入力
されると、データ変換回路は’ ＯＯ］ ”のデータを
出力し、アナログスイッチ回路３をａ側に接続する。Ｄ
／Ａ変換器２は１− Ｌ Ｓ Ｂ分の電流を引き込み、
電流反転回路４はＩ ＬＳＢ分の電流を押し出す。電流
電圧変換器５の出力端子６はＩＬＳＢ分だけ電位が下降
する。０１１０”に対しては２ＬＳＢ分だけ出力電位が
下降する。このように中点データ゛’１０００”を境に
電流を引き込むか、押し出す動作を行なうため、中点で
従来のように最大重み付は電流が切り換わることなく、
リニアリティの良い変換を行なうことができる。ディジ
タルオフセットを加算しないので最大信号に対してクリ
ップすることもない。
Ｓ Ｂ分だけ上昇する。”’０１１１”のデータが入力
されると、データ変換回路は’ ＯＯ］ ”のデータを
出力し、アナログスイッチ回路３をａ側に接続する。Ｄ
／Ａ変換器２は１− Ｌ Ｓ Ｂ分の電流を引き込み、
電流反転回路４はＩ ＬＳＢ分の電流を押し出す。電流
電圧変換器５の出力端子６はＩＬＳＢ分だけ電位が下降
する。０１１０”に対しては２ＬＳＢ分だけ出力電位が
下降する。このように中点データ゛’１０００”を境に
電流を引き込むか、押し出す動作を行なうため、中点で
従来のように最大重み付は電流が切り換わることなく、
リニアリティの良い変換を行なうことができる。ディジ
タルオフセットを加算しないので最大信号に対してクリ
ップすることもない。
第５図は本発明の別の実施例を示す図である。
１１ ゛
第５図は第１図に示すアナログスイッチ３を不要とした
構成である。第１図に示すＤ／Ａ変換器２の他に、特性
がＤ／Ａ変換器２とほぼ同じＤ／Ａ変換器２２を設け、
データ変換回路は２個のＤ／Ａ変換器にデータを供給す
る。動作は第１図に示したものとほぼ同様であるが、変
換に使用されていない方のＤ／Ａ変換器には出力電流が
０゛となるように’ｏｏｏ’“のデータを入力する。第
６図にデータ変換回路２１の出力データ例を示す。この
ように変換に使用しないＤ／Ａ変換器にゼロデータを入
力することによりアナログスイッチ３を削除することが
できる。第５図に示す回路では２個のＤ／Ａ変換器の利
得精度を合わせる必要がある。変換ゲインが異なると２
次歪を発生することになる。
構成である。第１図に示すＤ／Ａ変換器２の他に、特性
がＤ／Ａ変換器２とほぼ同じＤ／Ａ変換器２２を設け、
データ変換回路は２個のＤ／Ａ変換器にデータを供給す
る。動作は第１図に示したものとほぼ同様であるが、変
換に使用されていない方のＤ／Ａ変換器には出力電流が
０゛となるように’ｏｏｏ’“のデータを入力する。第
６図にデータ変換回路２１の出力データ例を示す。この
ように変換に使用しないＤ／Ａ変換器にゼロデータを入
力することによりアナログスイッチ３を削除することが
できる。第５図に示す回路では２個のＤ／Ａ変換器の利
得精度を合わせる必要がある。変換ゲインが異なると２
次歪を発生することになる。
このため第５図では共通のリファレンズ電圧を２個のＤ
／Ａ変換器に供給して利得精度を合わせている。２個の
Ｄ／Ａ変換器のオフセット誤差は存在しても２個のＤ／
Ａ変換器の出力を常に加算しているためリニアリティ精
度に対しては問題にならない。
／Ａ変換器に供給して利得精度を合わせている。２個の
Ｄ／Ａ変換器のオフセット誤差は存在しても２個のＤ／
Ａ変換器の出力を常に加算しているためリニアリティ精
度に対しては問題にならない。
本発明によれば、入力ディジタルデータの中点即ち′１
００・・・００゛では電流を引き込むことも押し出すこ
ともなく、電流電圧変換器の出力は一定レベルにあり、
中点より下では電流反転回路がＩＬＳＢずつ電流を押し
出し、中点より上ではＤ／Ａ変換器がＩＬＳＢずつ引き
込むため中点付近の変換リニアリティは理想状態にでき
る。
００・・・００゛では電流を引き込むことも押し出すこ
ともなく、電流電圧変換器の出力は一定レベルにあり、
中点より下では電流反転回路がＩＬＳＢずつ電流を押し
出し、中点より上ではＤ／Ａ変換器がＩＬＳＢずつ引き
込むため中点付近の変換リニアリティは理想状態にでき
る。
第１図は本発明の一実施例を示すブロック図、第２図は
データ変換回路の出力データの対応関係を示す図、第３
図は電流出力型Ｄ／Ａ変換器の構成図、第４図は電流反
転回路の一例を示す回路図、第５図は本発明の他の実施
例を示す図、第６図は第５図のデータ反転回路２１の入
出力データ構成を示す図である。 １．２１・・・データ変換回路、 ２．２２・・・Ｄ
／Ａ変換器 ３・・・アナログスイッチ、４・・・電流
反転回牙 図 罰２図 入力丁゛−フ 土カデ゛ フ ２の袖“のＪ」更デ゛−タ 凭ｊ図 イ カ４図 ０Ｕ丁 入力テ°−タ ーＧ履 上刃テ゛−り ＤｌＡ夛役器Ａ ｖｌＡ對灸器δ
データ変換回路の出力データの対応関係を示す図、第３
図は電流出力型Ｄ／Ａ変換器の構成図、第４図は電流反
転回路の一例を示す回路図、第５図は本発明の他の実施
例を示す図、第６図は第５図のデータ反転回路２１の入
出力データ構成を示す図である。 １．２１・・・データ変換回路、 ２．２２・・・Ｄ
／Ａ変換器 ３・・・アナログスイッチ、４・・・電流
反転回牙 図 罰２図 入力丁゛−フ 土カデ゛ フ ２の袖“のＪ」更デ゛−タ 凭ｊ図 イ カ４図 ０Ｕ丁 入力テ°−タ ーＧ履 上刃テ゛−り ＤｌＡ夛役器Ａ ｖｌＡ對灸器δ
Claims (1)
- 【特許請求の範囲】 １、ディジタルデータのＭＳＢ（最上位ビット）の値に
応じてディジタルデータを変換するデータ変換回路と、
データ変換回路の出力データをアナログ電流に変換する
電流出力型Ｄ／Ａ変換器と、前記Ｄ／Ａ変換器の出力電
流の極性を反転させる電流反転回路と、電流電圧変換回
路とを備え、前記ディジタルデータのＭＳＢの値に応じ
て前記Ｄ／Ａ変換器の出力電流と前記電流反転回路の出
力電流とを選択して電流電圧変換することを特徴とする
Ｄ／Ａ変換回路。 ２、前記データ変換回路は、ＭＳＢの値が一方のときは
２ビット目以下をそのまま出力し、他方のときは２の補
数変換して２ビット目以下を出力することを特徴とする
請求項１記載のＤ／Ａ変換回路。 ３、前記Ｄ／Ａ変換器の出力電流と、前記電流反転回路
の出力電流を選択して電流電圧変換する手段は、２回路
１接点のスイッチ回路を設け、１接点側を前記Ｄ／Ａ変
換器の出力に接続し、２回路のうちの一方を前記電流反
転回路の入力に接続し、他の一方を前記電流反転回路の
出力と前記電流電圧変換回路との接続点に接続し、前記
入力データのＭＳＢの値に応じて該スイッチ回路を切り
換えることを特徴とする請求項１又は２記載のＤ／Ａ変
換回路。 ４、前記Ｄ／Ａ変換器の出力電流と、前記電流反転回路
の出力電流を選択して電流電圧変換する手段は、前記Ｄ
／Ａ変換器と同様の第２のＤ／Ａ変換器を設け、一方の
Ｄ／Ａ変換器の出力を前記電流電圧変換器の入力に接続
し、他方のＤ／Ａ変換器の出力を前記電流反転回路の入
力に接続し、前記電流反転回路の出力を、該一方のＤ／
Ａ変換器の出力と前記電流電圧変換器との接続点に接続
し、前記データ変換回路は、 ＭＳＢの値に応じて２個のＤ／Ａ変換器のどちらかを選
択し、一方のＤ／Ａ変換器には２ビット目以下のデータ
をそのまま、他の一方のＤ／Ａ変換器には２ビット目以
下のデータを２の補数変換して出力し、選択されていな
い方のＤ／Ａ変換器には電流出力を”０”とするデータ
を入力することを特徴とする請求項１又は２記載のＤ／
Ａ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668690A JPH0423517A (ja) | 1990-05-18 | 1990-05-18 | Ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668690A JPH0423517A (ja) | 1990-05-18 | 1990-05-18 | Ｄ／ａ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423517A true JPH0423517A (ja) | 1992-01-27 |
Family
ID=14941347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12668690A Pending JPH0423517A (ja) | 1990-05-18 | 1990-05-18 | Ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423517A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024057529A1 (ja) * | 2022-09-16 | 2024-03-21 | キオクシア株式会社 | 半導体デバイス及びメモリデバイス |
-
1990
- 1990-05-18 JP JP12668690A patent/JPH0423517A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024057529A1 (ja) * | 2022-09-16 | 2024-03-21 | キオクシア株式会社 | 半導体デバイス及びメモリデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3997892A (en) | Digital to analog converter with improved companding | |
| JP3098243B2 (ja) | 電界効果トランジスタ差動増幅器 | |
| US4928103A (en) | Parallel analog-to-digital converter using 2.sup.(n-1) comparators | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| US5017918A (en) | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| JPH0423517A (ja) | Ｄ／ａ変換回路 | |
| JPH10501115A (ja) | 信号に依存するオフセットを有する作動増幅器及びこのような作動増幅器を含むマルチステップ２重残差アナログ−デジタルコンバータ | |
| JPH0456495B2 (ja) | ||
| US4651132A (en) | Analog to digital converter system for application to pulse code modulation | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPH05227026A (ja) | デジタル・アナログ変換器 | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JP4276745B2 (ja) | ２つのａ／ｄ変換器を有する信号合成回路 | |
| JP6716478B2 (ja) | Ｄ／ａ変換装置 | |
| EP0557052A2 (en) | Analog to digital converter | |
| US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
| JP2696905B2 (ja) | 並列型ａｄコンバータの入力回路 | |
| JPH066227A (ja) | アナログ−デジタルコンバータ | |
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JPH0423515A (ja) | 積分方式ｄ／ａ変換器 | |
| JPH0516739Y2 (ja) | ||
| JPS59181822A (ja) | 並列展開型ｄ／ａ変換器用デコ−ダ | |
| KR960007104Y1 (ko) | 디지탈/아날로그 변환기 |