JPH0423517A - D/a変換回路 - Google Patents
D/a変換回路Info
- Publication number
- JPH0423517A JPH0423517A JP12668690A JP12668690A JPH0423517A JP H0423517 A JPH0423517 A JP H0423517A JP 12668690 A JP12668690 A JP 12668690A JP 12668690 A JP12668690 A JP 12668690A JP H0423517 A JPH0423517 A JP H0423517A
- Authority
- JP
- Japan
- Prior art keywords
- current
- converter
- output
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 41
- 230000000295 complement effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルオーディオ用等特に中点付近の変換
精度を重要とするD/A変換回路に関する。
精度を重要とするD/A変換回路に関する。
従来ディジタルオーディオの分野で一般的に使用されて
いるR−2Rラダ一ネツトワーク方式に代表される重み
付は電流加算方式D/A変換器は、アナログ出力の中点
で、最も精度を確保しにくいMSBか切り換わるため中
点での誤差が最大となるのが一般的であった。ディジタ
ルオーディオではこの中点がアナログ記号の無信号レベ
ルとなるため小記号のりニアリティ、ダイナミックレン
ジ等の項目で問題となり、中点精度の改善が図られてき
た。特開昭57−180229号公報に開示されている
技術も目的は中点精度のよくないD/A変換器を使って
、小信号のりニアリティを改善するものであり、D/A
変換器の入力ディジタルデータにディジタル値のオフセ
ットを加算して変換の中点をMSBの切り換わり点から
ずらすことにより目的を達成している。この方法は比較
的簡単な構成で効果を得ることができる。−例として1
6ビットのディジタルデータに対して512 L S
Bのディジタルオフセットを与えると、微小信号から1
024LSBの振幅のデータまではMSBの切り換わり
点に届かないため、OdBの記号(218LSBの振幅
)に対して一36db以下の信号に関してはりアリティ
が改善される。
いるR−2Rラダ一ネツトワーク方式に代表される重み
付は電流加算方式D/A変換器は、アナログ出力の中点
で、最も精度を確保しにくいMSBか切り換わるため中
点での誤差が最大となるのが一般的であった。ディジタ
ルオーディオではこの中点がアナログ記号の無信号レベ
ルとなるため小記号のりニアリティ、ダイナミックレン
ジ等の項目で問題となり、中点精度の改善が図られてき
た。特開昭57−180229号公報に開示されている
技術も目的は中点精度のよくないD/A変換器を使って
、小信号のりニアリティを改善するものであり、D/A
変換器の入力ディジタルデータにディジタル値のオフセ
ットを加算して変換の中点をMSBの切り換わり点から
ずらすことにより目的を達成している。この方法は比較
的簡単な構成で効果を得ることができる。−例として1
6ビットのディジタルデータに対して512 L S
Bのディジタルオフセットを与えると、微小信号から1
024LSBの振幅のデータまではMSBの切り換わり
点に届かないため、OdBの記号(218LSBの振幅
)に対して一36db以下の信号に関してはりアリティ
が改善される。
上記従来技術は、加算したオフセット以上の振幅の信号
に対しては依然としてMSB切り換わりの誤差が現われ
る。−船釣に信号レベルが大きくなれば誤差の影響は聴
感上軽減されるが、低周波信号に微小信号が重畳された
信号を再生する場合、低周波レベルがオフセット量と一
致すると、この微小信号のりアリティはちとどうりの値
に劣化する。
に対しては依然としてMSB切り換わりの誤差が現われ
る。−船釣に信号レベルが大きくなれば誤差の影響は聴
感上軽減されるが、低周波信号に微小信号が重畳された
信号を再生する場合、低周波レベルがオフセット量と一
致すると、この微小信号のりアリティはちとどうりの値
に劣化する。
2番目の問題として入力信号にオフセットを加算するこ
とにより、最大データはもとのビット数を越えてしまう
点があげられる。もとのビット数でリミッタを設ければ
信号がクリップして歪が増大する。信号レベルに応じて
オフセットの加算をしたりしなかったりする方法もある
が、切り換えノイズ等の問題がある。ディジタル乗算器
を設けて入力信号をグリップしないレベルまで減衰させ
る方法もあるが構成が複雑となり、減衰させた分だけS
/Nも劣化する。本発明の目的は上記した問題の生じな
い、リニアリティのよいD/A変換器を提供することに
ある。
とにより、最大データはもとのビット数を越えてしまう
点があげられる。もとのビット数でリミッタを設ければ
信号がクリップして歪が増大する。信号レベルに応じて
オフセットの加算をしたりしなかったりする方法もある
が、切り換えノイズ等の問題がある。ディジタル乗算器
を設けて入力信号をグリップしないレベルまで減衰させ
る方法もあるが構成が複雑となり、減衰させた分だけS
/Nも劣化する。本発明の目的は上記した問題の生じな
い、リニアリティのよいD/A変換器を提供することに
ある。
上記目的を達成するために、D/A変換器の出力中点付
近でMSBの電流源を切り換えない方式にしたものであ
る。入力ディジタルデータをMSBの値によって変換す
るデータ変換回路と、D/A変換器の出力電流の極性を
反転させる電流反転回路と、MSBの値によってD/A
変換器の出力電流と電流反転回路の出力電流を選択する
アナログスイッチ回路と電流電圧変換器とから構成した
ものである。
近でMSBの電流源を切り換えない方式にしたものであ
る。入力ディジタルデータをMSBの値によって変換す
るデータ変換回路と、D/A変換器の出力電流の極性を
反転させる電流反転回路と、MSBの値によってD/A
変換器の出力電流と電流反転回路の出力電流を選択する
アナログスイッチ回路と電流電圧変換器とから構成した
ものである。
また、アナログスイッチ回路を使用しなくてもすむ回路
として、中点以上の変換を行うD/A変換器と中点未満
の変換を行なうD/A変換器を備え、一方のD/’、A
変換器の出力には電流反転回路を接続し、他方のD/A
変換器出力と電流反転回路の出力とを接続して電流電圧
変換器に入力し、一方のD/A変換器が動作していると
きは、他方のD/A変換器の出力電流をゼロにするデー
タをデータ変換器から出力するようにしたものである。
として、中点以上の変換を行うD/A変換器と中点未満
の変換を行なうD/A変換器を備え、一方のD/’、A
変換器の出力には電流反転回路を接続し、他方のD/A
変換器出力と電流反転回路の出力とを接続して電流電圧
変換器に入力し、一方のD/A変換器が動作していると
きは、他方のD/A変換器の出力電流をゼロにするデー
タをデータ変換器から出力するようにしたものである。
説明の簡単化のためディジタル入力データはオフセット
バイナリコードとする。データ変換回路はMSBの値が
°1゛′のときは2ビット目以下のデータをそのまま出
力し、D/A変換器の出力電流をそのままの極性で電流
電圧変換を行なう。
バイナリコードとする。データ変換回路はMSBの値が
°1゛′のときは2ビット目以下のデータをそのまま出
力し、D/A変換器の出力電流をそのままの極性で電流
電圧変換を行なう。
MSBの値が′0゛′のときはデータ変換回路は2の補
数変換を行なってD/A変換器に入力し、D/A変換器
の出力電流は電流値はそのままで極性のみ反転する電流
反転回路に入力され、その出力が電流電圧変換される。
数変換を行なってD/A変換器に入力し、D/A変換器
の出力電流は電流値はそのままで極性のみ反転する電流
反転回路に入力され、その出力が電流電圧変換される。
それによって中点では電流電圧変換器の入力は押し出す
電流も引き込む電流も0となり、中点より上ではILs
Bずつ引き込む電流が増えて行き、中点より下でもIL
sBずつ押し出す電流が増えて行くため、中点付近でM
SBの重みすけした電流源が切り換わることがなく、大
きな誤差が出力されることがない。
電流も引き込む電流も0となり、中点より上ではILs
Bずつ引き込む電流が増えて行き、中点より下でもIL
sBずつ押し出す電流が増えて行くため、中点付近でM
SBの重みすけした電流源が切り換わることがなく、大
きな誤差が出力されることがない。
以下、本発明の一実施例を第1図により説明する。第1
図において、1はデータ変換回路、2は電流出力型D/
A変換器、3はアナログスイッチ。
図において、1はデータ変換回路、2は電流出力型D/
A変換器、3はアナログスイッチ。
4は電流反転回路、5は電流電圧変換器、6はD/A変
換回路の電圧出力端子である。データ変換回路1は入力
ディジタルデータのMSBの値に応じてデータを変換し
2ビット目からLSBまでの値をD/A変換器2に出力
すると同時にアナログスイッチ3を切り換える。簡単の
ため入力データを4ビットとした場合の変換データを第
2図に示す。第2図において左側は入力データでありオ
フセットバイナリコードとする。MSBが1のときは2
ビット目からLSBまでのデータをそのまま出力する。
換回路の電圧出力端子である。データ変換回路1は入力
ディジタルデータのMSBの値に応じてデータを変換し
2ビット目からLSBまでの値をD/A変換器2に出力
すると同時にアナログスイッチ3を切り換える。簡単の
ため入力データを4ビットとした場合の変換データを第
2図に示す。第2図において左側は入力データでありオ
フセットバイナリコードとする。MSBが1のときは2
ビット目からLSBまでのデータをそのまま出力する。
MSBがOのときは第2図に示すように2の補数変換を
行なって2ビット目からLSBまでのデータを出力する
。2の補数変換は1と00値を入換え、最下位ビット(
L S B)に1加算するだけの処理であり周知の技術
であるので構成は省略する。第3図は一般的な重み付は
電流加算方式のD/A変換器の構成を示す。R−2Rラ
ダ一ネツトワーク方式と呼ばれる方式であり、簡単化の
ため4ビット構成で示した。入力ディジタルデータが’
1011 ”と入力された場合、各スイッチが図示し
たように接続され、基準となる定電流量■oに対して の電流が、電流出力端子7から引き込まれる。この種の
D/A変換器は電流を引き込む方向のみで動作する。第
4図は電流反転回路の一例を示す図であり、電流値は同
じで電流の方向のみを反転させる。第4図に示す回路は
一般的な電流ミラー回路を基本にしており、トランジス
タのベース電流による誤差を低減するためトランジスタ
14が追加されている。トランジスタ11.12.13
.14.をそれぞれQ l l + Ql 2 + Q
l 3g Ql 4とし、それぞれのベース電流を1
u + + + 1 n l 211 n + s +
i n + 4とする。15.16はQll+Q12
+のベース・エミッタ間電位(V、、K)のバラツキ、
による電流誤差を低減させる抵抗であり、その値をR1
5,RIB、 とする。いまRl 5 = RI 11
に設計し、Q、1トQ、2はVllll、 hl24.
とも充分ペア性の良イトランジスタとし、Q13とQl
4もh 11 ):のペア性は良いものとする。
行なって2ビット目からLSBまでのデータを出力する
。2の補数変換は1と00値を入換え、最下位ビット(
L S B)に1加算するだけの処理であり周知の技術
であるので構成は省略する。第3図は一般的な重み付は
電流加算方式のD/A変換器の構成を示す。R−2Rラ
ダ一ネツトワーク方式と呼ばれる方式であり、簡単化の
ため4ビット構成で示した。入力ディジタルデータが’
1011 ”と入力された場合、各スイッチが図示し
たように接続され、基準となる定電流量■oに対して の電流が、電流出力端子7から引き込まれる。この種の
D/A変換器は電流を引き込む方向のみで動作する。第
4図は電流反転回路の一例を示す図であり、電流値は同
じで電流の方向のみを反転させる。第4図に示す回路は
一般的な電流ミラー回路を基本にしており、トランジス
タのベース電流による誤差を低減するためトランジスタ
14が追加されている。トランジスタ11.12.13
.14.をそれぞれQ l l + Ql 2 + Q
l 3g Ql 4とし、それぞれのベース電流を1
u + + + 1 n l 211 n + s +
i n + 4とする。15.16はQll+Q12
+のベース・エミッタ間電位(V、、K)のバラツキ、
による電流誤差を低減させる抵抗であり、その値をR1
5,RIB、 とする。いまRl 5 = RI 11
に設計し、Q、1トQ、2はVllll、 hl24.
とも充分ペア性の良イトランジスタとし、Q13とQl
4もh 11 ):のペア性は良いものとする。
この場合 1llz=L++。
■111り :I It + 4
となり、電流反転回路4の入力端子の電流をIIN。
出力端子の電流をIOU’r+ Q++のコレクタ電流
をiA。
をiA。
Ql2のコレクタ電流をin、抵抗15.16に流れる
電流をそれぞれIll、ICとすると 11N=IA +111口 in =L+Lo++=LNj+++3+1o++Ic
Ill 1 n = l c l o l 21
o 11 T = 1 +、+ 1 u l 4となる
ので 1ou、r= jc 1+112 +1111411
N 1. o l 3+16+ +−1+++ +
+111141N となって、入力電流は値が同じで極性のみ反転すること
ができる。電流電圧変換器5は一般的な抵抗帰還のオペ
アンプで構成されている。アナログスイッチは汎用CM
O8IC(HDL4053)である。
電流をそれぞれIll、ICとすると 11N=IA +111口 in =L+Lo++=LNj+++3+1o++Ic
Ill 1 n = l c l o l 21
o 11 T = 1 +、+ 1 u l 4となる
ので 1ou、r= jc 1+112 +1111411
N 1. o l 3+16+ +−1+++ +
+111141N となって、入力電流は値が同じで極性のみ反転すること
ができる。電流電圧変換器5は一般的な抵抗帰還のオペ
アンプで構成されている。アナログスイッチは汎用CM
O8IC(HDL4053)である。
第1図において、“’1000’“のデータが入力され
た場合、データ変換回路の出力は’ooo”であり、電
流スイッチ3はb側に接続され、D/A変換器2と電流
電圧変換器5が接続される。D/Δ変換器2は電流を引
き込まないので、D/A出力端子6は0■となる。”
1001”のデータに対しては“OO] ”のデータが
D/A変換器2に入力され、D/A変換器はILSB分
の電流を引き込み、6の出力電位はI L S B分だ
け上昇する。
た場合、データ変換回路の出力は’ooo”であり、電
流スイッチ3はb側に接続され、D/A変換器2と電流
電圧変換器5が接続される。D/Δ変換器2は電流を引
き込まないので、D/A出力端子6は0■となる。”
1001”のデータに対しては“OO] ”のデータが
D/A変換器2に入力され、D/A変換器はILSB分
の電流を引き込み、6の出力電位はI L S B分だ
け上昇する。
同様に’1010’“に対しては、6の出力は2 L
S B分だけ上昇する。”’0111”のデータが入力
されると、データ変換回路は’ OO] ”のデータを
出力し、アナログスイッチ回路3をa側に接続する。D
/A変換器2は1− L S B分の電流を引き込み、
電流反転回路4はI LSB分の電流を押し出す。電流
電圧変換器5の出力端子6はILSB分だけ電位が下降
する。0110”に対しては2LSB分だけ出力電位が
下降する。このように中点データ゛’1000”を境に
電流を引き込むか、押し出す動作を行なうため、中点で
従来のように最大重み付は電流が切り換わることなく、
リニアリティの良い変換を行なうことができる。ディジ
タルオフセットを加算しないので最大信号に対してクリ
ップすることもない。
S B分だけ上昇する。”’0111”のデータが入力
されると、データ変換回路は’ OO] ”のデータを
出力し、アナログスイッチ回路3をa側に接続する。D
/A変換器2は1− L S B分の電流を引き込み、
電流反転回路4はI LSB分の電流を押し出す。電流
電圧変換器5の出力端子6はILSB分だけ電位が下降
する。0110”に対しては2LSB分だけ出力電位が
下降する。このように中点データ゛’1000”を境に
電流を引き込むか、押し出す動作を行なうため、中点で
従来のように最大重み付は電流が切り換わることなく、
リニアリティの良い変換を行なうことができる。ディジ
タルオフセットを加算しないので最大信号に対してクリ
ップすることもない。
第5図は本発明の別の実施例を示す図である。
11 ゛
第5図は第1図に示すアナログスイッチ3を不要とした
構成である。第1図に示すD/A変換器2の他に、特性
がD/A変換器2とほぼ同じD/A変換器22を設け、
データ変換回路は2個のD/A変換器にデータを供給す
る。動作は第1図に示したものとほぼ同様であるが、変
換に使用されていない方のD/A変換器には出力電流が
0゛となるように’ooo’“のデータを入力する。第
6図にデータ変換回路21の出力データ例を示す。この
ように変換に使用しないD/A変換器にゼロデータを入
力することによりアナログスイッチ3を削除することが
できる。第5図に示す回路では2個のD/A変換器の利
得精度を合わせる必要がある。変換ゲインが異なると2
次歪を発生することになる。
構成である。第1図に示すD/A変換器2の他に、特性
がD/A変換器2とほぼ同じD/A変換器22を設け、
データ変換回路は2個のD/A変換器にデータを供給す
る。動作は第1図に示したものとほぼ同様であるが、変
換に使用されていない方のD/A変換器には出力電流が
0゛となるように’ooo’“のデータを入力する。第
6図にデータ変換回路21の出力データ例を示す。この
ように変換に使用しないD/A変換器にゼロデータを入
力することによりアナログスイッチ3を削除することが
できる。第5図に示す回路では2個のD/A変換器の利
得精度を合わせる必要がある。変換ゲインが異なると2
次歪を発生することになる。
このため第5図では共通のリファレンズ電圧を2個のD
/A変換器に供給して利得精度を合わせている。2個の
D/A変換器のオフセット誤差は存在しても2個のD/
A変換器の出力を常に加算しているためリニアリティ精
度に対しては問題にならない。
/A変換器に供給して利得精度を合わせている。2個の
D/A変換器のオフセット誤差は存在しても2個のD/
A変換器の出力を常に加算しているためリニアリティ精
度に対しては問題にならない。
本発明によれば、入力ディジタルデータの中点即ち′1
00・・・00゛では電流を引き込むことも押し出すこ
ともなく、電流電圧変換器の出力は一定レベルにあり、
中点より下では電流反転回路がILSBずつ電流を押し
出し、中点より上ではD/A変換器がILSBずつ引き
込むため中点付近の変換リニアリティは理想状態にでき
る。
00・・・00゛では電流を引き込むことも押し出すこ
ともなく、電流電圧変換器の出力は一定レベルにあり、
中点より下では電流反転回路がILSBずつ電流を押し
出し、中点より上ではD/A変換器がILSBずつ引き
込むため中点付近の変換リニアリティは理想状態にでき
る。
第1図は本発明の一実施例を示すブロック図、第2図は
データ変換回路の出力データの対応関係を示す図、第3
図は電流出力型D/A変換器の構成図、第4図は電流反
転回路の一例を示す回路図、第5図は本発明の他の実施
例を示す図、第6図は第5図のデータ反転回路21の入
出力データ構成を示す図である。 1.21・・・データ変換回路、 2.22・・・D
/A変換器 3・・・アナログスイッチ、4・・・電流
反転回牙 図 罰2図 入力丁゛−フ 土カデ゛ フ 2の袖“のJ」更デ゛−タ 凭j図 イ カ4図 0U丁 入力テ°−タ ーG履 上刃テ゛−り DlA夛役器A vlA對灸器δ
データ変換回路の出力データの対応関係を示す図、第3
図は電流出力型D/A変換器の構成図、第4図は電流反
転回路の一例を示す回路図、第5図は本発明の他の実施
例を示す図、第6図は第5図のデータ反転回路21の入
出力データ構成を示す図である。 1.21・・・データ変換回路、 2.22・・・D
/A変換器 3・・・アナログスイッチ、4・・・電流
反転回牙 図 罰2図 入力丁゛−フ 土カデ゛ フ 2の袖“のJ」更デ゛−タ 凭j図 イ カ4図 0U丁 入力テ°−タ ーG履 上刃テ゛−り DlA夛役器A vlA對灸器δ
Claims (1)
- 【特許請求の範囲】 1、ディジタルデータのMSB(最上位ビット)の値に
応じてディジタルデータを変換するデータ変換回路と、
データ変換回路の出力データをアナログ電流に変換する
電流出力型D/A変換器と、前記D/A変換器の出力電
流の極性を反転させる電流反転回路と、電流電圧変換回
路とを備え、前記ディジタルデータのMSBの値に応じ
て前記D/A変換器の出力電流と前記電流反転回路の出
力電流とを選択して電流電圧変換することを特徴とする
D/A変換回路。 2、前記データ変換回路は、MSBの値が一方のときは
2ビット目以下をそのまま出力し、他方のときは2の補
数変換して2ビット目以下を出力することを特徴とする
請求項1記載のD/A変換回路。 3、前記D/A変換器の出力電流と、前記電流反転回路
の出力電流を選択して電流電圧変換する手段は、2回路
1接点のスイッチ回路を設け、1接点側を前記D/A変
換器の出力に接続し、2回路のうちの一方を前記電流反
転回路の入力に接続し、他の一方を前記電流反転回路の
出力と前記電流電圧変換回路との接続点に接続し、前記
入力データのMSBの値に応じて該スイッチ回路を切り
換えることを特徴とする請求項1又は2記載のD/A変
換回路。 4、前記D/A変換器の出力電流と、前記電流反転回路
の出力電流を選択して電流電圧変換する手段は、前記D
/A変換器と同様の第2のD/A変換器を設け、一方の
D/A変換器の出力を前記電流電圧変換器の入力に接続
し、他方のD/A変換器の出力を前記電流反転回路の入
力に接続し、前記電流反転回路の出力を、該一方のD/
A変換器の出力と前記電流電圧変換器との接続点に接続
し、前記データ変換回路は、 MSBの値に応じて2個のD/A変換器のどちらかを選
択し、一方のD/A変換器には2ビット目以下のデータ
をそのまま、他の一方のD/A変換器には2ビット目以
下のデータを2の補数変換して出力し、選択されていな
い方のD/A変換器には電流出力を”0”とするデータ
を入力することを特徴とする請求項1又は2記載のD/
A変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12668690A JPH0423517A (ja) | 1990-05-18 | 1990-05-18 | D/a変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12668690A JPH0423517A (ja) | 1990-05-18 | 1990-05-18 | D/a変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0423517A true JPH0423517A (ja) | 1992-01-27 |
Family
ID=14941347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12668690A Pending JPH0423517A (ja) | 1990-05-18 | 1990-05-18 | D/a変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0423517A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024057529A1 (ja) * | 2022-09-16 | 2024-03-21 | キオクシア株式会社 | 半導体デバイス及びメモリデバイス |
-
1990
- 1990-05-18 JP JP12668690A patent/JPH0423517A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024057529A1 (ja) * | 2022-09-16 | 2024-03-21 | キオクシア株式会社 | 半導体デバイス及びメモリデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3997892A (en) | Digital to analog converter with improved companding | |
JP3098243B2 (ja) | 電界効果トランジスタ差動増幅器 | |
US4928103A (en) | Parallel analog-to-digital converter using 2.sup.(n-1) comparators | |
US4498072A (en) | A/D Converter having a self-bias circuit | |
US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
US5017918A (en) | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter | |
US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
JPH0423517A (ja) | D/a変換回路 | |
JPH10501115A (ja) | 信号に依存するオフセットを有する作動増幅器及びこのような作動増幅器を含むマルチステップ2重残差アナログ−デジタルコンバータ | |
JPH0456495B2 (ja) | ||
US4651132A (en) | Analog to digital converter system for application to pulse code modulation | |
JP2722351B2 (ja) | 撮像信号処理装置 | |
JPH05227026A (ja) | デジタル・アナログ変換器 | |
JP2824837B2 (ja) | アナログデジタル変換器 | |
JP4276745B2 (ja) | 2つのa/d変換器を有する信号合成回路 | |
JP6716478B2 (ja) | D/a変換装置 | |
EP0557052A2 (en) | Analog to digital converter | |
US6362758B1 (en) | Combined input circuit for analog to digital conversion | |
JP2696905B2 (ja) | 並列型adコンバータの入力回路 | |
JPH066227A (ja) | アナログ−デジタルコンバータ | |
KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
JPH0423515A (ja) | 積分方式d/a変換器 | |
JPH0516739Y2 (ja) | ||
JPS59181822A (ja) | 並列展開型d/a変換器用デコ−ダ | |
KR960007104Y1 (ko) | 디지탈/아날로그 변환기 |