JPH0423330Y2 - - Google Patents
Info
- Publication number
- JPH0423330Y2 JPH0423330Y2 JP1985166974U JP16697485U JPH0423330Y2 JP H0423330 Y2 JPH0423330 Y2 JP H0423330Y2 JP 1985166974 U JP1985166974 U JP 1985166974U JP 16697485 U JP16697485 U JP 16697485U JP H0423330 Y2 JPH0423330 Y2 JP H0423330Y2
- Authority
- JP
- Japan
- Prior art keywords
- insulating plate
- metal
- conductive pattern
- metal insulating
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002184 metal Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は金属絶縁板にトランジスタ等のパワー
用半導体チツプをマウントしてなる樹脂封止（モ
ールド）型半導体装置に関するものである。この
種の従来装置の例を第１図に示す。図中１は金属
絶縁板で金属ベース１ａと絶縁層１ｂ及び導電層
１ｃが積層して一体に形成され、又該導電層１ｃ
は回路目的に応じて削設されて導電パターンを形
成している。次に２は前記金属絶縁板１の導電パ
ターン１ｃ上に半田３等によりマウントしたダイ
オード或はトランジスタ等の半導体チツプ、４は
前記半導体チツプと導電パターン間を接続する内
部リード、５は同導電パターンを接続する外部リ
ードで、これらは該導電パターンを介して電気的
に接続され、内部回路を形成している。次に６は
前記金属絶縁板の半導体チツプマウント側をモー
ルドするエポキシ等の外装樹脂材である。この装
置は一般に金属絶縁板１に半導体チツプ２及び内
部リード５をマウントしておき、これを第２図に
示す外部リード用のリードフレーム７に半田付等
により複数個一体に接続する。そしてこれらを金
型成形により夫々該金属絶縁板の半導体チツプマ
ウント側を外装樹脂材６で外装し、更に該リード
フレーム７の所要部を切断することにより、同時
に多数のこの種の装置を製作する。所で係る装置
の製作において、リードフレーム７は後に外部リ
ードとして機能するリード部７ａ乃至７ｄの先端
部では金属絶縁板１が固着されており、上記金型
成形等に供する移動（持ち運び）時に該先端部特
に該絶縁板とリードの接続部に応力が集中し易
く、該接続部付近で該リードが曲る等変形し易
い。このため、該リードフレームと個々の金属絶
縁板の平面度が確保できず、図示しない金型の空
所に該絶縁板を載置する際に該空所底面に密着で
きず、外装樹脂材に樹脂バリが発生する等の問題
があつた。本考案は上記の欠点を解消すると共に
製作容易な半導体装置を提供するもので金属絶縁
板にマウントした半導体チツプと外部リードとを
電気的に接続し、該金属絶縁板の半導体チツプマ
ウント側表面を樹脂材で外装した樹脂封止型半導
体装置において、該金属絶縁板表面上において該
半導体チツプを含む導電パターンと絶縁して固着
され、一端が該外装樹脂材の側面に露出する金属
材を備えてなることを特徴とするものである。第
３図は本考案の一実施例を示す断面図、第４図は
その製作説明図で従来例と同一符号は同等部分を
示す。８は本考案の要部を構成する金属材で一端
を金属絶縁板１の導電層１ｃの一部に半田により
固着され、他端は外装樹脂材６の一側面（図では
外部リード５と反対側）に露出している。以下こ
れについて説明する。第４図ａは金属絶縁板上の
導電パターンの例を示す平面図で１ｃ−ａ乃至１
ｃ−ｅは内部回路を形成するパターン部又ｓは該
内部回路用パターンと絶縁して設けたパターン部
で該パターン部１ｃ−ａ乃至１ｃ−ｄ、には後述
のリード部７ａ乃至７ｄが半田を介して固着さ
れ、１ｃ−ｅには半導体チツプが又、ｓには金属
材が夫々固着される。一方リードフレーム７には
所謂タイバー付のリード部７ａ〜７ｄの他該リー
ド部７ａ〜７ｄと反対側に金属バー８が設けら
れ、夫々リード部及びバー８の先端はほぼ断面Ｌ
字状に形成されている。そしてこのリード部７ａ
〜７ｄ及び金属バー８を夫々対応する導電パター
ンに合せて半田付を行うことにより金属絶縁板と
リードフレームは接続されて一体化される。その
後金型成形により夫々絶縁板の半導体チツプマウ
ント側に外装樹脂６を形成し、該リードフレーム
７のＡ，Ｂ及びＣ方向から切断することにより、
個々の半導体装置を製作する。即ち本考案によれ
ば金属絶縁板１がリードフレームと一体化された
状態では該金属絶縁板は該リードフレームの両側
即ちリード部７ａ〜７ｄと金属バー８により支持
されているために該リード部７ａ〜７ｄと金属絶
縁板１の接続部に加わる応力が緩和されて支持さ
れるために、該リードフレームと金属絶縁板との
平面度が精度よく確保できる。このため金型成形
時に金型空所内での該金属絶縁板の密着性がよい
ため、該金型への組込みが容易であると同時に樹
脂バリのない外装樹脂が形成できる利点がある。
なお、金属バー８は予め内部回路と絶縁されてい
るので、回路動作上問題はない。以上の説明から
明らかなように本考案によれば構造簡単にして製
作容易な装置が提供できるので特に絶縁型パワー
半導体装置に好適である等実用上の効果は大き
い。
用半導体チツプをマウントしてなる樹脂封止（モ
ールド）型半導体装置に関するものである。この
種の従来装置の例を第１図に示す。図中１は金属
絶縁板で金属ベース１ａと絶縁層１ｂ及び導電層
１ｃが積層して一体に形成され、又該導電層１ｃ
は回路目的に応じて削設されて導電パターンを形
成している。次に２は前記金属絶縁板１の導電パ
ターン１ｃ上に半田３等によりマウントしたダイ
オード或はトランジスタ等の半導体チツプ、４は
前記半導体チツプと導電パターン間を接続する内
部リード、５は同導電パターンを接続する外部リ
ードで、これらは該導電パターンを介して電気的
に接続され、内部回路を形成している。次に６は
前記金属絶縁板の半導体チツプマウント側をモー
ルドするエポキシ等の外装樹脂材である。この装
置は一般に金属絶縁板１に半導体チツプ２及び内
部リード５をマウントしておき、これを第２図に
示す外部リード用のリードフレーム７に半田付等
により複数個一体に接続する。そしてこれらを金
型成形により夫々該金属絶縁板の半導体チツプマ
ウント側を外装樹脂材６で外装し、更に該リード
フレーム７の所要部を切断することにより、同時
に多数のこの種の装置を製作する。所で係る装置
の製作において、リードフレーム７は後に外部リ
ードとして機能するリード部７ａ乃至７ｄの先端
部では金属絶縁板１が固着されており、上記金型
成形等に供する移動（持ち運び）時に該先端部特
に該絶縁板とリードの接続部に応力が集中し易
く、該接続部付近で該リードが曲る等変形し易
い。このため、該リードフレームと個々の金属絶
縁板の平面度が確保できず、図示しない金型の空
所に該絶縁板を載置する際に該空所底面に密着で
きず、外装樹脂材に樹脂バリが発生する等の問題
があつた。本考案は上記の欠点を解消すると共に
製作容易な半導体装置を提供するもので金属絶縁
板にマウントした半導体チツプと外部リードとを
電気的に接続し、該金属絶縁板の半導体チツプマ
ウント側表面を樹脂材で外装した樹脂封止型半導
体装置において、該金属絶縁板表面上において該
半導体チツプを含む導電パターンと絶縁して固着
され、一端が該外装樹脂材の側面に露出する金属
材を備えてなることを特徴とするものである。第
３図は本考案の一実施例を示す断面図、第４図は
その製作説明図で従来例と同一符号は同等部分を
示す。８は本考案の要部を構成する金属材で一端
を金属絶縁板１の導電層１ｃの一部に半田により
固着され、他端は外装樹脂材６の一側面（図では
外部リード５と反対側）に露出している。以下こ
れについて説明する。第４図ａは金属絶縁板上の
導電パターンの例を示す平面図で１ｃ−ａ乃至１
ｃ−ｅは内部回路を形成するパターン部又ｓは該
内部回路用パターンと絶縁して設けたパターン部
で該パターン部１ｃ−ａ乃至１ｃ−ｄ、には後述
のリード部７ａ乃至７ｄが半田を介して固着さ
れ、１ｃ−ｅには半導体チツプが又、ｓには金属
材が夫々固着される。一方リードフレーム７には
所謂タイバー付のリード部７ａ〜７ｄの他該リー
ド部７ａ〜７ｄと反対側に金属バー８が設けら
れ、夫々リード部及びバー８の先端はほぼ断面Ｌ
字状に形成されている。そしてこのリード部７ａ
〜７ｄ及び金属バー８を夫々対応する導電パター
ンに合せて半田付を行うことにより金属絶縁板と
リードフレームは接続されて一体化される。その
後金型成形により夫々絶縁板の半導体チツプマウ
ント側に外装樹脂６を形成し、該リードフレーム
７のＡ，Ｂ及びＣ方向から切断することにより、
個々の半導体装置を製作する。即ち本考案によれ
ば金属絶縁板１がリードフレームと一体化された
状態では該金属絶縁板は該リードフレームの両側
即ちリード部７ａ〜７ｄと金属バー８により支持
されているために該リード部７ａ〜７ｄと金属絶
縁板１の接続部に加わる応力が緩和されて支持さ
れるために、該リードフレームと金属絶縁板との
平面度が精度よく確保できる。このため金型成形
時に金型空所内での該金属絶縁板の密着性がよい
ため、該金型への組込みが容易であると同時に樹
脂バリのない外装樹脂が形成できる利点がある。
なお、金属バー８は予め内部回路と絶縁されてい
るので、回路動作上問題はない。以上の説明から
明らかなように本考案によれば構造簡単にして製
作容易な装置が提供できるので特に絶縁型パワー
半導体装置に好適である等実用上の効果は大き
い。
第１図、第２図は従来構造図及びその説明図、
第３図、第４図は本考案の一実施例構造図及びそ
の説明図である。図において１は金属絶縁板、１
ａは金属ベース、１ｂは絶縁層、１ｃは導電層、
１ｃ−ａ〜１ｃ−ｅ及びｓは導電パターン、２は
半導体チツプ、３は半田、４は内部リード、５は
外部リード、６は外装樹脂材、７はリードフレー
ム、７ａ〜７ｄはリード部、８は金属バーであ
る。
第３図、第４図は本考案の一実施例構造図及びそ
の説明図である。図において１は金属絶縁板、１
ａは金属ベース、１ｂは絶縁層、１ｃは導電層、
１ｃ−ａ〜１ｃ−ｅ及びｓは導電パターン、２は
半導体チツプ、３は半田、４は内部リード、５は
外部リード、６は外装樹脂材、７はリードフレー
ム、７ａ〜７ｄはリード部、８は金属バーであ
る。
Claims (1)
- 金属絶縁板上の回路用導電パターンにマウント
した半導体チツプと外部リードとを前記回路用導
電パターンを介して電気的に接続し、該金属絶縁
板の半導体チツプマウント側表面を樹脂材で外装
した樹脂封止型半導体装置において、前記金属絶
縁板上に前記回路用導電パターンと絶縁した導電
パターン部を設け、前記導電パターン部に一端が
固着され、他端が前記外部リードと反対方向の外
装樹脂側面に露出する金属材を備えたことを特徴
とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985166974U JPH0423330Y2 (ja) | 1985-10-30 | 1985-10-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985166974U JPH0423330Y2 (ja) | 1985-10-30 | 1985-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6274340U JPS6274340U (ja) | 1987-05-13 |
| JPH0423330Y2 true JPH0423330Y2 (ja) | 1992-05-29 |
Family
ID=31098461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985166974U Expired JPH0423330Y2 (ja) | 1985-10-30 | 1985-10-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423330Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627948A (en) * | 1979-08-15 | 1981-03-18 | Nec Corp | Hybrid integrated circuit |
| JPS6020946U (ja) * | 1983-07-21 | 1985-02-13 | トヨタ自動車株式会社 | 自動車用小物入れ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972738U (ja) * | 1982-11-08 | 1984-05-17 | 富士通株式会社 | ハイブリツドｉｃ構造 |
-
1985
- 1985-10-30 JP JP1985166974U patent/JPH0423330Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627948A (en) * | 1979-08-15 | 1981-03-18 | Nec Corp | Hybrid integrated circuit |
| JPS6020946U (ja) * | 1983-07-21 | 1985-02-13 | トヨタ自動車株式会社 | 自動車用小物入れ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6274340U (ja) | 1987-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2515086B2 (ja) | 平坦構造様式の電子モジュ―ル | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| JP3877409B2 (ja) | 半導体装置の製造方法 | |
| JP3877410B2 (ja) | 半導体装置の製造方法 | |
| JPH0423330Y2 (ja) | ||
| JPH11163007A (ja) | 半導体装置の製造方法 | |
| JPH0418694B2 (ja) | ||
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JPH11186481A (ja) | リードフレーム | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| JPS642440Y2 (ja) | ||
| JP2517465B2 (ja) | リ―ドフレ―ム | |
| JPS6050346B2 (ja) | 半導体装置の製造方法 | |
| JPH01146376A (ja) | チップｌｅｄ | |
| KR100575859B1 (ko) | 볼 그리드 어레이 패키지 | |
| JPH021862Y2 (ja) | ||
| JPH0142344Y2 (ja) | ||
| JPS6138193Y2 (ja) | ||
| JPS6228780Y2 (ja) | ||
| JP2507271Y2 (ja) | 半導体装置 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPS6032769Y2 (ja) | 半導体素子 | |
| JPS6157542U (ja) |