JPH0423152A - 演算処理装置における診断装置 - Google Patents
演算処理装置における診断装置Info
- Publication number
- JPH0423152A JPH0423152A JP2128608A JP12860890A JPH0423152A JP H0423152 A JPH0423152 A JP H0423152A JP 2128608 A JP2128608 A JP 2128608A JP 12860890 A JP12860890 A JP 12860890A JP H0423152 A JPH0423152 A JP H0423152A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- data
- bus
- local
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 16
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 238000002405 diagnostic procedure Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は演算処理装置における診断装置に関し、特に、
システム全体を制御・管理する中央制御装置(CP U
)に接続され、このCPUの制御の下に所定の演算を行
い且つデータを記憶する演算処理装置においてデータ転
送用ローカルバスの転送状態及び演算処理装置の動作状
態を診断する診断装置に関するものである。
システム全体を制御・管理する中央制御装置(CP U
)に接続され、このCPUの制御の下に所定の演算を行
い且つデータを記憶する演算処理装置においてデータ転
送用ローカルバスの転送状態及び演算処理装置の動作状
態を診断する診断装置に関するものである。
システム全体を制御・管理するCPUに接続され、諸デ
ータの演算及び記憶を実行する演算処理装置において、
当該装置の構成要素回路の間を接続するローカル演算バ
スの正常・異常を診断する従来の回路構成及び診断方法
を第3図を参照して説明する。
ータの演算及び記憶を実行する演算処理装置において、
当該装置の構成要素回路の間を接続するローカル演算バ
スの正常・異常を診断する従来の回路構成及び診断方法
を第3図を参照して説明する。
第3図において、1はシステム全体を制御するCPUで
あり、これに接続された2が演算処理装置である。演算
処理装置2は、CPU接続装置3と演算用制御装置4と
演算装置5と演算用記憶装置6とを含む。CPU接続装
置3はメインバス7でCPUIに接続され、CPU1と
の間でデータのやり取りを行う機能を有する。演算用制
御装置4はCPUIから演算処理プログラムをロードさ
れ、演算処理装置2の全体を制御する機能を有する。演
算装置5は四則演算や論理積和等を実行し、演算された
結果は演算用記憶装置6に記憶される。
あり、これに接続された2が演算処理装置である。演算
処理装置2は、CPU接続装置3と演算用制御装置4と
演算装置5と演算用記憶装置6とを含む。CPU接続装
置3はメインバス7でCPUIに接続され、CPU1と
の間でデータのやり取りを行う機能を有する。演算用制
御装置4はCPUIから演算処理プログラムをロードさ
れ、演算処理装置2の全体を制御する機能を有する。演
算装置5は四則演算や論理積和等を実行し、演算された
結果は演算用記憶装置6に記憶される。
演算処理装置2の前述の構成回路は、演算のデータを転
送するローカル演算バス2a、2b、2c。
送するローカル演算バス2a、2b、2c。
2d、2eと、前記CPUIとの間でデータを転送する
データ転送バスla、lbとで接続されている。以上の
構成を有した演算処理装置2では、演算用制御装置4の
制御の下に演算及びその繰り返し、更に演算結果の記憶
を一定の周期で連続的に実行し、これによって所定演算
と演算結果の記憶が周期的に実行される。
データ転送バスla、lbとで接続されている。以上の
構成を有した演算処理装置2では、演算用制御装置4の
制御の下に演算及びその繰り返し、更に演算結果の記憶
を一定の周期で連続的に実行し、これによって所定演算
と演算結果の記憶が周期的に実行される。
次に上記構成を有する演算処理装置2のローカル演算バ
ス2a〜2eのデータ伝送状態を診断する方法を説明す
る。従来の診断方法では、これらのローカル演算バスを
段階的にチエツクする。先ず、ローカル演算バス2aに
ついて、CPU1が演算用制御装置4を介して演算用記
憶装置6にデータを書き込み、その後書き込んだデータ
を読み出し、バス2aを経由してデータが正しく転送さ
れた否かを調べることによりバス2aを診断する。
ス2a〜2eのデータ伝送状態を診断する方法を説明す
る。従来の診断方法では、これらのローカル演算バスを
段階的にチエツクする。先ず、ローカル演算バス2aに
ついて、CPU1が演算用制御装置4を介して演算用記
憶装置6にデータを書き込み、その後書き込んだデータ
を読み出し、バス2aを経由してデータが正しく転送さ
れた否かを調べることによりバス2aを診断する。
ローカル演算バス2b、2d、2eは、CPUIが演算
用制御装置4とバス2bを介して演算装置5にデータを
送り、バス2eを用いてデータの変化が生じない演算を
実行し、演算された当該データをバス2dを介して演算
用記憶装置6に記憶する。記憶したデータをバス2aを
利用してCPU1が読み出し、送ったデータが正しく処
理されたか否かを調べることにより、バス2b、2d、
2eを一括して診断する。従ってローカル演算バス2b
、2d、2eの診断を行うためには、ローカル演算バス
2aが正常であることが条件である。
用制御装置4とバス2bを介して演算装置5にデータを
送り、バス2eを用いてデータの変化が生じない演算を
実行し、演算された当該データをバス2dを介して演算
用記憶装置6に記憶する。記憶したデータをバス2aを
利用してCPU1が読み出し、送ったデータが正しく処
理されたか否かを調べることにより、バス2b、2d、
2eを一括して診断する。従ってローカル演算バス2b
、2d、2eの診断を行うためには、ローカル演算バス
2aが正常であることが条件である。
最後に、ローカル演算バス2Cについては、CPU1が
演算用制御装置4とバス2aを用いてデータを一旦演算
用記憶装置6に書き込み、その後バス2cで演算装置5
に当該データを送り、演算装置5でデータ変化の生じな
い演算を実行し、次にバス2dを介して演算用記憶装置
6に転送し、前述の場合とは異なるアドレスに当該デー
タを記憶する。その後、バス2aを利用してCPUIが
記憶したデータを読み出し、最初に書き込んだデータが
正しく処理されたか否かを調べることによりバス2cを
診断する。従って、ローカル演算バス2cを診断するた
めにはローカル演算バス2a。
演算用制御装置4とバス2aを用いてデータを一旦演算
用記憶装置6に書き込み、その後バス2cで演算装置5
に当該データを送り、演算装置5でデータ変化の生じな
い演算を実行し、次にバス2dを介して演算用記憶装置
6に転送し、前述の場合とは異なるアドレスに当該デー
タを記憶する。その後、バス2aを利用してCPUIが
記憶したデータを読み出し、最初に書き込んだデータが
正しく処理されたか否かを調べることによりバス2cを
診断する。従って、ローカル演算バス2cを診断するた
めにはローカル演算バス2a。
2dが正常であることが条件となる。
以上の手順を経ることによって演算処理装置2における
すべてのローカル演算バス2a〜2eのデータ伝送状態
を診断することが可能となる。
すべてのローカル演算バス2a〜2eのデータ伝送状態
を診断することが可能となる。
前記の従来の演算処理装置2における複数のローカル演
算バスを診断する方法では、特定のローカル演算バスの
正常・異常を診断するに当たって、他のローカル演算バ
スを利用することが必要となり、診断を所定の順序で段
階的に行わなければならず、手間がかかると共に、診断
に要する時間が長くなるという不具合があった。加えて
、途中で異常なローカル演算バスが発見されると、それ
以後のローカル演算バスについては正常・異常の診断を
行うことができない。
算バスを診断する方法では、特定のローカル演算バスの
正常・異常を診断するに当たって、他のローカル演算バ
スを利用することが必要となり、診断を所定の順序で段
階的に行わなければならず、手間がかかると共に、診断
に要する時間が長くなるという不具合があった。加えて
、途中で異常なローカル演算バスが発見されると、それ
以後のローカル演算バスについては正常・異常の診断を
行うことができない。
また例えば前記のローカル演算バス2b、2d。
2eの診断で明らかなように、複数のローカル演算バス
を同時に診断するため、結果として正常と診断された場
合には、すべてのローカル演算バスが正常と判断できる
が、これに反して、結果として異常と診断された場合に
はどのローカル演算バスが異常であるのかを知ることが
できないという問題が生じる。
を同時に診断するため、結果として正常と診断された場
合には、すべてのローカル演算バスが正常と判断できる
が、これに反して、結果として異常と診断された場合に
はどのローカル演算バスが異常であるのかを知ることが
できないという問題が生じる。
更に従来の診断方法では、演算処理装置2におけるロー
カル演算バス2a〜2eのデータ伝送能力しか診断でき
ず、演算処理装置2自体の動作を調べることはできなか
った。一方、従来において、演算処理装置が一定周期で
動作しているか否かを診断する目的で、演算処理装置内
に動作をトレースするためのトレース装置を設けるよう
に構成したものが存在するが、このトレース装置によれ
ば、演算の結果から診断を行うように構成しているため
、ローカル演算バスの不良であるのか、又は構成回路要
素の同期クロックの不良であるのかを判断できないとい
う不具合を有していた。
カル演算バス2a〜2eのデータ伝送能力しか診断でき
ず、演算処理装置2自体の動作を調べることはできなか
った。一方、従来において、演算処理装置が一定周期で
動作しているか否かを診断する目的で、演算処理装置内
に動作をトレースするためのトレース装置を設けるよう
に構成したものが存在するが、このトレース装置によれ
ば、演算の結果から診断を行うように構成しているため
、ローカル演算バスの不良であるのか、又は構成回路要
素の同期クロックの不良であるのかを判断できないとい
う不具合を有していた。
本発明の目的は、上記の問題に鑑み、ローカル演算バス
の診断を短時間に、容易に且つ正確に行うことができ、
各ローカル演算バスごとに同時に診断結果を得ることが
できると共に、演算処理装置における諸動作が一定の周
期で実行されているか否かを診断できる演算処理装置に
おける診断装置を提供することにある。
の診断を短時間に、容易に且つ正確に行うことができ、
各ローカル演算バスごとに同時に診断結果を得ることが
できると共に、演算処理装置における諸動作が一定の周
期で実行されているか否かを診断できる演算処理装置に
おける診断装置を提供することにある。
本発明に係る第1の演算処理装置における診断装置は、
システム全体を制御する中央制御装置に接続され、中央
制御装置との間でデータのやり取りを行う接続装置と、
この接続装置を経由して中央制御装置から演算処理プロ
グラムをロードされ、このプログラムに従い演算処理を
制御する演算用制御装置と、演算処理を実行する演算装
置と、演算結果を記憶する演算用記憶装置と、前記の各
装置の間を接続し、データの演算・記憶を実行するため
のデータ転送用の複数のローカル演算バスとからなる演
算処理装置において、複数のローカル演算バスを入力側
に接続する演算バストレース装置を設け、この演算バス
トレース装置が所定のタイミングで各ローカル演算バス
上のデータを入力して記憶し、中央処理装置が演算バス
トレース装置に記憶されたデータを読出し当該データに
基づき診断を行うようにしたことを特徴とする。
システム全体を制御する中央制御装置に接続され、中央
制御装置との間でデータのやり取りを行う接続装置と、
この接続装置を経由して中央制御装置から演算処理プロ
グラムをロードされ、このプログラムに従い演算処理を
制御する演算用制御装置と、演算処理を実行する演算装
置と、演算結果を記憶する演算用記憶装置と、前記の各
装置の間を接続し、データの演算・記憶を実行するため
のデータ転送用の複数のローカル演算バスとからなる演
算処理装置において、複数のローカル演算バスを入力側
に接続する演算バストレース装置を設け、この演算バス
トレース装置が所定のタイミングで各ローカル演算バス
上のデータを入力して記憶し、中央処理装置が演算バス
トレース装置に記憶されたデータを読出し当該データに
基づき診断を行うようにしたことを特徴とする。
本発明に係る演算処理装置における診断装置は、前記の
構成において、前記演算バストレース装置の代わりにレ
ジスタ装置を用いることも可能である。
構成において、前記演算バストレース装置の代わりにレ
ジスタ装置を用いることも可能である。
本発明に係る演算処理装置における診断装置は、前記の
各装置構成において、演算用制御装置が診断を行い、そ
の診断結果を前記中央処理装置に転送するように構成す
ることも可能である。
各装置構成において、演算用制御装置が診断を行い、そ
の診断結果を前記中央処理装置に転送するように構成す
ることも可能である。
本発明に係る演算処理装置における診断装置は、前記の
各装置構成において、演算バストレース装置と、中央処
理装置又は演算用制御装置とに基づく診断処理は、中央
処理装置及び演算処理装置が本来の作業処理を実行する
直前に実行されることを特徴とする。
各装置構成において、演算バストレース装置と、中央処
理装置又は演算用制御装置とに基づく診断処理は、中央
処理装置及び演算処理装置が本来の作業処理を実行する
直前に実行されることを特徴とする。
本発明による演算処理装置おける診断装置では、演算処
理装置の内部に演算バストレース装置を設け、この演算
バストレース装置は、演算用制御装置の制御に基づき、
演算処理装置内の複数のローカル演算バスに関し当該バ
ス上を伝送される演算データをバスごとに所定のタイミ
ングでフェッチし、記憶する。従って1回のフェッチ動
作ですべてのローカル演算バスの演算データを同時に取
り込むと共に、このデータの取り込みを診断プログラム
の開始時から演算処理装置の演算の周期に同期させて行
い、これによりすべてのローカル演算バスのデータを逐
次記憶する。こうして演算バストレース装置によって得
られたデータを用いて中央処理装置又は演算用制御装置
が各ローカル演算バスのデータ伝送と演算処理装置の動
作について診断を行う。演算バストレース装置の代わり
に同様な機能を発揮するように構成されたレジスタ装置
を用いることも可能である。
理装置の内部に演算バストレース装置を設け、この演算
バストレース装置は、演算用制御装置の制御に基づき、
演算処理装置内の複数のローカル演算バスに関し当該バ
ス上を伝送される演算データをバスごとに所定のタイミ
ングでフェッチし、記憶する。従って1回のフェッチ動
作ですべてのローカル演算バスの演算データを同時に取
り込むと共に、このデータの取り込みを診断プログラム
の開始時から演算処理装置の演算の周期に同期させて行
い、これによりすべてのローカル演算バスのデータを逐
次記憶する。こうして演算バストレース装置によって得
られたデータを用いて中央処理装置又は演算用制御装置
が各ローカル演算バスのデータ伝送と演算処理装置の動
作について診断を行う。演算バストレース装置の代わり
に同様な機能を発揮するように構成されたレジスタ装置
を用いることも可能である。
以下に、本発明の実施例を添付図面に基づいて説明する
。
。
第1図は本発明に係る演算処理装置における診断装置の
構成例を示し、第2図は演算バストレース装置の詳細回
路を示す。第1図及び第2図において前述の第3図で説
明した同一の要素には同一の符号を付している。第1図
において、1はシステム全体を制御・管理するCPU、
2はCPUIによって制御され、且つ本発明に係る診断
装置が適用された演算処理装置である。3はCPU接続
装置、4は演算用制御装置、5は演算装置、6は演算用
記憶装置であり、これらは第3図で既に説明した回路要
素である。これらの回路は、メインバス7とデータ転送
バスla、lbとローカル演算バス2a〜2eによって
接続されている。
構成例を示し、第2図は演算バストレース装置の詳細回
路を示す。第1図及び第2図において前述の第3図で説
明した同一の要素には同一の符号を付している。第1図
において、1はシステム全体を制御・管理するCPU、
2はCPUIによって制御され、且つ本発明に係る診断
装置が適用された演算処理装置である。3はCPU接続
装置、4は演算用制御装置、5は演算装置、6は演算用
記憶装置であり、これらは第3図で既に説明した回路要
素である。これらの回路は、メインバス7とデータ転送
バスla、lbとローカル演算バス2a〜2eによって
接続されている。
上記演算処理装置2では、更に演算バスト−レス装置8
が設けられる。演算バストレース装置8では、その入力
側にローカル演算バス28〜2eのそれぞれから分岐さ
れたバス部分が接続され、その出力側にはCPU接続装
置3とつながるデータ転送バスICが接続されている。
が設けられる。演算バストレース装置8では、その入力
側にローカル演算バス28〜2eのそれぞれから分岐さ
れたバス部分が接続され、その出力側にはCPU接続装
置3とつながるデータ転送バスICが接続されている。
従って、入力側の接続関係に基づき、演算バストレース
装置8は各ローカル演算バス2a〜2e上を伝送される
演算データを適当なタイミングで読み込み、記憶するこ
とができる。第2図に示されるように、演算バストレー
ス装置8には分岐されたローカル演算バス2a〜2eが
それぞれ接続されている。演算バストレース装置8の内
部にはローカル演算バス2a〜2eのそれぞれに対応し
てトレース装置81〜85が設けられ、これらのトレー
ス装置81〜85に、対応するローカル演算バス28〜
2eのデータが所定のタイミングでフェッチされ記憶さ
れる。なお第2図に示されるように、各トレース装置8
1〜85がデータを取り込みフェッチするタイミングは
演算用制御装置4の制御によって決定される。また各ト
レース装置81〜85からデータを取り出すタイミング
はCPU接続装置3の制御によって決定される。
装置8は各ローカル演算バス2a〜2e上を伝送される
演算データを適当なタイミングで読み込み、記憶するこ
とができる。第2図に示されるように、演算バストレー
ス装置8には分岐されたローカル演算バス2a〜2eが
それぞれ接続されている。演算バストレース装置8の内
部にはローカル演算バス2a〜2eのそれぞれに対応し
てトレース装置81〜85が設けられ、これらのトレー
ス装置81〜85に、対応するローカル演算バス28〜
2eのデータが所定のタイミングでフェッチされ記憶さ
れる。なお第2図に示されるように、各トレース装置8
1〜85がデータを取り込みフェッチするタイミングは
演算用制御装置4の制御によって決定される。また各ト
レース装置81〜85からデータを取り出すタイミング
はCPU接続装置3の制御によって決定される。
上記の演算バストレース装置8における各トレース装置
81−〜85は、メモリ機能を有し、所定の時間間隔で
周期的に読み込み、フェッチした演算データを時間順序
に従って記憶する機能を有している。
81−〜85は、メモリ機能を有し、所定の時間間隔で
周期的に読み込み、フェッチした演算データを時間順序
に従って記憶する機能を有している。
次に演算バストレース装置8に基づく本実施例の診断方
法について説明する。ローカル演算バス2a〜2eを診
断するためのプログラムはCPU1のメモリに蓄えられ
ている。CPUIが演算処理装置2のローカル演算バス
28〜2eの診断を行う場合には診断プログラムをCP
U接続装置3を介して演算用制御装置4にロードする。
法について説明する。ローカル演算バス2a〜2eを診
断するためのプログラムはCPU1のメモリに蓄えられ
ている。CPUIが演算処理装置2のローカル演算バス
28〜2eの診断を行う場合には診断プログラムをCP
U接続装置3を介して演算用制御装置4にロードする。
次に、CPUIのRUN命令により演算用制御装置4が
診断動作を開始する。この場合、演算用制御装置4が演
算処理装置2を制御し、演算装置5に四則演算や論理積
和等の算術を行わせ、演算用記憶装置16が演算結果又
は演算途中の一時退避のデータを記憶する。演算バスト
レース装置8は、データの演算又は記憶に用いられるデ
ータ転送用のローカル演算バス28〜2eをトレースす
る。
診断動作を開始する。この場合、演算用制御装置4が演
算処理装置2を制御し、演算装置5に四則演算や論理積
和等の算術を行わせ、演算用記憶装置16が演算結果又
は演算途中の一時退避のデータを記憶する。演算バスト
レース装置8は、データの演算又は記憶に用いられるデ
ータ転送用のローカル演算バス28〜2eをトレースす
る。
四則演算や論理積和等の算術は演算装置5において実行
されるが、演算装置5へのデータの入力は、演算用制御
装置4からローカル演算バス2bを介して直接に入力さ
れるか、又はローカル演算バス2aと演算用記憶装置6
とローカル演算バス2cを介して入力されるか、又は演
算の繰り返しにより演算装置5で得た結果をローカル演
算バス1eを介して入力される。演算の結果は演算装置
5からローカル演算バス2eを介して演算用記憶装置6
に記憶される。演算用記憶装置6に記憶されたデータは
、その後CPUIがデータ転送バス1b及びCPU接続
装置3を経由して読み取る。
されるが、演算装置5へのデータの入力は、演算用制御
装置4からローカル演算バス2bを介して直接に入力さ
れるか、又はローカル演算バス2aと演算用記憶装置6
とローカル演算バス2cを介して入力されるか、又は演
算の繰り返しにより演算装置5で得た結果をローカル演
算バス1eを介して入力される。演算の結果は演算装置
5からローカル演算バス2eを介して演算用記憶装置6
に記憶される。演算用記憶装置6に記憶されたデータは
、その後CPUIがデータ転送バス1b及びCPU接続
装置3を経由して読み取る。
上記の演算等が演算処理装置2で行われている時に、演
算バストレース装置8は所定のタイミングでローカル演
算バス2a〜2eのそれぞれのデータを対応するトレー
ス装置81〜85にトレースする。演算バストレース装
置8は、ローカル演算バス2a〜2eのそれぞれが演算
データを正確に伝送しているか否か、及び演算処理装置
5の演算・その繰り返し・記憶の動作が一定周期で実行
されているか否か、を診断することを目的とする。
算バストレース装置8は所定のタイミングでローカル演
算バス2a〜2eのそれぞれのデータを対応するトレー
ス装置81〜85にトレースする。演算バストレース装
置8は、ローカル演算バス2a〜2eのそれぞれが演算
データを正確に伝送しているか否か、及び演算処理装置
5の演算・その繰り返し・記憶の動作が一定周期で実行
されているか否か、を診断することを目的とする。
上記の演算において、演算装置5のデータフエツチ及び
演算、記憶は一定の周期で行われる。演算の繰り返しで
は、初期データのフェッチ、その演算と結果のフェッチ
、最後に演算と記憶、というように複数の動作が同時に
行われる。従って演算バストレース装置8は、診断プロ
プラムの開始から演算の周期に同期させてローカル演算
バス2a〜2eのすべてのデータを逐次記憶する。この
ようにして、演算用制御装置4の制御の下に演算バスト
レース装置8に記憶されたデータは、CPU接続バス2
C及びCPU接続装置3を介してCPU1に読み取られ
、CPUIにおいてその後各ローカル演算バスのデータ
伝送、演算処理装置2の動作が正常であるか否かが診断
される。
演算、記憶は一定の周期で行われる。演算の繰り返しで
は、初期データのフェッチ、その演算と結果のフェッチ
、最後に演算と記憶、というように複数の動作が同時に
行われる。従って演算バストレース装置8は、診断プロ
プラムの開始から演算の周期に同期させてローカル演算
バス2a〜2eのすべてのデータを逐次記憶する。この
ようにして、演算用制御装置4の制御の下に演算バスト
レース装置8に記憶されたデータは、CPU接続バス2
C及びCPU接続装置3を介してCPU1に読み取られ
、CPUIにおいてその後各ローカル演算バスのデータ
伝送、演算処理装置2の動作が正常であるか否かが診断
される。
以上の如くして、演算バストレース8の機能によって演
算処理装置2のローカル演算バス2a〜2eのデータ伝
送動作及び演算処理装置2全体の演算動作の診断が行わ
れるが、診断を行うタイミングとしては、通常CPUI
が実行すべき本来の仕事、例えば画像演算処理等を実行
する直前に行われる。従って、診断のための動作は可能
な限り短時間で行われる必要がある。
算処理装置2のローカル演算バス2a〜2eのデータ伝
送動作及び演算処理装置2全体の演算動作の診断が行わ
れるが、診断を行うタイミングとしては、通常CPUI
が実行すべき本来の仕事、例えば画像演算処理等を実行
する直前に行われる。従って、診断のための動作は可能
な限り短時間で行われる必要がある。
また演算バストレース装置8の代わりに、単にローカル
演算バスのそれぞれのデータをフェッチするレジスタ装
置を用いることができる。この場合のデータをフェッチ
するタイミングは、診断プログラムに基づき演算処理装
置2でデータのフェッチ、演算、記憶の動作を実行し、
すべてのローカル演算バスが有効な状態となるときにレ
ジスタでフェッチする。これを複数回繰り返すことによ
り前記演算バストレース装置8と同等の機能を発揮させ
ることができる。
演算バスのそれぞれのデータをフェッチするレジスタ装
置を用いることができる。この場合のデータをフェッチ
するタイミングは、診断プログラムに基づき演算処理装
置2でデータのフェッチ、演算、記憶の動作を実行し、
すべてのローカル演算バスが有効な状態となるときにレ
ジスタでフェッチする。これを複数回繰り返すことによ
り前記演算バストレース装置8と同等の機能を発揮させ
ることができる。
また前記実施例では、診断を行う主体はCPU1である
が、その代わりに演算用制御装置4に診断を行わせるよ
うに構成することもできる。この場合には、画像処理等
の演算が行われていないときに演算用制御装置4に自己
診断を行わせ、画像処理動作の直前にCPUIが診断結
果を確認するように構成されるのが望ましい。
が、その代わりに演算用制御装置4に診断を行わせるよ
うに構成することもできる。この場合には、画像処理等
の演算が行われていないときに演算用制御装置4に自己
診断を行わせ、画像処理動作の直前にCPUIが診断結
果を確認するように構成されるのが望ましい。
以上の説明で明らかなように本発明によれば、演算処理
装置に演算バストレース装置を設けるようにしたため、
1回の診断動作を実行するだけで演算処理装置の複数の
ローカル演算バスのいずれにおいて不具合が発生したか
を容易に、迅速に且つ正確に発見することができる。ま
た演算処理装置が診断のための演算処理を行っている時
に、演算バストレース装置が、所定のタイミングで、す
なわち演算の周期に同期させて周期的にすべてのローカ
ル演算バスの演算データを記憶するようにしたため、こ
れらのデータに基づき演算処理装置の動作内容の異常原
因を詳細に且つ正確に診断することができる。
装置に演算バストレース装置を設けるようにしたため、
1回の診断動作を実行するだけで演算処理装置の複数の
ローカル演算バスのいずれにおいて不具合が発生したか
を容易に、迅速に且つ正確に発見することができる。ま
た演算処理装置が診断のための演算処理を行っている時
に、演算バストレース装置が、所定のタイミングで、す
なわち演算の周期に同期させて周期的にすべてのローカ
ル演算バスの演算データを記憶するようにしたため、こ
れらのデータに基づき演算処理装置の動作内容の異常原
因を詳細に且つ正確に診断することができる。
第1図は本発明に係る診断装置の実施例を示すブロック
構成図、第2図は演算バストレース装置の詳細回路図、
第3図は従来の診断方法を説明するための回路図である
。 〔符号の説明〕 1・・・・・・中央処理装置(CP U)2・・・・・
・演算処理装置 2 a〜2e 3 ・ ・ ・ − 4・ φ φ ・ 5 ・ ・ ・ ・ 6 ・ ・ ・ ・ 8 ・ ・ ・ ・ 81〜85 ・ローカル演算バス ・CPU接続装置 ・演算用制御装置 ・演算装置 ・演算用記憶装置 ・演算バストレース装置 ・トレース装置
構成図、第2図は演算バストレース装置の詳細回路図、
第3図は従来の診断方法を説明するための回路図である
。 〔符号の説明〕 1・・・・・・中央処理装置(CP U)2・・・・・
・演算処理装置 2 a〜2e 3 ・ ・ ・ − 4・ φ φ ・ 5 ・ ・ ・ ・ 6 ・ ・ ・ ・ 8 ・ ・ ・ ・ 81〜85 ・ローカル演算バス ・CPU接続装置 ・演算用制御装置 ・演算装置 ・演算用記憶装置 ・演算バストレース装置 ・トレース装置
Claims (4)
- (1)システム全体を制御する中央制御装置に接続され
、前記中央制御装置との間でデータのやり取りを行う接
続装置と、この接続装置を経由して前記中央制御装置か
ら演算処理プログラムをロードされ、このプログラムに
従い演算処理を制御する演算用制御装置と、前記演算処
理を実行する演算装置と、演算結果を記憶する演算用記
憶装置と、前記の各装置の間を接続し、データの演算・
記憶を実行するためのデータ転送用の複数のローカル演
算バスとからなる演算処理装置において、複数の前記ロ
ーカル演算バスを入力側に接続する演算バストレース装
置を設け、この演算バストレース装置が所定のタイミン
グで前記各ローカル演算バス上のデータを入力して記憶
し、前記中央処理装置が前記演算バストレース装置に記
憶されたデータを読出し当該データに基づき診断を行う
ようにしたことを特徴とする演算処理装置における診断
装置。 - (2)請求項1記載の演算処理装置における診断装置に
おいて、前記演算バストレース装置の代わりにレジスタ
装置を用いたことを特徴とする演算処理装置における診
断装置。 - (3)請求項1又は2記載の演算処理装置における診断
装置において、前記演算用制御装置が診断を行い、その
診断結果を前記中央処理装置に転送するように構成した
ことを特徴とする演算処理装置における診断装置。 - (4)請求項1〜3のいずれか1項に記載の演算処理装
置における診断装置において、前記演算バストレース装
置と、前記中央処理装置又は前記演算用制御装置とに基
づく診断処理は、前記中央処理装置及び前記演算処理装
置が本来の作業処理を実行する直前に実行されることを
特徴とする演算処理装置における診断装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2128608A JPH0423152A (ja) | 1990-05-18 | 1990-05-18 | 演算処理装置における診断装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2128608A JPH0423152A (ja) | 1990-05-18 | 1990-05-18 | 演算処理装置における診断装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0423152A true JPH0423152A (ja) | 1992-01-27 |
Family
ID=14988992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2128608A Pending JPH0423152A (ja) | 1990-05-18 | 1990-05-18 | 演算処理装置における診断装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0423152A (ja) |
-
1990
- 1990-05-18 JP JP2128608A patent/JPH0423152A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60124744A (ja) | エラ−・テスト及び診断装置 | |
JPH0690682B2 (ja) | マルチプロセツサシステムの障害処理方式 | |
JPS5833576B2 (ja) | 計算機システムの故障診断装置 | |
JPH11272627A (ja) | パイプライン型マルチプロセッサシステム | |
JPH0423152A (ja) | 演算処理装置における診断装置 | |
JPH0326130A (ja) | 制御装置 | |
JP2752911B2 (ja) | ポート接続確認方法 | |
JPS6091415A (ja) | デイジタル制御装置 | |
JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
JP2584903B2 (ja) | 外部装置制御方式 | |
JP2645021B2 (ja) | バス異常検査システム | |
JPH02173852A (ja) | バス診断装置 | |
JPS5918722B2 (ja) | プロセス制御装置 | |
JPS60147553A (ja) | 自己診断機能を有する制御装置 | |
JPH0662114A (ja) | プロセッサ間診断処理方式 | |
JP2020046979A (ja) | 車載用電子制御装置 | |
JPS5943768B2 (ja) | チヤネル装置の初期起動方式 | |
JP2001034500A (ja) | マイクロコンピュータ故障診断装置およびマイクロコンピュータ故障診断方法 | |
JPH10333783A (ja) | 汎用lsiの制御方式および制御方法 | |
JPS62203244A (ja) | ハ−ドウエア診断方式 | |
JPH04107670A (ja) | マイクロプロセッサシステム | |
JPS62211742A (ja) | ソフトウエアテスト方式 | |
JPH11231926A (ja) | 制御装置の診断方法 | |
JPH04293133A (ja) | 疎結合マルチプロセッサシステムにおける故障監視方式 | |
JPS6257049A (ja) | 分散型プロセツサシステム |