JPH04227173A - Superimpose display controller - Google Patents
Superimpose display controllerInfo
- Publication number
- JPH04227173A JPH04227173A JP41760190A JP41760190A JPH04227173A JP H04227173 A JPH04227173 A JP H04227173A JP 41760190 A JP41760190 A JP 41760190A JP 41760190 A JP41760190 A JP 41760190A JP H04227173 A JPH04227173 A JP H04227173A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- horizontal
- vertical
- readout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000002131 composite material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】この発明は、モニタテレビ等の管
面表示画像中に、文字・記号をスーパーインポーズ表示
するためのスーパーインポーズ表示制御装置に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superimpose display control device for superimposing characters and symbols on an image displayed on a monitor television or the like.
【０００２】0002
【従来の技術】図６は例えばＣＱ出版社発行トランジス
タ技術ＳＰＥＣＩＡＬ ＮＯ．５ （第３版）第４３
頁，図２に示された従来のスーパーインポーズ表示制御
装置を示すブロック図であり、図において、１はコンポ
ジット映像信号、２はＹ／Ｃ分離回路、３はＲＧＢ復調
回路、４は高速スイッチ回路、５は同期分離回路、６は
ワンショットマルチ、７はＰＬＬ、８は分周器、９はＶ
ＣＯ、１０は文字発生部である。2. Description of the Related Art FIG. 6 shows, for example, Transistor Technology SPECIAL NO. published by CQ Publishers. 5 (3rd edition) No. 43
3 is a block diagram showing the conventional superimpose display control device shown in FIG. circuit, 5 is synchronous separation circuit, 6 is one-shot multi, 7 is PLL, 8 is frequency divider, 9 is V
CO, 10 is a character generation section.
【０００３】次に動作について説明する。コンポジット
映像信号１はＹ／Ｃ分離回路２にて輝度信号成分Ｙと色
差信号成分Ｃとに分離されたのち、ＲＧＢ復調回路３に
てＲ．Ｇ．Ｂの３原色に分解される。一方、コンポジッ
ト映像信号１は同期分離回路５にも入力され、信号中の
同期信号成分が取り出され、うち水平同期信号（Ｈ．Ｓ
ＹＮＣ）が、ワンショットマルチ６にて一定幅のパルス
に変換される。このワンショットマルチ６の出力は、Ｐ
ＬＬ７の一方の入力となる。ＶＣＯ９はＰＬＬ７からの
制御信号によりその発振周波数を変更可能な電圧制御型
の発振器であり、その発振出力を分周器８にて分周した
結果が、ＰＬＬ７の他の入力となる。このＰＬＬ７に入
力される２つの信号の周波数と位相が一致するようにＶ
ＣＯ９、分周器８、ＰＬＬ７が一巡のループを形成して
、ＶＣＯ９からは入力のコンポジット映像信号１に同期
したマスタクロックが出力される。Next, the operation will be explained. The composite video signal 1 is separated into a luminance signal component Y and a color difference signal component C in a Y/C separation circuit 2, and then R. G. It is separated into the three primary colors B. On the other hand, the composite video signal 1 is also input to the sync separation circuit 5, and the sync signal component in the signal is extracted, of which the horizontal sync signal (H.S.
YNC) is converted into a constant width pulse by the one-shot multi 6. The output of this one-shot multi-6 is P
This becomes one input of LL7. The VCO 9 is a voltage-controlled oscillator whose oscillation frequency can be changed by a control signal from the PLL 7, and the result of dividing its oscillation output by the frequency divider 8 becomes another input to the PLL 7. V so that the frequencies and phases of the two signals input to this PLL7 match.
The CO 9, the frequency divider 8, and the PLL 7 form a loop, and the VCO 9 outputs a master clock synchronized with the input composite video signal 1.
【０００４】文字発生部１０へは外部から画面内にスー
パーインポーズ表示すべき文字・記号の種類とその表示
位置とを示す表示情報が与えられ、同期分離回路５から
の垂直同期信号（Ｖ．ＳＹＮＣ）とＶＣＯ９からのマス
タクロック７とに基づいて文字・記号のパターン情報を
有するＲ．Ｇ．Ｂ信号を所定のタイミングで出力する。
高速スイッチ回路４は、ＲＧＢ復調回路３からのＲ．Ｇ
．Ｂ信号と文字発生部１０からの出力信号Ｒ．Ｇ．Ｂと
を画素単位で切換えるもので、文字発生部１０からのＲ
．Ｇ．Ｂ信号が有位なときに、文字発生部１０からのＲ
．Ｇ．Ｂ信号を選択し、そうでないときはＲ．Ｇ．Ｂ復
調回路３からのＲ．Ｇ．Ｂ信号を選択する。Display information indicating the types of characters/symbols to be superimposed on the screen and their display positions is supplied to the character generating section 10 from the outside, and a vertical synchronizing signal (V. R.SYNC) having character/symbol pattern information based on the master clock 7 from the VCO 9. G. The B signal is output at a predetermined timing. The high speed switch circuit 4 receives the R.B. signal from the RGB demodulation circuit 3. G
．． B signal and the output signal R.B from the character generating section 10. G. B is switched pixel by pixel, and R from the character generating section 10
．． G. When the B signal is significant, the R from the character generating section 10
．． G. Select the B signal, otherwise select the R.B signal. G. R.B demodulation circuit 3. G. Select B signal.
【０００５】文字発生部１０は、画面内で予め決められ
た複数の垂直位置にどのパターンの文字・記号を表示す
るかを指定する表示用データメモリと、文字・記号パタ
ーンを記憶したパターン発生部と水平・垂直の表示位置
を計数するカウンタとを備え、画面内の所定の表示タイ
ミングにて、指定された文字・記号情報を出力するよう
に成されている。The character generating section 10 includes a display data memory that specifies which pattern of characters/symbols to display at a plurality of predetermined vertical positions on the screen, and a pattern generating section that stores character/symbol patterns. and a counter for counting horizontal and vertical display positions, and is configured to output specified character/symbol information at a predetermined display timing on the screen.
【０００６】[0006]
【発明が解決しようとする課題】従来のスーパーインポ
ーズ表示制御装置は以上のように構成されているので、
例えば自然画（人物像、風景等）内に矢印等の形状を持
つポインタパターン等を任意の水平・垂直位置に表示し
たり、複数のポインタパターンを重なり合うようにして
表示させる場合等に、文字発生部１０は予め決められた
複数の表示位置以外の位置に１ライン、１画素単位で制
御しながら表示することができないという欠点や、ビデ
オ信号を符号化伝送するビデオコーデック等に適用して
その出力画面内にポインタ情報等をスーパーインポーズ
表示させる場合には、コンポジット映像信号を一度ＲＧ
Ｂ信号に分解しなければならず、画質の劣化が発生する
要因となる等の問題があった。[Problem to be Solved by the Invention] Since the conventional superimpose display control device is configured as described above,
For example, when displaying a pointer pattern shaped like an arrow in a natural image (portrait, landscape, etc.) at any horizontal or vertical position, or when displaying multiple pointer patterns overlapping each other, characters are generated. The disadvantage of the unit 10 is that it cannot control display on a line or pixel basis at positions other than a plurality of predetermined display positions. When superimposing pointer information etc. on the screen, the composite video signal is
There is a problem in that it has to be decomposed into B signals, which causes deterioration in image quality.
【０００７】この発明は、上記のような課題を解消する
ためになされたもので、ビデオコーデック等のデジタル
画像データ領域にスーパーインポーズ表示制御を行うと
ともに、２つのポインタ等を画面内の任意の位置に重な
り合って表示させることができ、さらにその制御回路自
体を集積回路内に効率よく格納することができるスーパ
ーインポーズ表示制御装置を提供することを目的とする
。The present invention has been made to solve the above-mentioned problems, and it performs superimpose display control on a digital image data area such as a video codec, and also moves two pointers etc. to arbitrary positions on the screen. It is an object of the present invention to provide a superimpose display control device that can display images in overlapping positions and can efficiently store the control circuit itself in an integrated circuit.
【０００８】[0008]
【課題を解決するための手段】この発明に係るスーパー
インポーズ表示制御回路は、２系統の文字・記号パター
ンの表示位置を示すパターン内水平・垂直アドレス情報
をセレクタにて切換えることにより、パターンデータ記
憶手段内のパターンデータを読出すように成すと共に、
現在の表示画素位置が文字・記号のパターン情報部か否
か、また２つのパターン情報のいずれを表示すべきタイ
ミングかを制御する制御回路を備えたものである。[Means for Solving the Problems] A superimpose display control circuit according to the present invention uses a selector to switch horizontal and vertical address information in a pattern indicating display positions of two systems of character/symbol patterns. The pattern data in the storage means is read out, and
This device is equipped with a control circuit that controls whether the current display pixel position is in the character/symbol pattern information section and which of the two pattern information should be displayed.
【０００９】[0009]
【作用】この発明における制御回路は、２つのパターン
表示制御部が表示タイミングにあるか否かの信号を入力
とし、いずれか１つのパターンを表示するタイミングで
は当該パターン側の選択信号を出力する。[Operation] The control circuit according to the present invention receives as input a signal indicating whether or not the two pattern display control sections are at the display timing, and outputs a selection signal for the pattern at the timing to display any one pattern.
【００１０】0010
【実施例】以下、この発明の一実施例を図について説明
する。図１は２つの文字・記号を同時に又は択一的に表
示するようにしたスーパーインポーズ表示制御装置を示
すもので、１１は水平表示位置指定信号５１の値が書込
まれる第１の水平表示位置指定レジスタ、１２は第１の
水平表示位置指定レジスタ１１の値を取込む第２の水平
表示位置カウンタで、表示ＯＮ／ＯＦＦ制御信号９０に
より制御される。１３は第１の水平表示位置カウンタ１
２からの第１の水平表示有効信号５２で動作される第１
の水平画素位置カウンタである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a superimpose display control device that displays two characters/symbols simultaneously or alternatively. Reference numeral 11 denotes a first horizontal display into which the value of the horizontal display position designation signal 51 is written. A position designation register 12 is a second horizontal display position counter that takes in the value of the first horizontal display position designation register 11, and is controlled by a display ON/OFF control signal 90. 13 is the first horizontal display position counter 1
A first horizontal display enable signal 52 from
is the horizontal pixel position counter of .
【００１１】１４は垂直表示位置指定信号６１の値が書
込まれる第１の垂直表示位置指定レジスタ、１５は第１
の垂直表示位置指定レジスタ１４の値を取込む第１の垂
直表示位置カウンタで、表示ＯＮ／ＯＦＦ制御信号９０
により制御される。１６は第１の垂直表示位置カウンタ
１５からの第１の垂直表示有効信号６２で動作される第
１の水平画素位置カウンタである。14 is a first vertical display position designation register into which the value of the vertical display position designation signal 61 is written; 15 is a first vertical display position designation register;
A first vertical display position counter that receives the value of the vertical display position designation register 14 of the display ON/OFF control signal 90.
controlled by 16 is a first horizontal pixel position counter operated by the first vertical display valid signal 62 from the first vertical display position counter 15.
【００１２】２１は水平表示位置指定信号７１の値が書
込まれる第２の水平表示位置指定レジスタ、２２は第２
の水平表示位置指定レジスタ２１の値を取込む第２の水
平表示位置カウンタで、表示ＯＮ／ＯＦＦ制御信号９０
により制御される。２３は第２の水平表示位置カウンタ
２２からの第２の水平表示有効信号７２で動作される第
２の水平画素位置カウンタである。21 is a second horizontal display position designation register into which the value of the horizontal display position designation signal 71 is written; 22 is a second horizontal display position designation register;
A second horizontal display position counter that receives the value of the horizontal display position designation register 21 of the display ON/OFF control signal 90.
controlled by 23 is a second horizontal pixel position counter operated by the second horizontal display valid signal 72 from the second horizontal display position counter 22.
【００１３】２４は垂直表示位置指定信号８１の値が書
込まれる第２の水平表示位置指定レジスタ、２５は第２
の垂直表示位置指定レジスタ２４の値を取込む第２の垂
直表示位置カウンタで、表示ＯＮ／ＯＦＦ制御信号９０
により制御される。２６は第２の水平表示位置カウンタ
２５からの第２の垂直表示有効信号８２で動作される第
２の水平画素位置カウンタである。24 is a second horizontal display position designation register into which the value of the vertical display position designation signal 81 is written; 25 is a second horizontal display position designation register;
A second vertical display position counter that receives the value of the vertical display position designation register 24 of the display ON/OFF control signal 90.
controlled by 26 is a second horizontal pixel position counter operated by the second vertical display valid signal 82 from the second horizontal display position counter 25.
【００１４】１７は第１の水平画素位置カウンタ１３の
水平カウント値５３又は第２の水平画素位置カウンタ２
３の水平カウント値７３を選択する第１のセレクタ、１
８は第１の垂直画素位置カウンタ１６の垂直カウント値
６３又は第２の垂直画素位置カウンタ２６の垂直カウン
ト値８３を選択する第２のセレクタである。２９は制御
回路としての重なり表示制御回路であり、上記第１及び
第２の水平表示有効信号５２，７２、第１及び第２の垂
直表示有効信号６２，８２と第１及び第２の水平画素位
置カウンタ１３，２３、第１及び第２の垂直画素位置カ
ウンタ１６，２６からそれぞれ得られるリセット信号に
基づいて、第１及び第２のセレクタ１７，１８を切換え
る切換信号９１及び表示ＯＮ／ＯＦＦ信号９２を出力す
る。17 is the horizontal count value 53 of the first horizontal pixel position counter 13 or the second horizontal pixel position counter 2
a first selector for selecting a horizontal count value 73 of 3;
A second selector 8 selects the vertical count value 63 of the first vertical pixel position counter 16 or the vertical count value 83 of the second vertical pixel position counter 26. Reference numeral 29 denotes an overlapping display control circuit as a control circuit, which outputs the first and second horizontal display valid signals 52, 72, the first and second vertical display valid signals 62, 82, and the first and second horizontal pixels. A switching signal 91 and a display ON/OFF signal for switching the first and second selectors 17 and 18 based on reset signals obtained from the position counters 13 and 23 and the first and second vertical pixel position counters 16 and 26, respectively. Outputs 92.
【００１５】１９はパターンデータ記憶手段としてのＲ
ＯＭであり、文字・記号のパターンデータが格納され、
第１及び第２のセレクタ１７，１８で選択された各カウ
ント値、切換信号９１及び表示ＯＮ／ＯＦＦ信号９２等
に基づいて読出しが行われる。19 is R as a pattern data storage means.
OM, which stores character/symbol pattern data.
Reading is performed based on each count value selected by the first and second selectors 17 and 18, the switching signal 91, the display ON/OFF signal 92, and the like.
【００１６】２０は合成手段としての第３のセレクタで
あり、ＲＯＭ１９から読出されたパターン有効フラグ９
３により制御されて、ＲＯＭ１９から読出されたパター
ンデータ９４又は原画像信号２７を選択して、スーパー
インポーズ合成信号２８を出力する。Reference numeral 20 denotes a third selector as a synthesizing means, and the pattern valid flag 9 read out from the ROM 19
3, selects the pattern data 94 read out from the ROM 19 or the original image signal 27, and outputs the superimposed composite signal 28.
【００１７】なお、第１の水平表示位置指定信号５１及
び第１の垂直表示位置指定を第１の指定信号とし、第２
の水平表示位置指定信号７１及び第２の垂直表示位置指
定信号８１を第２の指定信号とする。Note that the first horizontal display position designation signal 51 and the first vertical display position designation are the first designation signal, and the second
The horizontal display position designation signal 71 and the second vertical display position designation signal 81 are taken as the second designation signal.
【００１８】また、水平カウント値５３及び垂直カウン
ト値６３を第１の読出し信号とし、水平カウント値７２
及び垂直カウント値８２を第２の読出し信号とする。第
１の水平表示有効信号５２及び第２の垂直表示有効信号
６２を第１の表示有効信号とし、第２の水平表示有効信
号７２及び第２の垂直表示有効信号８２を第２の表示有
効信号とする。Further, the horizontal count value 53 and the vertical count value 63 are used as the first read signal, and the horizontal count value 72
and vertical count value 82 as the second read signal. The first horizontal display valid signal 52 and the second vertical display valid signal 62 are used as the first display valid signal, and the second horizontal display valid signal 72 and the second vertical display valid signal 82 are used as the second display valid signal. shall be.
【００１９】また上記１１〜１６のブロックにより第１
の読出し手段が構成され、２１〜２６のブロックにより
第２の読出し手段が構成される。第１及び第２のセレク
タ１７，１８により選択手段が構成される。[0019] Furthermore, the blocks 11 to 16 above
The blocks 21 to 26 constitute the second reading means. The first and second selectors 17 and 18 constitute a selection means.
【００２０】次に動作について説明する。図１において
、第１の水平表示位置指定レジスタ１１に対して第１の
文字・記号を表示すべき画面内での水平位置を指定する
水平表示位置指定信号５１の値が書込まれると、第１の
水平表示位置カウンタ１２は、画面表示の水平周期信号
のタイミングでその値を取込む。この第１の水平表示位
置カウンタ１２は、表示ＯＮ／ＯＦＦ制御信号９０が表
示ＯＮを示しているときに１水平ライン内の画素クロッ
ク信号のレートでカウントダウンを始め、カウント値が
“０”になると第１の水平表示有効信号５２を出力し続
ける。表示ＯＮ／ＯＦＦ制御信号９０が表示ＯＦＦを示
しているときには、カウントダウン動作は行われず、第
１の水平表示有効信号５２も出力されない。この第１の
水平表示位置カウンタ１２からの水平表示有効信号５２
が出力されると、第１の水平画素位置カウンタ１３が１
水平ライン内の画素クロック信号のレートでカウントア
ップを始め、第１の文字・記号パターン内のどの水平画
素データを出力すべきかを示すＮ本の水平カウント値５
３を出力する。このＮ本の水平カウント値５３が予め定
められた値に達すると、第１の文字・記号パターンの水
平方向の表示タイミングが終了したことを示すリセット
信号を出力する。Next, the operation will be explained. In FIG. 1, when the value of the horizontal display position designation signal 51 that designates the horizontal position on the screen where the first character/symbol is to be displayed is written to the first horizontal display position designation register 11, The horizontal display position counter 12 of No. 1 takes in the value at the timing of the horizontal periodic signal of the screen display. This first horizontal display position counter 12 starts counting down at the rate of the pixel clock signal within one horizontal line when the display ON/OFF control signal 90 indicates display ON, and when the count value reaches "0", The first horizontal display valid signal 52 continues to be output. When the display ON/OFF control signal 90 indicates display OFF, the countdown operation is not performed and the first horizontal display enable signal 52 is not output. Horizontal display valid signal 52 from this first horizontal display position counter 12
is output, the first horizontal pixel position counter 13 becomes 1.
N horizontal count values 5 start counting up at the rate of the pixel clock signal in the horizontal line and indicate which horizontal pixel data in the first character/symbol pattern should be output.
Outputs 3. When the N horizontal count value 53 reaches a predetermined value, a reset signal indicating that the horizontal display timing of the first character/symbol pattern has ended is output.
【００２１】次に、第１の垂直表示位置指定レジスタ１
４に対して第１の文字・記号を表示すべき画面内での垂
直位置を指定する垂直表示位置指定信号７１の値が書込
まれると、第１の垂直表示位置カウンタ１５は、画面表
示の垂直同期信号タイミングでその値を取込む。この垂
直表示位置カウンタ１５は、表示ＯＮ／ＯＦＦ制御信号
９０が表示ＯＮを示しているときに水平同期信号のタイ
ミングでカウントダウンを行い、カウント値が“０”に
なると、第１の垂直表示有効信号６２を出力し続ける。
表示ＯＮ／ＯＦＦ制御信号９０が表示ＯＦＦを示してい
るときには、カウントダウン動作は行われず、垂直表示
有効信号６２も出力されない。この第１の垂直表示位置
カウンタ１５からの垂直表示有効信号６２が出力される
と、第１の垂直画素位置カウンタ１６が水平同期信号タ
イミングでカウントアップを始め、第１の文字・記号パ
ターン内のどの垂直画素データを出力すべきかを示すＭ
本の垂直カウント値６３を出力する。このＭ本の垂直カ
ウント値６３が予め定められた値に達すると、第１の文
字・記号パターンの垂直方向の表示タイミングが終了し
たことを示すリセット信号を出力する。Next, the first vertical display position designation register 1
When the value of the vertical display position designation signal 71 that specifies the vertical position within the screen where the first character/symbol is to be displayed is written to 4, the first vertical display position counter 15 The value is taken in at the vertical synchronization signal timing. This vertical display position counter 15 counts down at the timing of the horizontal synchronization signal when the display ON/OFF control signal 90 indicates display ON, and when the count value reaches "0", a first vertical display valid signal is output. 62 continues to be output. When the display ON/OFF control signal 90 indicates display OFF, no countdown operation is performed and the vertical display enable signal 62 is not output. When the vertical display valid signal 62 from the first vertical display position counter 15 is output, the first vertical pixel position counter 16 starts counting up at the timing of the horizontal synchronization signal, and M indicating which vertical pixel data should be output
Outputs the book vertical count value 63. When the M vertical count value 63 reaches a predetermined value, a reset signal indicating that the vertical display timing of the first character/symbol pattern has ended is output.
【００２２】第２の水平表示位置指定レジスタ２１、第
２の水平表示位置カウンタ２２、第２の水平画素位置カ
ウンタ２３、第２の垂直表示位置指定レジスタ２４、第
２の垂直表示位置カウンタ２５、第２の垂直画素位置カ
ウンタ２６の動作も第１のそれらと同様に行われる。A second horizontal display position designation register 21, a second horizontal display position counter 22, a second horizontal pixel position counter 23, a second vertical display position designation register 24, a second vertical display position counter 25, The operation of the second vertical pixel position counter 26 is also performed in the same manner as the first one.
【００２３】次に、重なり表示制御回路２９は、第１の
水平表示有効信号５２と第１の垂直表示有効信号６２と
が共に入力され、かつ第１の水平画素位置カウンタ１３
からのリセット信号と第１の垂直画素位置カウンタ１６
からのリセット信号とが共に入力されていないときに第
１の文字・記号が表示されるべきタイミングと認識する
。また、第２の水平表示有効信号７２と第２の垂直表示
有効信号８２とが共に入力され、かつ第２の水平画素位
置カウンタ２３からのリセット信号と、第２の垂直画素
位置カウンタ２６からのリセット信号とが共に入力され
ていないときに第２の文字・記号が表示されるべきタイ
ミングと認識する。この第１の文字・記号と第２の文字
・記号とのいずれか一方のみ表示されるタイミングのと
きには、重なり表示制御回路２９は切換え信号９１を第
１又は第２の文字・記号に対応する状態に設定するとと
もに、表示ＯＮ／ＯＦＦ信号９２を表示ＯＮ状態として
出力する。第１及び第２の文字・記号が同時に同一画素
位置で表示されるタイミングのときには、一方を優先し
て選択し、切換え信号９１を出力する。このとき、表示
ＯＮ／ＯＦＦ信号９２は表示ＯＮ状態として出力する。
第１及び第２の文字記号がともに表示されないタイミン
グでは、表示ＯＮ／ＯＦＦ９２信号は表示ＯＦＦ状態と
して出力される。Next, the overlap display control circuit 29 receives both the first horizontal display valid signal 52 and the first vertical display valid signal 62 and inputs the first horizontal pixel position counter 13.
a reset signal from the first vertical pixel position counter 16
It is recognized that the timing at which the first character/symbol should be displayed is when the reset signal from . Further, the second horizontal display valid signal 72 and the second vertical display valid signal 82 are both input, and the reset signal from the second horizontal pixel position counter 23 and the second vertical pixel position counter 26 are input. The timing at which the second character/symbol should be displayed is recognized when the reset signal and the reset signal are not input together. At the timing when only one of the first character/symbol and the second character/symbol is displayed, the overlapping display control circuit 29 sets the switching signal 91 to a state corresponding to the first or second character/symbol. At the same time, the display ON/OFF signal 92 is output as the display ON state. When the first and second characters/symbols are simultaneously displayed at the same pixel position, one is selected preferentially and a switching signal 91 is output. At this time, the display ON/OFF signal 92 is output as a display ON state. At a timing when both the first and second character symbols are not displayed, the display ON/OFF signal 92 is output as a display OFF state.
【００２４】第１のセレクタ１７は、第１の水平画素位
置カウンタ１３からのＮ本の水平カウント値５３と第２
の水平画素位置カウンタ２３からのＮ本の水平カウント
値７３とを重なり表示制御回路２９からの切換え信号９
１に基づいていずれか１系統を選択して出力する。また
、第２のセレクタ１８は、第１の垂直画素位置カウンタ
１６からのＭ本の垂直カウント値６３と第２の垂直画素
位置カウンタ２６からのＮ本の垂直カウント値７３とを
重なり表示制御回路２９からの切換信号９１に基づいて
いずれか一系統を選択して出力する。The first selector 17 selects the N horizontal count values 53 from the first horizontal pixel position counter 13 and the second
The switching signal 9 from the display control circuit 29 overlaps the N horizontal count values 73 from the horizontal pixel position counter 23.
1 and selects and outputs one system. In addition, the second selector 18 overlaps the M vertical count values 63 from the first vertical pixel position counter 16 and the N vertical count values 73 from the second vertical pixel position counter 26 to the display control circuit. Based on the switching signal 91 from 29, one system is selected and output.
【００２５】これら第１及び第２のセレクタ１７，１８
から出力されたＮ本の水平カウント値５３，７３とＭ本
の垂直カウント値６３，８３は、ＲＯＭ１９内で文字・
記号パターンの行と列とを指定する情報となり、ＲＯＭ
１９は、重なり表示制御回路２９からの表示ＯＮ／ＯＦ
Ｆ信号９２が表示ＯＮを指定しているときに、重なり表
示制御回路２９からの切換え信号９１に応じて、第１又
は第２の文字の記号パターンをＰ本のパターンデータ９
４として出力すると共に、パターンデータ有効フラグ９
３を出力する。重なり表示制御回路２９からの表示ＯＮ
／ＯＦＦ信号９２がＯＦＦを示しているときには、パタ
ーンデータ有効フラグ９３は出力されない。図２は文字
・記号のパターン９５の例を示すものであるが、このパ
ターン９５が表示画面９６内に表示されるときに、黒枠
９５ａと白べた部９５ｂとから成るパターン本体部とパ
ターン９５の表示割当てエリア９５ｃ内の有効なパター
ン情報がない領域９５ｄとに分かれることを示している
。この領域９５ｄには背景が表示される。These first and second selectors 17 and 18
The N horizontal count values 53, 73 and M vertical count values 63, 83 output from the ROM 19 are stored as characters and
This information specifies the row and column of the symbol pattern, and the ROM
19 is a display ON/O switch from the overlap display control circuit 29;
When the F signal 92 specifies display ON, the symbol pattern of the first or second character is changed to P pieces of pattern data 9 in response to the switching signal 91 from the overlap display control circuit 29.
4, and the pattern data valid flag 9.
Outputs 3. Display ON from overlap display control circuit 29
When the /OFF signal 92 indicates OFF, the pattern data valid flag 93 is not output. FIG. 2 shows an example of a character/symbol pattern 95. When this pattern 95 is displayed on the display screen 96, the pattern body consisting of a black frame 95a and a white solid portion 95b and the pattern 95 are This shows that the display allocation area 95c is divided into an area 95d in which there is no valid pattern information. A background is displayed in this area 95d.
【００２６】図１において、第３のセレクタ２０は、Ｒ
ＯＭ１９からのパターンデータ有効フラグ９３が入力さ
れているときには、ＲＯＭ１９からのパターンデータ９
４を選択して出力し、パターンデータ有効フラグ９３が
入力されないときには、原画像信号２７を選択出力する
。この第３のセレクタ２０の動作により、最終的なスー
パーインポーズ合成出力信号２８が得られる。In FIG. 1, the third selector 20 is R
When the pattern data valid flag 93 from the OM 19 is input, the pattern data 9 from the ROM 19
4 is selected and output, and when the pattern data valid flag 93 is not input, the original image signal 27 is selected and output. By the operation of this third selector 20, a final superimposed synthesis output signal 28 is obtained.
【００２７】又、図３は図１の実施例を、ゲートアレイ
ＬＳＩ等に集積化した場合の実施例を示す。図３におい
て、被線で囲まれた部分がＬＳＩ９７であり、パターン
データを記憶するＲＯＭ１９と第３のセレクタ２０とは
、ＬＳＩ９７の外部に配置している。図１の水平表示位
置指定信号５１，７１と垂直表示位置指定信号６１，７
１については、それぞれ第１、第２の文字・記号用の情
報が必要であるが、図３では時間的に分割して書込み制
御を行うようにそれぞれ１系統の信号５１，６１のみと
し、新たに第１の文字・記号用水平・垂直位置指定信号
及び第２の文字・記号用水平・垂直位置指定信号を指定
するためのストローブ線３７，３８を追加している。
３７は第１文字・記号用の位置情報ストローブ線、３８
は第２文字・記号用の位置情報ストローブ線である。FIG. 3 shows an embodiment in which the embodiment of FIG. 1 is integrated into a gate array LSI or the like. In FIG. 3, the part surrounded by lines is the LSI 97, and the ROM 19 for storing pattern data and the third selector 20 are arranged outside the LSI 97. Horizontal display position designation signals 51, 71 and vertical display position designation signals 61, 7 in FIG.
1, information for the first and second characters/symbols is required, but in FIG. Strobe lines 37 and 38 are added to specify the first character/symbol horizontal/vertical position designation signal and the second character/symbol horizontal/vertical position designation signal. 37 is a position information strobe line for the first character/symbol, 38
is a position information strobe line for the second character/symbol.
【００２８】水平表示位置指定信号５１と垂直表示位置
指定信号６１とは、それぞれ第１の文字・記号用と第２
の文字記号用とが同一信号線になっており、位置情報の
設定は、次の様に行われる。外部から第１の文字・記号
用水平及び垂直表示位置指定信号５１，６１に所定の値
を与え、その状態を保ちつつ第１の文字・記号位置情報
ストローブ線３７を有効にすると、その時点で第１の水
平表示位置指定レジスタ１１及び第１の垂直表示位置指
定レジスタ１４内に位置指定信号が取込まれる。この動
作は第２の文字・記号側についても同様である。The horizontal display position designation signal 51 and the vertical display position designation signal 61 are for the first character/symbol and for the second character/symbol, respectively.
The same signal line is used for characters and symbols, and the position information is set as follows. When a predetermined value is given to the first character/symbol horizontal and vertical display position designation signals 51, 61 from the outside and the first character/symbol position information strobe line 37 is enabled while maintaining that state, at that point A position designation signal is taken into the first horizontal display position designation register 11 and the first vertical display position designation register 14 . This operation is the same for the second character/symbol side.
【００２９】なお、上記各実施例では、文字・記号のパ
ターン情報格納手段としてＲＯＭ１９を用いた場合を示
したが、ＲＯＭ１９をデータの書込みを任意に行えるＲ
ＡＭの形態にしてもよい。図４は図１のＲＯＭ１９をＲ
ＡＭ３５に置き換えた場合の実施例を示す。In each of the above embodiments, the ROM 19 is used as a means for storing character/symbol pattern information, but the ROM 19 can be used as an R
It may also be in the AM format. Figure 4 shows the ROM 19 in Figure 1.
An example in the case of replacing with AM35 will be shown.
【００３０】図４において、パターンデータ書込み用ア
ドレス指定線３０は、ＲＡＭ３５に文字・記号のパター
ンデータを書込むときのアドレス情報となる。パターン
データを書込むときには、パターンデータ書込み指定線
３９が“書込み状態”となり、これにより、セレクタ３
４がパターンデータ書込み用アドレス指定線３０側を選
択して、ＲＡＭ３５へ出力する。また書込みパターンデ
ータ線３２のパターンデータは、バッファ３６を経由し
てＲＡＭ３５へ供給されるが、このバッファ３６はデー
タ書込み信号３３が有効なときのみデータを出力し、デ
ータ書込み信号３３が無効なときは出力がディセーブル
状態となって、ＲＡＭ３５のデータ出力信号と電気的に
競合しないように制御される。In FIG. 4, a pattern data writing address designation line 30 provides address information when writing character/symbol pattern data into the RAM 35. When writing pattern data, the pattern data write designation line 39 enters the "write state", thereby causing the selector 3
4 selects the address designation line 30 side for pattern data writing and outputs it to the RAM 35. Furthermore, the pattern data on the write pattern data line 32 is supplied to the RAM 35 via a buffer 36, but this buffer 36 outputs data only when the data write signal 33 is valid, and when the data write signal 33 is invalid. The output is disabled and controlled so as not to electrically compete with the data output signal of the RAM 35.
【００３１】また、ＲＡＭ３５はデータ書込み信号３３
が有効なときにデータを取込み、それ以外のときは入力
されたアドレスに応じてデータを出力する。一度ＲＡＭ
３５に書込まれたパターンデータは、パターンデータ書
込み指定線３９が読出し状態になれば、図１で記述した
第１及び第２のセレクタ１７，１８からの出力信号及び
重なり表示制御回路２９からの表示ＯＮ／ＯＦＦ信号９
２と切換信号９１等の一群の信号３１に従って、図１で
のＲＯＭ１９と同じ動作が行われる。Further, the RAM 35 receives a data write signal 33.
Retrieves data when is valid, otherwise outputs data according to the input address. Once RAM
When the pattern data writing designation line 39 is in the read state, the pattern data written in the pattern data 35 is output from the output signals from the first and second selectors 17 and 18 and the overlap display control circuit 29 described in FIG. Display ON/OFF signal 9
2 and a group of signals 31 such as the switching signal 91, the same operation as the ROM 19 in FIG. 1 is performed.
【００３２】図５は図１のスーパーインポーズ制御装置
をビデオ信号を符号化伝送するビデオコーデックに適用
した場合の実施例を示すブロック図である。図５におい
て、アナログビデオ信号はアナログ入力部３９にて輝度
・色差分離・Ａ／Ｄ変換等の処理を受けてディジタル値
に変換され、前処理部４０にて画素間引き、フレーム間
引き、等の符号化前処理が行われる。この前処理を施さ
れたデータは符号化部４１にて所定の圧縮符号化処理を
受け、送信部４２から伝送路へ送出される。FIG. 5 is a block diagram showing an embodiment in which the superimpose control device of FIG. 1 is applied to a video codec for encoding and transmitting a video signal. In FIG. 5, the analog video signal is processed by an analog input section 39 for brightness, color difference separation, A/D conversion, etc., and converted into a digital value, and a preprocessing section 40 converts the signal to a code such as pixel thinning, frame thinning, etc. Pretreatment is performed. The data subjected to this preprocessing is subjected to a predetermined compression encoding process in the encoding section 41, and is sent out from the transmitting section 42 to the transmission path.
【００３３】伝送路からの受信データは受信部４３から
復号化部４４へ受渡され、復号化部４４にて送信側の符
号化部４１と逆手順により復号化処理が行われる。復号
化後のデータは、後処理部４５にて、送信側で行われた
画素、フレーム間引きに対応した画素補間、ライン補間
等の符号化後処理が行われてディジタルのビデオ信号と
して再生される。スーパーインポーズ表示制御装置４６
では、このディジタルビデオ信号内に、図１について説
明したように、文字・記号等をスーパーインポーズ処理
によって合成し、アナログ出力部４８にて輝度色差合成
、Ｄ／Ａ変換等の処理を受けてアナログビデオ信号とし
て再生出力される。また制御部４７はスーパーインポー
ズ表示制御装置４６に対して、文字・記号等の表示ＯＮ
／ＯＦＦ制御、画面内表示位置指定を行う。スーパーイ
ンポーズ表示制御装置４６の動作は図１の場合と同様で
ある。[0033] Received data from the transmission path is passed from the receiving section 43 to the decoding section 44, and decoding processing is performed in the decoding section 44 in a reverse procedure to that of the encoding section 41 on the transmitting side. The decoded data is subjected to post-encoding processing such as pixel interpolation and line interpolation corresponding to the pixel and frame thinning performed on the transmitting side in the post-processing unit 45, and is reproduced as a digital video signal. . Superimpose display control device 46
Now, as explained with reference to FIG. 1, characters, symbols, etc. are synthesized into this digital video signal by superimposing processing, and the analog output section 48 subjects it to processing such as luminance and color difference synthesis, D/A conversion, etc. It is played back and output as an analog video signal. The control unit 47 also causes the superimpose display control device 46 to turn on the display of characters, symbols, etc.
/OFF control and specify the display position on the screen. The operation of the superimpose display control device 46 is similar to that in FIG.
【００３４】[0034]
【発明の効果】以上のように、この発明によれば第１及
び第２の表示文字・記号の重なりを制御する重なり表示
用制御回路の出力によりパターンデータ記憶手段への２
系統の水平・垂直表示画素位置情報を切換えるように構
成し、かつ、パターンデータ記憶手段に２つのパターン
データを独立して記憶させ、そのいずれのデータを出力
するかの制御を行うように構成したので、パターンデー
タ記憶手段を１ケの素子に構成でき、入出力信号線の本
数が減少してＬＳＩ等に集積化を行いやすい形態となり
、また画面内の任意の位置に表示することができ、さら
にすべてディジタルデータ領域で処理するための画質で
劣化することを防ぐことができる等の効果がある。As described above, according to the present invention, the output of the overlap display control circuit that controls the overlap between the first and second display characters/symbols is used to control the overlap between the first and second display characters/symbols.
The system is configured to switch horizontal and vertical display pixel position information of the system, store two pattern data independently in the pattern data storage means, and control which data is to be output. Therefore, the pattern data storage means can be configured as a single element, the number of input/output signal lines is reduced, and it is easy to integrate into LSI etc., and it can be displayed at any position on the screen. Furthermore, there are effects such as being able to prevent deterioration in image quality due to processing entirely in the digital data domain.
【図１】この発明の一実施例によるスーパーインポーズ
表示制御装置のブロック図である。FIG. 1 is a block diagram of a superimpose display control device according to an embodiment of the present invention.
【図２】スーパーインポーズされる文字・記号のパター
ン例を示す構成図である。FIG. 2 is a configuration diagram showing an example of a pattern of superimposed characters and symbols.
【図３】この発明の他の実施例によるスーパーインポー
ズ表示制御装置のブロック図である。FIG. 3 is a block diagram of a superimpose display control device according to another embodiment of the present invention.
【図４】この発明のさらに他の実施例によるスーパーイ
ンポーズ表示制御装置のブロック図である。FIG. 4 is a block diagram of a superimpose display control device according to still another embodiment of the present invention.
【図５】同装置をビデオコーデックに適用した場合の実
施例を示すブロック図である。FIG. 5 is a block diagram showing an embodiment in which the same device is applied to a video codec.
【図６】従来のスーパーインポーズ表示制御装置のブロ
ック図である。FIG. 6 is a block diagram of a conventional superimpose display control device.
１１ 第１の水平表示位置指定レジスタ１２ 第１
の水平表示位置カウンタ
１３ 第１の水平画素位置カウンタ
１４ 第１の垂直表示位置指定レジスタ１５ 第１
の垂直表示位置カウンタ
１６ 第１の垂直画素位置カウンタ
１７ 第１のセレクタ
１８ 第２のセレクタ
１９ ＲＯＭ
２０ 第３のセレクタ
２１ 第２の水平表示位置指定レジスタ２２ 第２
の水平表示位置カウンタ
２３ 第２の水平画素位置カウンタ
２４ 第２の垂直表示位置指定レジスタ２５ 第２
の垂直表示位置カウンタ
２６ 第２の垂直画素位置カウンタ
２７ 原画像信号
２８ スーパーインポーズ合成出力信号３５ ＲＡ
Ｍ
５１，７１ 水平表示位置指定信号
６１，８１ 垂直表示位置指定信号
５２ 第１の水平表示有効信号
６１ 第１の垂直表示有効信号
７２ 第２の水平表示有効信号
８２ 第２の垂直表示有効信号
５３，７３ 水平カウント値
６３，８３ 垂直カウント値
９１ 切換信号
９４ パターンデータ
なお、図中、同一符号は同一または相当部分を示す。11 First horizontal display position specification register 12 First
horizontal display position counter 13 first horizontal pixel position counter 14 first vertical display position designation register 15 first
Vertical display position counter 16 First vertical pixel position counter 17 First selector 18 Second selector 19 ROM 20 Third selector 21 Second horizontal display position specification register 22 Second
horizontal display position counter 23 second horizontal pixel position counter 24 second vertical display position designation register 25 second
vertical display position counter 26 second vertical pixel position counter 27 original image signal 28 superimpose synthesis output signal 35 RA
M 51, 71 Horizontal display position designation signal 61, 81 Vertical display position designation signal 52 First horizontal display valid signal 61 First vertical display valid signal 72 Second horizontal display valid signal 82 Second vertical display valid signal 53 , 73 Horizontal count value 63, 83 Vertical count value 91 Switching signal 94 Pattern data Note that in the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
ーンデータが格納されるパターンデータ記憶手段と、画
面内の第１の表示位置を画素単位及びライン単位で指定
する第１の指定信号に応じて、第１の読出し信号及び第
１の表示有効信号を生成する第１の読出し手段と、上記
画面内の第２の表示位置を画素単位及びライン単位で指
定する第２の指定信号に応じて第２の読出し信号及び第
２の表示有効信号を生成する第２の読出し手段と、上記
第１の読出し信号又は第２の読出し信号を選択して上記
パターンデータ記憶手段に供給する選択手段と、上記パ
ターンデータ記憶手段から読出されたパターンデータと
原画像信号とを合成する合成手段と、上記第１及び第２
の表示有効信号に基づいて上記選択手段を切換える切換
信号９１を生成する制御回路とを備えたスーパーインポ
ーズ表示制御装置。1. A pattern data storage means for storing pattern data to be displayed in a superimposed manner, and a first designation signal that designates a first display position in a screen in units of pixels and in units of lines. a first readout means that generates a first readout signal and a first display enable signal; and a second readout means that generates a first readout signal and a first display enable signal; a second readout means for generating a readout signal and a second display enable signal; a selection means for selecting the first readout signal or the second readout signal and supplying the selected signal to the pattern data storage means; a synthesizing means for synthesizing the pattern data read from the data storage means and the original image signal;
and a control circuit that generates a switching signal 91 for switching the selection means based on a display enable signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41760190A JP2965089B2 (en) | 1990-12-28 | 1990-12-28 | Superimpose display control device and image transmission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41760190A JP2965089B2 (en) | 1990-12-28 | 1990-12-28 | Superimpose display control device and image transmission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04227173A true JPH04227173A (en) | 1992-08-17 |
| JP2965089B2 JP2965089B2 (en) | 1999-10-18 |
Family
ID=18525685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41760190A Expired - Fee Related JP2965089B2 (en) | 1990-12-28 | 1990-12-28 | Superimpose display control device and image transmission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965089B2 (en) |
-
1990
- 1990-12-28 JP JP41760190A patent/JP2965089B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2965089B2 (en) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62142476A (en) | Television receiver | |
| US6552750B1 (en) | Apparatus for improving the presentation of graphics data on a television display | |
| JP2001128089A (en) | Picture synthesizer for multi-screen | |
| EP0358275B1 (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| JPS63123284A (en) | Television receiver | |
| JPH04227173A (en) | Superimpose display controller | |
| KR980013299A (en) | Image enlarging apparatus and method using sub screen | |
| TW312076B (en) | ||
| KR920002048B1 (en) | Television system | |
| JP3217820B2 (en) | Video synthesizing method and external synchronous display device | |
| KR100230299B1 (en) | Multiple closed circuit television | |
| JP2800724B2 (en) | Image synthesis circuit | |
| JPH0431892A (en) | Video signal displaying device | |
| JP2781924B2 (en) | Superimpose device | |
| JPS6336675A (en) | Video image synthesizer | |
| JP2000341651A (en) | Format converting device | |
| JPS61182380A (en) | Two-pattern television receiver | |
| JPH04340588A (en) | Picture synthesizing and display device | |
| JPH04167881A (en) | Multi-screen display device | |
| JPH1115454A (en) | Image display device and electronic equipment using the same | |
| JPH11331826A (en) | Multiscreen display device | |
| JPS62171283A (en) | Multi-image circuit for picture signal | |
| JPH11308551A (en) | Television receiver | |
| JPH05284508A (en) | Converted and synthesized signal processor for different kinds of video signal | |
| JPH01143580A (en) | Teletext receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |