JPH04222124A - 同相合成回路 - Google Patents
同相合成回路Info
- Publication number
- JPH04222124A JPH04222124A JP2412688A JP41268890A JPH04222124A JP H04222124 A JPH04222124 A JP H04222124A JP 2412688 A JP2412688 A JP 2412688A JP 41268890 A JP41268890 A JP 41268890A JP H04222124 A JPH04222124 A JP H04222124A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- output
- input
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 title 1
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000003786 synthesis reaction Methods 0.000 claims description 10
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Radio Transmission System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はマイクロ波による無線通
信装置用スペースダイバーシチ受信機に関し、特に受信
信号を同相で合成するための回路に関する。
信装置用スペースダイバーシチ受信機に関し、特に受信
信号を同相で合成するための回路に関する。
【0002】
【従来の技術】従来の同相合成回路は、図2に示すよう
に、主側と副側の位相を合わせた後の受信信号が、入力
端A,Bにそれぞれ入力される。各入力端A,Bには夫
々自動利得制御増幅器(以下、AGCアンプと略称する
)2A,2Bが接続され、各信号はここで増幅された上
で合成器5で合成され、合成信号はAGCアンプ6を通
して出力端Cに出力される。前記AGCアンプ2A,2
BはAGC回路1によって利得制御が行われる。すなわ
ち、前記AGCアンプ2A,2Bは夫々増幅器21A,
21B,22A,22Bと電圧制御減衰器23A,23
Bで構成され、AGC回路1は増幅器11A,11Bと
、検波器12A,12Bと、増幅器13とで構成され、
AGCアンプ6は増幅器61,62と、検波器63と、
電圧制御減衰器64で構成される。
に、主側と副側の位相を合わせた後の受信信号が、入力
端A,Bにそれぞれ入力される。各入力端A,Bには夫
々自動利得制御増幅器(以下、AGCアンプと略称する
)2A,2Bが接続され、各信号はここで増幅された上
で合成器5で合成され、合成信号はAGCアンプ6を通
して出力端Cに出力される。前記AGCアンプ2A,2
BはAGC回路1によって利得制御が行われる。すなわ
ち、前記AGCアンプ2A,2Bは夫々増幅器21A,
21B,22A,22Bと電圧制御減衰器23A,23
Bで構成され、AGC回路1は増幅器11A,11Bと
、検波器12A,12Bと、増幅器13とで構成され、
AGCアンプ6は増幅器61,62と、検波器63と、
電圧制御減衰器64で構成される。
【0003】この回路では、各AGCアンプ2A,2B
の出力を検波することでAGC回路1からAGC電圧を
出力し、このAGC電圧で各AGCアンプ2A,2Bの
電圧制御減衰器23A,23Bの減衰量を制御すること
でAGC制御を行っている。この場合、AGC電圧は入
力端A,Bのうち入力レベルの高い方に合わせたAGC
電圧を発生し、このAGC電圧で電圧制御減衰器23A
,23Bを同一の減衰量となるように利得の制御を行っ
ている。又、終段のAGCアンプ6も、その出力を検波
器63を通して得た上で電圧制御減衰器64の減衰量を
制御することで出力端Cへの出力制御を行っている。
の出力を検波することでAGC回路1からAGC電圧を
出力し、このAGC電圧で各AGCアンプ2A,2Bの
電圧制御減衰器23A,23Bの減衰量を制御すること
でAGC制御を行っている。この場合、AGC電圧は入
力端A,Bのうち入力レベルの高い方に合わせたAGC
電圧を発生し、このAGC電圧で電圧制御減衰器23A
,23Bを同一の減衰量となるように利得の制御を行っ
ている。又、終段のAGCアンプ6も、その出力を検波
器63を通して得た上で電圧制御減衰器64の減衰量を
制御することで出力端Cへの出力制御を行っている。
【0004】
【発明が解決しようとする課題】このような従来の同相
合成回路では、各入力端A,Bに入力される信号のレベ
ル差に関わらず、常に入力レベルの高い方に合わせてA
GC電圧を発生し、このAGC電圧に基づいて電圧制御
減衰器23A,23Bを制御することで各入力端A,B
の信号に対するAGCアンプ2A,2Bの利得制御を行
っており、利得制御された各信号を合成器5で合成して
いる。このため、一方の入力端に入力される信号のレベ
ルが他方に比較して極端に低い場合には、他方の高い信
号レベルに基づいた減衰量で減衰された上で他方の信号
に合成されることになり、この結果ダイバーシチによる
効果が得られず、逆にS/Nが劣化してしまうおそれが
あった。本発明の目的は、このようなS/Nの劣化を防
止した同相合成回路を提供することにある。
合成回路では、各入力端A,Bに入力される信号のレベ
ル差に関わらず、常に入力レベルの高い方に合わせてA
GC電圧を発生し、このAGC電圧に基づいて電圧制御
減衰器23A,23Bを制御することで各入力端A,B
の信号に対するAGCアンプ2A,2Bの利得制御を行
っており、利得制御された各信号を合成器5で合成して
いる。このため、一方の入力端に入力される信号のレベ
ルが他方に比較して極端に低い場合には、他方の高い信
号レベルに基づいた減衰量で減衰された上で他方の信号
に合成されることになり、この結果ダイバーシチによる
効果が得られず、逆にS/Nが劣化してしまうおそれが
あった。本発明の目的は、このようなS/Nの劣化を防
止した同相合成回路を提供することにある。
【0005】
【課題を解決するための手段】本発明の同相合成回路は
、位相が同相である信号を夫々等しい利得で増幅する一
対のAGCアンプから出力される信号のレベル差を比較
する入力レベル比較回路と、これらAGCアンプの出力
を合成する合成器と各AGCアンプとの間に夫々介挿さ
れた切替器とを備えており、入力レベル比較回路におい
て許容値以上のレベル差を検出したときに、小レベル側
の切替器に対してAGCアンプと合成器との接続を遮断
させる切替信号を出力するように構成する。
、位相が同相である信号を夫々等しい利得で増幅する一
対のAGCアンプから出力される信号のレベル差を比較
する入力レベル比較回路と、これらAGCアンプの出力
を合成する合成器と各AGCアンプとの間に夫々介挿さ
れた切替器とを備えており、入力レベル比較回路におい
て許容値以上のレベル差を検出したときに、小レベル側
の切替器に対してAGCアンプと合成器との接続を遮断
させる切替信号を出力するように構成する。
【0006】例えば、入力レベル比較回路は、各AGC
アンプの出力を比較して出力の大小関係とそのレベル差
を検出する手段と、検出したレベル差を許容値と比較す
る手段とで構成される。
アンプの出力を比較して出力の大小関係とそのレベル差
を検出する手段と、検出したレベル差を許容値と比較す
る手段とで構成される。
【0007】
【作用】本発明によれば、同相入力のレベル差が大きい
ときには、小レベル側のAGCアンプの出力が合成器に
入力されなくなり、他方のAGCアンプ出力との合成が
行なわれず、S/Nの劣化が防止される。
ときには、小レベル側のAGCアンプの出力が合成器に
入力されなくなり、他方のAGCアンプ出力との合成が
行なわれず、S/Nの劣化が防止される。
【0008】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例の回路図であり、図2に示
した従来回路と同一部分には同一符号を付してその内部
構成の説明は省略する。位相を合わせた受信信号が入力
される入力端A,Bには夫々AGC回路1で制御される
AGCアンプ2A,2Bが接続され、これらAGCアン
プ2A,2Bの出力には切替器4A,4Bを接続し、更
に合成器5を通してAGCアンプ6を接続し、出力端C
に接続している。また、前記AGCアンプ2A,2Bの
出力間には入力レベル比較回路3を接続し、この入力レ
ベル比較回路3により前記切替器4A,4Bを切替動作
させるように構成している。
る。図1は本発明の一実施例の回路図であり、図2に示
した従来回路と同一部分には同一符号を付してその内部
構成の説明は省略する。位相を合わせた受信信号が入力
される入力端A,Bには夫々AGC回路1で制御される
AGCアンプ2A,2Bが接続され、これらAGCアン
プ2A,2Bの出力には切替器4A,4Bを接続し、更
に合成器5を通してAGCアンプ6を接続し、出力端C
に接続している。また、前記AGCアンプ2A,2Bの
出力間には入力レベル比較回路3を接続し、この入力レ
ベル比較回路3により前記切替器4A,4Bを切替動作
させるように構成している。
【0009】前記入力レベル比較回路3は、各AGCア
ンプ2A,2Bの出力を検波する検波器31A,31B
と、これら検波出力を比較して両AGCアンプ2A,2
Bの出力信号、即ち入力端A,Bの信号の大小を比較す
る差動増幅器32と、この比較出力を夫々レベル差の大
小許容値33A,33Bと比較する差動増幅器34A,
34Bと、これら差動増幅器34A,34Bの出力を整
流する整流器35A,35Bとで構成される。そして、
各AGCアンプ2A,2Bの信号のレベル差が許容値を
超えているときには、切替器4A,4Bを切り替え動作
させる切替信号を出力する。尚、各切替器4A,4Bは
通常はa−c間が接続されて各AGCアンプ2A,2B
の出力が合成器5に入力されるが、入力レベル比較回路
3からの切替信号によりb−c間が接続され、合成器5
には端子bに接続した終端器7A,7Bが接続されるよ
うに切り替えられる。
ンプ2A,2Bの出力を検波する検波器31A,31B
と、これら検波出力を比較して両AGCアンプ2A,2
Bの出力信号、即ち入力端A,Bの信号の大小を比較す
る差動増幅器32と、この比較出力を夫々レベル差の大
小許容値33A,33Bと比較する差動増幅器34A,
34Bと、これら差動増幅器34A,34Bの出力を整
流する整流器35A,35Bとで構成される。そして、
各AGCアンプ2A,2Bの信号のレベル差が許容値を
超えているときには、切替器4A,4Bを切り替え動作
させる切替信号を出力する。尚、各切替器4A,4Bは
通常はa−c間が接続されて各AGCアンプ2A,2B
の出力が合成器5に入力されるが、入力レベル比較回路
3からの切替信号によりb−c間が接続され、合成器5
には端子bに接続した終端器7A,7Bが接続されるよ
うに切り替えられる。
【0010】この構成によれば、位相が合わせられた信
号が入力端A,Bに入力され、夫々AGCアンプ2A,
2Bにより同一のゲインで増幅される。AGCアンプ2
A,2Bの制御信号は、AGC回路1により夫々の出力
レベルを検波し、入力レベルの大きい方に合わせた利得
を得る様に出力される。
号が入力端A,Bに入力され、夫々AGCアンプ2A,
2Bにより同一のゲインで増幅される。AGCアンプ2
A,2Bの制御信号は、AGC回路1により夫々の出力
レベルを検波し、入力レベルの大きい方に合わせた利得
を得る様に出力される。
【0011】次に、夫々の入力レベルの差を入力レベル
比較回路3で検出する。入力レベル比較回路3の動作は
、AGCアンプ2A,2Bの各出力信号を差動増幅器3
2に入力し、ここで両者を比較してその出力が正負のい
ずれかであるかを判定することにより入力端A,Bに入
力された信号のいずれが小さいかが判る。
比較回路3で検出する。入力レベル比較回路3の動作は
、AGCアンプ2A,2Bの各出力信号を差動増幅器3
2に入力し、ここで両者を比較してその出力が正負のい
ずれかであるかを判定することにより入力端A,Bに入
力された信号のいずれが小さいかが判る。
【0012】次に、その出力を差動増幅器34A,34
Bにおいて大小許容値33A,33Bと比較することで
、入力端A,Bの信号のレベル差が許容範囲を超えてい
るか否かが判り、その許容範囲を超えている場合には信
号の小さい側の差動増幅器から信号が出力される。そし
て、この出力を整流器35A又は35Bにより整流する
ことで切替器4A又は4Bに対して切替信号が出力され
る。この切替信号により、信号の小さい側の切替器4A
又は4Bは切替動作され、b−c間が接続される。これ
により、信号の小さい側では合成器5が終端器7A又は
7Bに接続され、入力端A又はBに入力された信号が合
成器5で合成されなくなる。
Bにおいて大小許容値33A,33Bと比較することで
、入力端A,Bの信号のレベル差が許容範囲を超えてい
るか否かが判り、その許容範囲を超えている場合には信
号の小さい側の差動増幅器から信号が出力される。そし
て、この出力を整流器35A又は35Bにより整流する
ことで切替器4A又は4Bに対して切替信号が出力され
る。この切替信号により、信号の小さい側の切替器4A
又は4Bは切替動作され、b−c間が接続される。これ
により、信号の小さい側では合成器5が終端器7A又は
7Bに接続され、入力端A又はBに入力された信号が合
成器5で合成されなくなる。
【0013】したがって、入力端A,Bの信号間のレベ
ル差が許容値を超えている場合には、小さい側の信号が
他方に合成されることが無くなり、出力端Cから出力さ
れる信号のS/Nの劣化を防止することが可能となる。
ル差が許容値を超えている場合には、小さい側の信号が
他方に合成されることが無くなり、出力端Cから出力さ
れる信号のS/Nの劣化を防止することが可能となる。
【0014】
【発明の効果】以上説明したように本発明は、同相入力
を合成する際に、両入力のレベル差が大きいときには、
小レベル側のAGCアンプの出力が合成器に入力されな
いようにしているので、他方の大レベル側のAGCアン
プ出力との合成が行なわれることはなく、S/Nの劣化
を防止することができる。
を合成する際に、両入力のレベル差が大きいときには、
小レベル側のAGCアンプの出力が合成器に入力されな
いようにしているので、他方の大レベル側のAGCアン
プ出力との合成が行なわれることはなく、S/Nの劣化
を防止することができる。
【図1】本発明の同相合成回路の一実施例の回路図であ
る。
る。
【図2】従来の同相合成回路の回路図である。
1 AGC回路
2A,2B AGCアンプ
3 入力レベル比較回路
4A,4B 切替器
5 合成器
6 AGCアンプ
Claims (2)
- 【請求項1】 位相が同相である信号を夫々等しい利
得で増幅する一対の自動利得制御増幅器と、これら自動
利得制御増幅器の出力を合成する合成器とを備える同相
合成回路において、前記自動利得制御増幅器から出力さ
れる信号のレベル差を比較する入力レベル比較回路と、
前記自動利得制御回路と前記合成器との間に夫々介挿さ
れた切替器とを備え、前記入力レベル比較回路において
許容値以上のレベル差を検出したときに、小レベル側の
前記切替器に対して自動利得制御増幅器と合成器との接
続を遮断させる切替信号を出力するように構成したこと
を特徴とする同相合成回路。 - 【請求項2】 入力レベル比較回路は、各自動利得制
御回路の出力を比較して出力の大小関係とそのレベル差
を検出する手段と、検出したレベル差を許容値と比較す
る手段とを備え、レベル差が許容値以上のときに小レベ
ル側から切替信号を出力するように構成してなる請求項
1の同相合成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2412688A JPH04222124A (ja) | 1990-12-21 | 1990-12-21 | 同相合成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2412688A JPH04222124A (ja) | 1990-12-21 | 1990-12-21 | 同相合成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04222124A true JPH04222124A (ja) | 1992-08-12 |
Family
ID=18521481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2412688A Pending JPH04222124A (ja) | 1990-12-21 | 1990-12-21 | 同相合成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04222124A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004038957A1 (ja) * | 2002-10-24 | 2004-05-06 | Matsushita Electric Industrial Co., Ltd. | 通信装置 |
WO2004038956A1 (ja) * | 2002-10-28 | 2004-05-06 | Mitsubishi Denki Kabushiki Kaisha | ダイバーシチ受信装置およびダイバーシチ受信方法 |
JP2004215246A (ja) * | 2003-01-07 | 2004-07-29 | Lg Electronics Inc | 同位相の合成ダイバーシティ受信装置及びその方法 |
WO2006067899A1 (ja) * | 2004-12-24 | 2006-06-29 | Mitsubishi Denki Kabushiki Kaisha | ダイバーシチ受信装置 |
US7363016B2 (en) | 2002-03-27 | 2008-04-22 | Lg Electronics Inc. | Diversity receiving apparatus and method |
-
1990
- 1990-12-21 JP JP2412688A patent/JPH04222124A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7363016B2 (en) | 2002-03-27 | 2008-04-22 | Lg Electronics Inc. | Diversity receiving apparatus and method |
WO2004038957A1 (ja) * | 2002-10-24 | 2004-05-06 | Matsushita Electric Industrial Co., Ltd. | 通信装置 |
WO2004038956A1 (ja) * | 2002-10-28 | 2004-05-06 | Mitsubishi Denki Kabushiki Kaisha | ダイバーシチ受信装置およびダイバーシチ受信方法 |
EP1557962A1 (en) * | 2002-10-28 | 2005-07-27 | Mitsubishi Denki Kabushiki Kaisha | Diversity reception device and diversity reception method |
US7310503B2 (en) | 2002-10-28 | 2007-12-18 | Mitsubishi Denki Kabushiki Kaisha | Diversity reception device and diversity reception method |
EP1557962A4 (en) * | 2002-10-28 | 2011-06-15 | Mitsubishi Electric Corp | DIVERSITY RECEIVING DEVICE AND CORRESPONDING METHOD |
JP2004215246A (ja) * | 2003-01-07 | 2004-07-29 | Lg Electronics Inc | 同位相の合成ダイバーシティ受信装置及びその方法 |
WO2006067899A1 (ja) * | 2004-12-24 | 2006-06-29 | Mitsubishi Denki Kabushiki Kaisha | ダイバーシチ受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6236841B1 (en) | Transmission output power control circuit for controlling each of antennas to optimal states | |
US5507022A (en) | Electric field level detecting apparatus | |
JPH04222124A (ja) | 同相合成回路 | |
KR100246708B1 (ko) | 자동이득제어회로 | |
JP3082703B2 (ja) | ダイバーシティ受信機 | |
JPH03108817A (ja) | 送信出力制御装置 | |
JPH0613921A (ja) | Amチューナ | |
JPS5850059B2 (ja) | 受信信号制御回路 | |
JP2830141B2 (ja) | 3面アンテナスペースダイバーシチ受信装置 | |
JP2503872B2 (ja) | 自動周波数制御回路 | |
JP2654527B2 (ja) | スペースダイバーシティ受信方式 | |
JPS6388922A (ja) | Fmステレオチユ−ナ | |
JPH0526843Y2 (ja) | ||
JP2689875B2 (ja) | 光信号受信装置 | |
JP2000315960A (ja) | マイクロ波受信装置 | |
JPH06204765A (ja) | 電力合成装置 | |
JPH05175764A (ja) | 自動利得調整回路 | |
JPH11122154A (ja) | 無線信号受信装置 | |
JPH04274628A (ja) | Am/fmチューナ | |
JPS6218125A (ja) | ダイバ−シチ合成回路 | |
GB2341055A (en) | Transmission power control circuit | |
JPH09312585A (ja) | Ifフィルタ | |
JPH01251926A (ja) | 同相合成スペースダイバーシティ受信装置 | |
JP2000244267A (ja) | 自動利得制御増幅回路 | |
JPH11298387A (ja) | ダイバーシチ受信装置及び、そのダイバーシチ受信装置の利得調整方法 |