JPH04220729A - Information processor - Google Patents

Abstract

PURPOSE:To easily analyze the cause of trouble by detecting trouble, which occurs during the writing of data into a register file, in its early stage. CONSTITUTION:Write data 104 from a write data register 1 is written in the register file 8 and read out of the register file 8 in a next clock cycle. A comparator 9 with a mask compares the read data and data to be written in the register file 8 which is held in a data register 7.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【技術分野】本発明は情報処理装置に関し、特に情報処
理装置において用いられるレジスタファイルに格納され
たデータのエラーチェックに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus, and more particularly to error checking of data stored in a register file used in an information processing apparatus.

【０００２】0002

【従来技術】従来、情報処理装置においては、レジスタ
ファイルに格納されたデータの正当性が、該データのレ
ジスタファイルからの読出し時に実行されるパリティチ
ェックによってのみ保証されていた。2. Description of the Related Art Conventionally, in an information processing apparatus, the validity of data stored in a register file has been guaranteed only by a parity check executed when the data is read from the register file.

【０００３】このような従来の情報処理装置では、レジ
スタファイルから読出されたデータにパリティエラーが
検出されても、そのエラーが該データのレジスタファイ
ルへの書込み時に起きた故障に原因するものであっても
、該データをレジスタファイルに書込んでから時間が経
過しているために故障を起こしたときの状態が分からな
い。そのため、故障が起きた原因を究明することが困難
となり、原因究明に時間がかかるという欠点がある。In such conventional information processing devices, even if a parity error is detected in data read from a register file, the error is not caused by a failure that occurred when the data was written to the register file. However, since some time has passed since the data was written to the register file, the state at the time of the failure is unknown. Therefore, it becomes difficult to investigate the cause of the failure, and there is a drawback that it takes time to investigate the cause.

【０００４】0004

【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、レジスタファイルへのデ
ータの書込み時に発生した故障を早期に検出することが
でき、故障原因の解析を容易に行うことができる情報処
理装置の提供を目的とする。[Object of the Invention] The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional system, and it is possible to detect failures that occur when writing data to a register file at an early stage, and to analyze the cause of the failure. The purpose of the present invention is to provide an information processing device that can easily perform processing.

【０００５】[0005]

【発明の構成】本発明による情報処理装置は、レジスタ
ファイルにデータが書込まれるとき、前記データを保持
するデータ保持手段と、前記レジスタファイルに前記デ
ータが書込まれるとき、前記データの書込みアドレスを
保持するアドレス保持手段と、前記レジスタファイルに
前記データが書込まれた直後に、前記アドレス保持手段
に保持された前記書込みアドレスによって前記レジスタ
ファイルから読出されたデータと、前記データ保持手段
に保持された前記データとを比較する比較手段とを有す
ることを特徴とする。SUMMARY OF THE INVENTION An information processing apparatus according to the present invention includes a data holding means for holding the data when the data is written to the register file, and a write address of the data when the data is written to the register file. address holding means for holding the data; immediately after the data is written in the register file, data read from the register file by the write address held in the address holding means; and data held in the data holding means. and comparing means for comparing the data with the data obtained.

【０００６】[0006]

【実施例】次に、本発明の一実施例について図面を参照
して説明する。[Embodiment] Next, an embodiment of the present invention will be described with reference to the drawings.

【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、レジスタファイル８にデー
タを書込むときには、書込みデータ１００　が書込みデ
ータレジスタ１に、書込みアドレス１０１　が書込みア
ドレスレジスタ２に、書込み指示１０３　が書込み指示
レジスタ４に夫々保持される。また、レジスタファイル
８からデータを読出すときには、読出しアドレス１０２
　が読出しアドレスレジスタ３に保持される。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, when writing data to register file 8, write data 100 is held in write data register 1, write address 101 is held in write address register 2, and write instruction 103 is held in write instruction register 4, respectively. Furthermore, when reading data from the register file 8, the read address 102
is held in the read address register 3.

【０００８】読出しアドレスレジスタ５は書込みアドレ
スレジスタ２からの書込みアドレス１０５　を保持し、
そのアドレスを次のクロックサイクルで読出しアドレス
１０８　としてレジスタファイル８に出力する。また、
書込み指示レジスタ６は書込み指示レジスタ４からの書
込み指示１０７　を保持し、その保持内容を次のクロッ
クサイクルで書込み指示１０９　としてマスク付き比較
器９に出力する。 さらに、書込みデータレジスタ７は書込みデータレジス
タ１からの書込みデータ１０４　を保持し、そのデータ
を次のクロックサイクルで書込みデータ１１０　として
マスク付き比較器９に出力する。The read address register 5 holds the write address 105 from the write address register 2,
The address is output to the register file 8 as a read address 108 in the next clock cycle. Also,
The write instruction register 6 holds the write instruction 107 from the write instruction register 4, and outputs the held contents to the masked comparator 9 as a write instruction 109 in the next clock cycle. Furthermore, write data register 7 holds write data 104 from write data register 1, and outputs the data as write data 110 to masked comparator 9 in the next clock cycle.

【０００９】レジスタファイル８は書込み指示レジスタ
４から書込み指示１０７　が入力されると、書込みアド
レスレジスタ２からの書込みアドレス１０５　が示す番
地に書込みデータレジスタ１からの書込みデータ１０４
　を書込む。 また、レジスタファイル８は読出しアドレスレジスタ３
から読出しアドレス１０６　が入力されると、該アドレ
スによって指定された番地から読出されたデータを読出
しデータ１１２　として外部に送出する。一方、レジス
タファイル８は読出しアドレジスタ５から読出しアドレ
ス１０８　が入力されると、該アドレスによって指定さ
れた番地から読出されたデータを読出しデータ１１１　
としてマスク付き比較器９に送出する。When the write instruction 107 is input from the write instruction register 4, the register file 8 writes the write data 104 from the write data register 1 to the address indicated by the write address 105 from the write address register 2.
Write. Also, the register file 8 is the read address register 3.
When a read address 106 is input from , the data read from the address specified by the address is sent to the outside as read data 112 . On the other hand, when the register file 8 receives the read address 108 from the read address register 5, it reads the data read from the address specified by the address and reads the read data 111.
It is sent to the masked comparator 9 as

【００１０】マスク付き比較器９は読出しアドレスレジ
スタ５からの読出しアドレス１０８　によってレジスタ
ファイル８から読出された読出しデータ１１１　と、書
込みデータレジスタ７からの書込みデータ１１０　とを
比較し、その比較結果１１３　を読出しアドレスレジス
タ５と書込み指示レジスタ６と書込みデータレジスタ７
とに夫々出力する。The masked comparator 9 compares the read data 111 read from the register file 8 according to the read address 108 from the read address register 5 with the write data 110 from the write data register 7, and reads the comparison result 113. Read address register 5, write instruction register 6, and write data register 7
Output each.

【００１１】次に、図１を用いて本発明の一実施例の動
作について説明する。まず、書込みデータレジスタ１に
書込みデータ１００　が、書込みアドレスレジスタ２に
書込みアドレス１０１　が、書込み指示レジスタ４に論
理“１”が夫々セットされてクロックが供給されると、
書込みアドレスレジスタ２からの書込みアドレス１０５
　が示すレジスタファイル８の番地に書込みデータレジ
スタ１からの書込みデータ１０４　が書込まれる。Next, the operation of one embodiment of the present invention will be explained using FIG. First, when write data 100 is set in write data register 1, write address 101 is set in write address register 2, and logic "1" is set in write instruction register 4, a clock is supplied.
Write address 105 from write address register 2
Write data 104 from write data register 1 is written to the address of register file 8 indicated by .

【００１２】このとき同時に、書込みデータレジスタ１
からの書込みデータ１０４　が書込みデータレジスタ７
に、書込みアドレスレジスタ２からの書込みアドレス１
０５　が読出しアドレスレジスタ５に、書込み指示レジ
スタ４からの書込み指示１０７　が書込み指示レジスタ
６に夫々保持される。At the same time, write data register 1
Write data 104 from write data register 7
, write address 1 from write address register 2
05 is held in the read address register 5, and the write instruction 107 from the write instruction register 4 is held in the write instruction register 6.

【００１３】書込みデータレジスタ１からの書込みデー
タ１０４　がレジスタファイル８に書込まれた次のクロ
ックサイクルでは、読出しアドレスレジスタ５からの読
出しアドレス１０８　がレジスタファイル８に出力され
る。これにより、レジスタファイル８からデータが読出
され、読出しデータ１１１　としてマスク付き比較器９
に送出される。同時に、書込みデータレジスタ７からマ
スク付き比較器９に書込みデータ１１０　が送出される
ので、マスク付き比較器９ではレジスタファイル８から
の読出しデータ１１１　と書込みデータレジスタ７から
の書込みデータ１１０　とを比較する。すなわち、マス
ク付き比較器９ではレジスタファイル８に書込んでから
直ぐに読出された読出しデータ１１１　と、レジスタフ
ァイル８に書込まれた書込みデータ１００　とが比較さ
れることになる。In the next clock cycle after write data 104 from write data register 1 is written to register file 8, read address 108 from read address register 5 is output to register file 8. As a result, data is read from the register file 8, and as read data 111, the masked comparator 9
sent to. At the same time, the write data 110 is sent from the write data register 7 to the masked comparator 9, so the masked comparator 9 compares the read data 111 from the register file 8 with the write data 110 from the write data register 7. . That is, the masked comparator 9 compares the read data 111 that is read immediately after being written to the register file 8 and the write data 100 written to the register file 8.

【００１４】マスク付き比較器９ではその比較結果が不
一致を示し、かつ書込み指示レジスタ６からの書込み指
示１０９　が論理“１”であれば、比較結果１１３　と
して論理“１”を読出しアドレスレジスタ５と書込み指
示レジスタ６と書込みデータレジスタ７とに夫々出力す
る。これにより、読出しアドレスレジスタ５にはマスク
付き比較器９で不一致が検出された書込みアドレス１０
１　がホールドされる。また、書込み指示レジスタ６に
はマスク付き比較器９で不一致が検出された書込み指示
１０３　がホールドされる。さらに、書込みデータレジ
スタ７にはマスク付き比較器９で不一致が検出された書
込みデータ１００　がホールドされる。In the masked comparator 9, if the comparison result shows a mismatch and the write instruction 109 from the write instruction register 6 is logic "1", a logic "1" is read out as the comparison result 113 and the address register 5 and the write instruction 109 are logic "1". It is output to write instruction register 6 and write data register 7, respectively. As a result, the read address register 5 stores the write address 10 where the masked comparator 9 detected a mismatch.
1 is held. Further, the write instruction register 6 holds the write instruction 103 whose mismatch is detected by the masked comparator 9. Further, the write data register 7 holds the write data 100 whose mismatch is detected by the masked comparator 9.

【００１５】よって、マスク付き比較器９の比較結果に
よって、レジスタファイル８にデータが書込まれた際の
故障を早期に検出することができる。また、読出しアド
レスレジスタ５と書込み指示レジスタ６と書込みデータ
レジスタ７とに夫々ホールドされた内容によって、故障
原因の解析を容易に行うことができる。Therefore, based on the comparison result of the masked comparator 9, a failure when data is written to the register file 8 can be detected at an early stage. Furthermore, the cause of the failure can be easily analyzed based on the contents held in the read address register 5, write instruction register 6, and write data register 7, respectively.

【００１６】このように、レジスタファイル８に書込ま
れ、かつ書込みデータレジスタ７に保持されたデータと
、レジスタファイル８に書込まれた直後に同じアドレス
から読出されたデータとをマスク付き比較器９で比較す
るようにすることによって、レジスタファイル８へのデ
ータの書込み時に発生した故障を早期に検出することが
でき、故障原因の解析を容易に行うことができる。In this way, the data written to the register file 8 and held in the write data register 7 and the data read from the same address immediately after being written to the register file 8 are compared using a masked comparator. 9, a failure that occurs when writing data to the register file 8 can be detected early, and the cause of the failure can be easily analyzed.

【００１７】[0017]

【発明の効果】以上説明したように本発明によれば、レ
ジスタファイルにデータを書込んだ次のクロックサイク
ルで該データを読出し、該データとレジスタファイルに
書込んだデータとを比較するようにすることによって、
レジスタファイルへのデータの書込み時に発生した故障
を早期に検出することができ、故障原因の解析を容易に
行うことができるという効果がある。[Effects of the Invention] As explained above, according to the present invention, data is read out in the next clock cycle after data is written to the register file, and the data is compared with the data written to the register file. By,
This has the advantage that a failure that occurs when writing data to a register file can be detected early, and the cause of the failure can be easily analyzed.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

５　　読出しアドレスレジスタ ６　　書込み指示レジスタ ７　　書込みデータレジスタ ８　　レジスタファイル ９　　マスク付き比較器 5 Read address register 6 Write instruction register 7 Write data register 8 Register file 9 Comparator with mask

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　レジスタファイルにデータが書込まれ
るとき、前記データを保持するデータ保持手段と、前記
レジスタファイルに前記データが書込まれるとき、前記
データの書込みアドレスを保持するアドレス保持手段と
、前記レジスタファイルに前記データが書込まれた直後
に、前記アドレス保持手段に保持された前記書込みアド
レスによって前記レジスタファイルから読出されたデー
タと、前記データ保持手段に保持された前記データとを
比較する比較手段とを有することを特徴とする情報処理
装置。1. Data holding means for holding the data when the data is written to the register file; and address holding means for holding the write address of the data when the data is written to the register file. Immediately after the data is written to the register file, the data read from the register file by the write address held in the address holding means is compared with the data held in the data holding means. An information processing device comprising: comparison means.