JPH042196B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は例えばバスに搭載して使われる行先
案内再生器に関し、特に安価に作ることができる
行先案内再生器を提供しようとするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a destination guide regenerator that is mounted on a bus, for example, and particularly aims to provide a destination guide regenerator that can be manufactured at low cost.

〈発明の背景〉 本出願人は先に「特願昭58−52200号」により
案内放送装置を提案した。この先に提案した案内
放送装置は次の停留所名を車内案内放送する磁気
テープの頭部に行先案内用の語句と、その語句を
どのような順序に従つて放送し、その語句の組合
せを経由地を通過する毎に組替えるための文章構
成データを記録しておき、始業時にその再生信号
を半導体メモリに取込んで、半導体メモリに取込
んだ音声データと文章構成データを読出して行先
案内放送を行なう構造のものである。<Background of the Invention> The present applicant previously proposed a guidance broadcasting device in "Japanese Patent Application No. 58-52200". The previously proposed guidance announcement system broadcasts words and phrases for destination guidance at the head of the magnetic tape that broadcasts the next stop name inside the train, and in what order the words and phrases are broadcast, and the combination of words and phrases is broadcast at the stopover point. The system records sentence structure data to be rearranged each time it passes, and at the start of work, the playback signal is taken into the semiconductor memory, and the voice data and sentence structure data taken into the semiconductor memory are read out and the destination guidance is broadcast. It is structured to carry out.

〈先願の欠点〉 この先に提案した放送装置によれば車内案内放
送用磁気テープの頭部に行先案内用データを記録
しなければならない。このため磁気テープが行先
案内用データを収録する分だけ長くなる欠点があ
る。更に各バスに音声信号をＡ−Ｄ変換して音声
用半導体メモリに取込む装置を設けなくてはなら
ないためコストが高くなる欠点もある。<Disadvantages of the prior application> According to the previously proposed broadcasting device, destination guidance data must be recorded on the head of the magnetic tape for in-vehicle guidance broadcasting. For this reason, there is a drawback that the magnetic tape becomes longer to accommodate the destination guidance data. Furthermore, each bus must be provided with a device for A-D converting the audio signal and importing it into the audio semiconductor memory, resulting in an increased cost.

〈発明の目的〉 この発明は磁気テープに行先案内用データを収
録しなくてもデータ作成器から各バスに設けた行
先案内再生器に行先案内用データを注入すること
ができるようにした行先案内再生器を提供しよう
とするものである。<Object of the Invention> The present invention provides a destination guide that allows destination guide data to be injected from a data creator into a destination guide regenerator provided on each bus without having to record the destination guide data on a magnetic tape. The aim is to provide a regenerator.

〈発明の概要〉 この発明ではデータ作成器のデータ出力端子、
クロツク出力端子及び共通接地端子を行先案内再
生器の対応する入力端子に接続すると、行先案内
再生器の各メモリは書込状態にセツトされ、デー
タ作成器の送出制御手段のオン操作によりデータ
作成器からデイジタル信号で順次転送される文章
構成データ、文章変更データ、各語句の先頭と終
了点を表わすアドレスデータ及びその各語句の音
声データは、それぞれ文章構成メモリ、文章変更
データメモリ、補助メモリ及び音声用半導体メモ
リに取込まれる。<Summary of the invention> In this invention, a data output terminal of a data generator,
When the clock output terminal and the common ground terminal are connected to the corresponding input terminals of the destination guidance regenerator, each memory of the destination guidance regenerator is set to the write state, and by turning on the sending control means of the data creator, the data creator The sentence structure data, sentence change data, address data representing the start and end points of each word, and the audio data of each word are transferred sequentially by digital signals from the sentence structure memory, sentence change data memory, auxiliary memory, and audio data. captured in semiconductor memory.

再生時は行先案内再生器の入力端子からデータ
作成器が取外され、例えばバスが停留所に到着
し、ドアが開くことによりドアスイツチがオンに
なり制御手段が作動する。この制御手段の制御に
より上記文章構成メモリに取込まれた文章構成デ
ータが読出され、この文章構成データに基づいて
補助メモリの語句の先頭アドレスと終了アドレス
の読出アドレスを指定し、文章構成に従つて音声
メモリから音声データを順次読出すことができ、
一方文章変更メモリが読出されると制御手段によ
り文章構成メモリの読出領域を変更させ、再生す
べき語句の組合せを変更することができるように
構成したものである。 During reproduction, the data generator is removed from the input terminal of the destination guidance regenerator, and when the bus arrives at a stop and the door is opened, for example, the door switch is turned on and the control means is activated. Under the control of this control means, the sentence structure data taken into the sentence structure memory is read out, and based on this sentence structure data, read addresses of the start and end addresses of words in the auxiliary memory are specified, and the sentence structure is followed. The audio data can be read out sequentially from the audio memory.
On the other hand, when the sentence change memory is read out, the reading area of the sentence structure memory is changed by the control means, so that the combination of words to be reproduced can be changed.

〈データ作成器に関する説明〉 第１図はこの発明による行先案内再生器にデー
タを注入するデータ作成器を示す。図中１０１は
マイクロホン，１０２はテープレコーダを示す。
１０３は切替スイツチを示す。切替スイツチ１０
３によりマイクロホンを選択するか、テープレコ
ーダを選択するかを決定できる。マイクロホン１
０１又はテープレコーダ１０２からは「このバス
は」、「東京」，「新橋」，「品川」，「川崎」，「新
宿」，
「赤坂」，「渋谷」，「六本木」，「経由」，「行です
、
危険物は持ち込まないで下さい」等の語句を音声
信号として入力する。これらの各語句にはその語
句を表わす番号を付す。つまり例えば「このバ
スは」，「東京」，「新橋」，「品川」，
「川崎」，「横浜」，「新宿」，「赤坂」，
「渋谷」，「六本木」，「経由」，「行です、
危険物は持ち込まないで下さい」のようになる。
この番号はマイクロホン１０１等からの入力順に
従つて音声メモリ１０５に取込まれる順番により
自動的に決められるものとする。<Description of data generator> FIG. 1 shows a data generator for injecting data into a destination guide regenerator according to the present invention. In the figure, 101 is a microphone, and 102 is a tape recorder.
103 indicates a changeover switch. Changeover switch 10
3 allows you to decide whether to select a microphone or a tape recorder. Microphone 1
01 or from the tape recorder 102, "This bus is", "Tokyo", "Shinbashi", "Shinagawa", "Kawasaki", "Shinjuku",
``Akasaka'', ``Shibuya'', ``Roppongi'', ``via'', ``line''.
Phrases such as "Please do not bring in dangerous goods" are input as audio signals. Each of these words is given a number representing the word. In other words, for example, ``This bus is'', ``Tokyo'', ``Shinbashi'', ``Shinagawa'', etc.
"Kawasaki", "Yokohama", "Shinjuku", "Akasaka",
``Shibuya'', ``Roppongi'', ``via'', ``row''.
Please do not bring in dangerous items."
It is assumed that this number is automatically determined based on the order in which the audio is taken into the audio memory 105 in accordance with the order of input from the microphone 101 and the like.

切替スイツチ１０３により選択されて入力され
た音声信号〜はＡ−Ｄ変換器１０４によりＡ
−Ｄ変換し、そのＡ−Ｄ変換出力を音声メモリ１
０５に記憶させる。メモリ１０５は一般に半導体
によつて作られたランダムアクセスメモリを使う
ことができる。 The audio signal selected and inputted by the changeover switch 103 is converted to A by the A-D converter 104.
-D conversion, and the output of the A-D conversion is transferred to the audio memory 1.
Store it in 05. As the memory 105, a random access memory generally made of semiconductor can be used.

メモリ１０５のアドレスは第１カウンタ１０６
の計数値に従つて歩進する。この第１カウンタ１
０６は音声信号が存在する間だけクロツク発生器
１０７のクロツクパルスにより計数動作する。つ
まり１０８は音声信号の存在を検出する音声信号
検出回路を示す。この音声信号の存在を検出する
回路１０８は飽和増幅器１０９と、飽和増幅器１
０９の立上りによりＨ論理を取込むＤ形フリツプ
フロツプ１１１とにより構成することができる。
音声信号が入力されることにより飽和増幅器１０
９の出力がＨ論理に立上る。このときＤ形フリツ
プフロツプ１１１がＤ端子に供給されているＨ論
理を読込む。その読込みによりＤ形フリツプフロ
ツプ１１１の出力端子ＱはＨ論理を出力し、ゲー
ト１１２を開に制御する。ゲート１１２が開に制
御されることによりクロツク発生器１０７のクロ
ツクパルスがゲート１１２とノアゲート１１３を
通じて第１カウンタ１０６のクロツク端子Ｃに与
えられる。 The address of the memory 105 is the first counter 106
Steps according to the count value. This first counter 1
06 performs a counting operation using the clock pulses of the clock generator 107 only while the audio signal is present. In other words, 108 indicates an audio signal detection circuit that detects the presence of an audio signal. A circuit 108 for detecting the presence of this audio signal includes a saturating amplifier 109 and a saturating amplifier 1
It can be constructed by a D-type flip-flop 111 which takes in H logic at the rising edge of signal 09.
By inputting the audio signal, the saturation amplifier 10
The output of 9 rises to H logic. At this time, the D type flip-flop 111 reads the H logic supplied to the D terminal. As a result of this reading, the output terminal Q of the D-type flip-flop 111 outputs an H logic and controls the gate 112 to open. By controlling the gate 112 to be open, a clock pulse from the clock generator 107 is applied to the clock terminal C of the first counter 106 through the gate 112 and the NOR gate 113.

音声信号が無くなると飽和増幅器１０９の出力
がＬ論理に立下る。この立下りがリセツトパルス
生成回路１１４に与えられることによりＤ形フリ
ツプフロツプ１１１のリセツト端子Ｒにリセツト
パルスが与えられ、Ｄ形フリツプフロツプ１１１
はリセツトされる。よつて出力端子がＨ論理と
なり、出力端子の出力は音声信号の終了時にＨ
論理に立上る。出力端子から出力される論理信
号を音声メモリ１０５のリード，ライト端子Ｒ／
Ｗに与え音声メモリ１０５の読出，書込制御を行
なう。つまりリード，ライト端子Ｒ／ＷにＬ論理
に与えられるとメモリ１０５は書込状態となり、
Ｈ論理が与えられるとメモリ１０５は読出状態と
なるこの論理は他のメモリについても同様であ
る。 When the audio signal disappears, the output of the saturation amplifier 109 falls to L logic. This falling edge is applied to the reset pulse generation circuit 114, and a reset pulse is applied to the reset terminal R of the D-type flip-flop 111.
will be reset. Therefore, the output terminal becomes H logic, and the output of the output terminal becomes H at the end of the audio signal.
Stand up for logic. The logic signal output from the output terminal is sent to the read/write terminal R/ of the audio memory 105.
The signal is applied to W to control reading and writing of the audio memory 105. In other words, when L logic is applied to the read/write terminal R/W, the memory 105 enters the write state.
When the H logic is applied, the memory 105 enters the read state. This logic is the same for other memories as well.

このようにして音声信号が存在する間ゲート１
１２が開となり第１カウンタ１０６がクロツク発
生器１０７のクロツクパルスを計数し、その計数
出力により音声メモリ１０５をアクセスし、Ａ−
Ｄ変換器１０４から出力される音声デイジタル信
号を順次先頭番地から取込む。 In this way, while the audio signal is present, gate 1
12 is opened, the first counter 106 counts the clock pulses of the clock generator 107, accesses the audio memory 105 based on the count output, and A-
The audio digital signals output from the D converter 104 are taken in sequentially from the first address.

Ｄ形フリツプフロツプ１１１の出力端子Ｑ及び
Ｑには微分回路１１５，１１６を接続し、この微
分回路１１５，１１６から第２図に示すように音
声信号の立上りと立下り毎に微分パルスを得るよ
うにし、この微分パルスをノアゲート１１７を通
じて補助メモリ１１８のリード，ライト端子Ｒ／
Ｗに与える。補助メモリ１１８のリード，ライト
端子Ｒ／Ｗに与えられる信号は第２図Ｂに示すよ
うに音声信号の立上りと立下り毎にＬ論理となる
負論理のパルス信号となり、Ｌ論理の時点で第１
カウンタ１０６の計数出力を記憶する。これと共
に一度書込が行なわれるとその書込パルスが第２
カウンタ１１９に与えられ、第２カウンタ１１９
の状態を一つ歩進させる。よつて補助メモリ１１
８には音声信号〜の各開始点と終了点毎のア
ドレスが取込まれる。 Differentiating circuits 115 and 116 are connected to the output terminals Q and Q of the D-type flip-flop 111, and differential pulses are obtained from the differentiating circuits 115 and 116 at each rise and fall of the audio signal, as shown in FIG. , this differential pulse is sent to the read/write terminal R/ of the auxiliary memory 118 through the NOR gate 117.
Give to W. The signal applied to the read/write terminal R/W of the auxiliary memory 118 becomes a negative logic pulse signal that becomes L logic at each rise and fall of the audio signal, as shown in FIG. 1
The counting output of the counter 106 is stored. At the same time, once a write is performed, the write pulse is
counter 119 and second counter 119
advances the state by one step. Auxiliary memory 11
Addresses for each start point and end point of the audio signals are taken into 8.

１２１は文章構成データ及び文章変更データを
記憶するメモリを示す。このメモリ１２１にはア
ドレスカウンタ１２２ａ，１２２ｂと、語句デー
タ及び文章変更データをメモリ１２１に入力する
設定器１２３とが付設される。 Reference numeral 121 indicates a memory that stores sentence structure data and sentence modification data. This memory 121 is provided with address counters 122a and 122b, and a setter 123 for inputting phrase data and sentence change data into the memory 121.

第３図にメモリ１２１に記憶するデータの状態
を示す。第３図においてF₁〜F₁₀はメモリ１２１
内に設定した記憶領域を示す。この例ではメモリ
１２１を２分割し、その一方F₁〜F₅に文章構成
データを記憶し、他方F₆〜F₁₀に文章変更データ
を記憶するようにした場合を示す。実際にはこの
記憶領域は多くの数を必要とし、一つの記憶領域
に一つの文章例えば「このバスは、東京，新橋，
品川，川崎，経由，横浜，行です、危険物は持ち
込まないで下さい。」のような語句データを記憶
する。このためには各記憶領域は例えば並列４ビ
ツトを１バイトとして16バイトの記憶容量を持つ
ものとする。文章変更データは各記憶領域毎に一
つの路線における各経由地までの停留所数を記憶
している。 FIG. 3 shows the state of data stored in the memory 121. In FIG. 3, F ₁ to F ₁₀ are memory 121
Indicates the storage area set within. In this example, the memory 121 is divided into two parts, one of which stores sentence structure data in _F1 to _F5 , and the other part of _F6 to _F10 stores sentence modification data. In reality, this storage area requires many numbers, and one storage area can contain one sentence, for example, ``This bus is Tokyo, Shinbashi, etc.
This is for Yokohama, via Shinagawa and Kawasaki. Please do not bring dangerous items. ” is memorized. For this purpose, each storage area is assumed to have a storage capacity of 16 bytes, for example, with 4 parallel bits as 1 byte. The text change data stores the number of stops to each waypoint on one route in each storage area.

文章構成データと文章変更データは設定器１２
３の設定により書込まれる。アドレスカウンタ１
２２ａの計数出力端子はメモリ１２１の下位ビツ
トのアドレス端子に接続し、アドレスカウンタ１
２２ｂの計数出力端子はメモリ１２２ｂの上位ビ
ツトのアドレス端子に接続する。始めにゲート１
２０ａが開に制御され操作スイツチ１２４を操作
する毎にメモリ１２１の前半部に設定器１２３が
設定した文章構成データを書込む。文章構成デー
タの書込みは次の如くである。例えば「このバ
スは」，「東京」，「新橋」，「品川」，
「川崎」，「経由」，「横浜」，「行です、危
険物は持ち込まないで下さい。」を入力するには
設定器１２３にを設定し、スイツチ１２４をオ
ン操作する。次に設定器１２３にを設定しスイ
ツチ１２４をオン操作する。次に設定器１２３に
を設定し、スイツチ１２４をオン操作する。こ
のようにして各語句に対応する番号を順次設定器
１２３に設定し、スイツチ１２４をオン操作して
メモリ１２１に書込む。各記憶領域は16バイトず
つ用意し、長い文章データも書込めるようにして
いる。文章データを書込んで残つた部分にはオー
ルゼロ信号を記憶する。 Sentence structure data and sentence change data are provided in the setting device 12.
Written by setting 3. address counter 1
The count output terminal of 22a is connected to the address terminal of the lower bit of the memory 121, and the count output terminal of the address counter 1
The count output terminal of the memory 122b is connected to the address terminal of the upper bit of the memory 122b. Gate 1 at the beginning
20a is controlled to open and every time the operation switch 124 is operated, the sentence structure data set by the setting device 123 is written in the first half of the memory 121. Writing of sentence structure data is as follows. For example, "This bus is", "Tokyo", "Shinbashi", "Shinagawa",
To input "Kawasaki,""via,""Yokohama," and "This is a line, please do not bring in dangerous goods," set in the setting device 123 and turn on the switch 124. Next, set the setting device 123 and turn on the switch 124. Next, set the setting device 123 and turn on the switch 124. In this way, numbers corresponding to each word are sequentially set in the setter 123, and the numbers are written into the memory 121 by turning on the switch 124. Each storage area has 16 bytes each, making it possible to write long text data. An all-zero signal is stored in the portion remaining after writing the text data.

このようにして各路線毎に行先案内用文章構成
データをメモリ１２１の下位ビツト側の領域F₁
〜F₅に記憶する。F₅まで記憶が完了するとアド
レスカウンタ１２２ａから桁上信号が発生し、ゲ
ート１２０ａが閉じられ、これに代つてゲート１
２０ｂが開けられる。よつてその後はメモリ１２
１の上位の記憶領域F₆〜F₁₀に文章変更用データ
を書込む。その書込は文章構成データと同様に設
定器１２３に設定した数値をメモリ１２１に一つ
ずつ書込む方法である。メモリ１２１は書込んだ
データは表示器１２５に表示させモニタできる構
造にすることができる。 In this way, destination guide text structure data for each route is stored in the area _F1 on the lower bit side of the memory 121.
~Store in _F5 . When storage up to _F5 is completed, a carry signal is generated from address counter 122a, gate 120a is closed, and gate 1 is replaced by F5.
20b can be opened. Therefore, after that, memory 12
Text change data is written in storage areas F ₆ to F ₁₀ above 1. The writing is done by writing the numerical values set in the setter 123 into the memory 121 one by one in the same way as the sentence structure data. The memory 121 can have a structure in which written data can be displayed on a display 125 and monitored.

以上により各メモリ１０５，１１８，１２１に
対する書込動作が終了する。次にこれら各メモリ
１０５，１１８，１２１に書込んだ各データを送
出する手段について説明する。１３０はこの送出
制御手段を示す。１２７は転送指令スイツチを示
す。この転送指令スイツチ１２７を瞬時オン操作
することによりフリツプフロツプ１２８がセツト
され、ゲート１２９が開に制御される。ゲート１
２９にはクロツク発生器１０７から出力されてい
るクロツクパルスが与えられており、このクロツ
クパルスを出力端子１３１に出力する。この出力
端子１３１にはこの発明による音声再生器が接続
される。尚音声再生器は各バスに搭載されるもの
である。第１図に示したデータ作成器は携帯形に
作られ、各バスに搭載した音声再生器に出力端子
１３８，１３１，１４３を接続してデータを注入
する。データを注入すると取外される。データ送
出手段１３０においてフリツプフロツプ１２８が
セツトされることにより出力端子がＬ論理に制
御される。この出力端子にはカウンタ１３２の
リセツト端子Ｒが接続されている。よつてフリツ
プフロツプ１２８がセツトされるのと同時にカウ
ンタ１３２が動作を始める。つまりカウンタ１３
２の出力端子Q₀がＨ論理となりゲート１３３を
開に制御する。ゲート１３３が開に制御されるこ
とによりクロツクパルス発生器１０７から出力さ
れているクロツクパルスがノアゲート１３６を通
じてアドレスカウンタ１２２ａのクロツク端子Ｃ
に与える。よつてアドレスカウンタ１２２ａはク
ロツクパルスの供給速度に従つて歩進する。この
とき操作スイツチ１２４はオフの状態にあるから
メモリ１２１は読出状態になつている。よつてア
ドレスカウンタ１２２ａ，及び１２２ｂの歩進速
度に従つてメモリ１２１が読出され、その読出出
力がデータバス１３７を通じて出力端子１３８に
送出される。 With the above steps, the write operation for each memory 105, 118, and 121 is completed. Next, the means for transmitting each data written in each of these memories 105, 118, and 121 will be explained. Reference numeral 130 indicates this sending control means. 127 indicates a transfer command switch. By momentarily turning on the transfer command switch 127, the flip-flop 128 is set and the gate 129 is controlled to open. gate 1
29 is supplied with the clock pulse output from the clock generator 107, and outputs this clock pulse to the output terminal 131. An audio reproducer according to the present invention is connected to this output terminal 131. Note that the audio reproducer is mounted on each bus. The data generator shown in FIG. 1 is made portable and injects data by connecting output terminals 138, 131, and 143 to an audio reproducer mounted on each bus. It is removed when data is injected. By setting the flip-flop 128 in the data sending means 130, the output terminal is controlled to the L logic. A reset terminal R of the counter 132 is connected to this output terminal. Therefore, the counter 132 starts operating at the same time as the flip-flop 128 is set. In other words, counter 13
The output terminal Q ₀ of No. 2 becomes H logic and controls the gate 133 to open. By controlling the gate 133 to open, the clock pulse output from the clock pulse generator 107 is passed through the NOR gate 136 to the clock terminal C of the address counter 122a.
give to Therefore, the address counter 122a increments according to the supply speed of the clock pulse. At this time, since the operation switch 124 is in the off state, the memory 121 is in the read state. Therefore, the memory 121 is read according to the step speed of the address counters 122a and 122b, and the read output is sent to the output terminal 138 via the data bus 137.

アドレスカウンタ１２２ｂの最上位ビツトから
桁上信号が出力されると、その桁上信号が微分回
路１３９とオアゲート１４１を通じてカウンタ１
３２のクロツク端子Ｃに与える。カウンタ１３２
は出力端子Q₀がＬ論理に転換し、出力端子Q₁が
Ｈ論理の状態となる。この転換により今度はゲー
ト１３４が開となりクロツクパルスをカウンタ１
１９に与える。 When a carry signal is output from the most significant bit of the address counter 122b, the carry signal passes through the differentiating circuit 139 and the OR gate 141 to the counter 1.
32 clock terminal C. counter 132
In this case, the output terminal Q ₀ changes to L logic, and the output terminal Q ₁ becomes H logic. This conversion in turn opens gate 134 and transfers the clock pulse to counter 1.
Give to 19.

このためカウンタ１１９はクロツクパルスの繰
返し速度で歩進し、補助メモリ１１８を読出す。
補助メモリ１１８の読出出力信号はデータバス１
３７を通じて出力端子１３８に送出される。カウ
ンタ１１９の最上位ビツトの出力端子から桁上信
号が出力されると微分回路１４２とオア回路１４
１を通じてカウンタ１３２にパルスが与えられ、
カウンタ１３２の状態を一つ歩進させる。よつて
カウンタ１３２は出力端子Q₂をＨ論理にし、そ
の他の出力端子Q₀，Q₁はＬ論理となる。 Therefore, counter 119 increments at the repetition rate of the clock pulses and reads out auxiliary memory 118.
The read output signal of the auxiliary memory 118 is connected to the data bus 1.
37 to the output terminal 138. When a carry signal is output from the output terminal of the most significant bit of the counter 119, the differential circuit 142 and the OR circuit 14
A pulse is given to the counter 132 through 1;
The state of the counter 132 is incremented by one. Therefore, the counter 132 sets the output terminal Q ₂ to H logic, and the other output terminals Q ₀ and Q ₁ to L logic.

出力端子Q₂がＨ論理になることによりゲート
１３５が開となる。ゲート１３５の出力はノアゲ
ート１１３を通じてカウンタ１０６に接続されて
いる。よつてゲート１３５を通じてカウンタ１０
６にクロツクパルスが与えられ、音声データ１０
５を読出す。音声データもデータバス１３７を通
じて出力端子１３８に送出される。尚出力端子１
４３はこの出力端子１４３を第４図に示す音声再
生器に接続することにより音声再生器の各メモリ
を書込状態に制御するための端子である。つまり
共通電位点１４４に接続され、この端子１４３を
音声再生器に接続することにより音声再生器の各
メモリは書込状態となる。 When the output terminal Q ₂ becomes H logic, the gate 135 is opened. The output of gate 135 is connected to counter 106 through NOR gate 113. Therefore, the counter 10 through the gate 135
6 is given a clock pulse, and the audio data 10
Read 5. Audio data is also sent to output terminal 138 via data bus 137. Furthermore, output terminal 1
43 is a terminal for controlling each memory of the audio reproducing device to a writing state by connecting this output terminal 143 to the audio reproducing device shown in FIG. That is, it is connected to a common potential point 144, and by connecting this terminal 143 to the audio reproducing device, each memory of the audio reproducing device is placed in a writing state.

カウンタ１０６の最上位ビツトから桁上信号が
出力されると、微分回路１４５を通じてフリツプ
フロツプ１２８のリセツト端子Ｒに与えられる。
フリツプフロツプ１２８がリセツトされることに
より出力端子がＨ論理に反転し、カウンタ１３
２をリセツト状態にする。つまり出力端子Q₀〜
Q₂の全てをＬ論理にし、ゲート１３３，１３４，
１３５を全て閉じる。またゲート１２９も閉にな
るため出力端子１３１から出力されていたクロツ
クパルスも中断される。このようにしてメモリ１
２１，１１８，１０５に記憶した各データはメモ
リ１２１，１１８，１０５の順に読出されて出力
端子１３８に時系列信号として出力される。 When the carry signal is output from the most significant bit of the counter 106, it is applied to the reset terminal R of the flip-flop 128 through the differentiating circuit 145.
By resetting the flip-flop 128, the output terminal is inverted to H logic, and the counter 13
2 to the reset state. In other words, output terminal Q ₀ ~
All of Q ₂ are set to L logic, and gates 133, 134,
Close all 135. Furthermore, since the gate 129 is also closed, the clock pulse that was being output from the output terminal 131 is also interrupted. In this way, memory 1
Each data stored in memory 121, 118, 105 is read out in order from memory 121, 118, 105 and outputted to output terminal 138 as a time series signal.

〈発明の実施例〉 第４図にその発明による音声再生器の一例を示
す。第４図において４０１はデータバスを示す。
このデータバス４０１は入力端子４０２に接続さ
れる。データバス４０１は音声メモリ４０３と、
補助メモリ４０４と、文章構成メモリ４０５と、
文章変更メモリ４０６の各入力端子に接続され
る。<Embodiments of the Invention> FIG. 4 shows an example of an audio reproducer according to the invention. In FIG. 4, 401 indicates a data bus.
This data bus 401 is connected to an input terminal 402. The data bus 401 connects to an audio memory 403,
Auxiliary memory 404, sentence structure memory 405,
It is connected to each input terminal of the text change memory 406.

各メモリ４０３，４０４，４０５，４０６には
アドレスカウンタ４０７，４０８，４０９，４１
１が設けられる。これら各アドレスカウンタ４０
７，４０８，４０９，４１１はプリセツトカウン
タが用いられ、ロード端子Ｌにロード指令が与え
られることにより与えられているアドレス信号が
ロードされる。各アドレスカウンタ４０７，４０
８，４０９，４１１はリセツト端子Ｒを有する。
このリセツト端子Ｒには第１図に示したデータ作
成器を接続したとき入力端子４０３が共通電位に
落ちるため、この立下り信号がインバータ４１４
により極性反転されて微分回路４１５に入力され
るため、微分回路４１５から正の微分パルスが出
力される。この微分パルスにより各カウンタ４０
７，４０８，４０９，４１１がリセツトされる。 Each memory 403, 404, 405, 406 has an address counter 407, 408, 409, 41.
1 is provided. Each of these address counters 40
Preset counters 7, 408, 409, and 411 are used, and when a load command is applied to the load terminal L, the applied address signal is loaded. Each address counter 407, 40
8,409,411 has a reset terminal R.
When the data generator shown in FIG.
Since the polarity is inverted and input to the differentiating circuit 415, the differentiating circuit 415 outputs a positive differential pulse. This differential pulse causes each counter 40
7,408,409,411 are reset.

入力端子４１３がＬ論理になることによりカウ
ンタ４１６が動作状態となる。カウンタ４１６は
初期状態において出力端子Q₀がＨ論理を出力す
る。このＨ論理出力によりゲート４１７が開に制
御され、入力端子４２１に与えられているデータ
作成器からのクロツクパルスをオアゲート４２２
を通じてアドレスカウンタ４０９のクロツク端子
Ｃに与える。尚アンドゲート４２３は一方の入力
端子にアドレスカウンタ４０９の桁上出力端子の
信号が与えられている。この桁上出力は桁上時以
外はＨ論理となつているためゲート４２３は初期
状態では開に制御されている。よつてオアゲート
４２２から供給されるクロツクパルスはアドレス
カウンタ４０９の入力端子Ｃに与えられる。この
ときのクロツクパルスをインバータ４１０を通じ
てメモリ４０５のリード，ライト端子Ｒ／Ｗに供
給し、クロツクパルスが供給される毎にメモリ４
０５を書込状態に制御する。 When the input terminal 413 becomes L logic, the counter 416 becomes operational. In the initial state of the counter 416, the output terminal _Q0 outputs H logic. The gate 417 is controlled to open by this H logic output, and the clock pulse from the data generator applied to the input terminal 421 is output to the OR gate 422.
It is applied to the clock terminal C of the address counter 409 through the input signal. The AND gate 423 has one input terminal supplied with a signal from the carry output terminal of the address counter 409. Since this carry output is at H logic except when a carry is carried, the gate 423 is controlled to be open in the initial state. Therefore, the clock pulse supplied from OR gate 422 is applied to input terminal C of address counter 409. The clock pulse at this time is supplied to the read/write terminal R/W of the memory 405 through the inverter 410, and each time the clock pulse is supplied, the memory 405
05 is controlled to write state.

アドレスカウンタ４０９は初期状態から計数を
始めメモリ４０５のアドレスを一ずつ歩進させ
る。このときデータバス４０１を通じて文章デー
タが入力されるからこの文章データがメモリ４０
５に取込まれる。 The address counter 409 starts counting from the initial state and increments the address in the memory 405 one by one. At this time, text data is input through the data bus 401, so this text data is stored in the memory 401.
5.

文章データがメモリ４０５に取込まれるとアド
レスカウンタ４０９はフルカウント状態となりＬ
論理の桁上信号を出力する。この桁上上信号によ
りゲート４２３が閉じられ、代つてゲート４２４
が開に制御される。 When the text data is loaded into the memory 405, the address counter 409 goes into a full count state and becomes L.
Outputs a logical carry signal. The gate 423 is closed by this signal, and the gate 424 is closed instead.
is controlled to be open.

ゲート４２３が閉じられることによりアドレス
カウンタ４０９は計数動作を中止し、代つてゲー
ト４２４が開になる。この結果クロツクパルスは
ゲート４２４を通じてアドレスカウンタ４１１に
与えられ、アドレスカウンタ４１１を歩進させ
る。アドレスカウンタ４１１の歩進によりメモリ
４０６がアドレスを歩進し、クロツクパルスが供
給される毎にリード，ライト端子Ｒ／ＷをＬ論理
にし書込を行なう。よつてメモリ４０６には文章
データに続いて送られて来る文章変更データがメ
モリ４０６に取込まれる。 When gate 423 is closed, address counter 409 stops counting, and gate 424 is opened instead. As a result, a clock pulse is applied to address counter 411 through gate 424, causing address counter 411 to increment. The memory 406 increments the address by incrementing the address counter 411, and writes by setting the read/write terminal R/W to L logic every time a clock pulse is supplied. Therefore, the text change data sent subsequent to the text data is taken into the memory 406.

アドレスカウンタ４１１がフルカウントになる
と桁上信号が出力され、この桁上信号によりカウ
ンタ４１６が一つ歩進する。この歩進動作によ
り、出力端子Q₁がＨ論理となりゲート４１８が
開かれる。ゲート４１８の出力はオアゲート４２
５を通じてアドレスカウンタ４０８に与えられ
る。アドレスカウンタ４０８は初期状態からクロ
ツクパルスの計数を開始し、データ作成器から送
られて来る各語句の開始点のアドレスと終了点の
アドレスデータを取込む。 When the address counter 411 reaches a full count, a carry signal is output, and this carry signal causes the counter 416 to increment by one. Due to this stepping operation, the output terminal Q ₁ becomes H logic and the gate 418 is opened. The output of gate 418 is OR gate 42
5 to the address counter 408. The address counter 408 starts counting clock pulses from the initial state and takes in address data of the start point and end point of each word sent from the data generator.

アドレスカウンタ４０８が桁上信号を出力する
と、その桁上信号がカウンタ４１６に与えられ、
出力端子Q₂をＨ論理にする。従つてゲート４１
９が開に制御されオアゲート４２６を通じてアド
レスカウンタ４０７にクロツクパルスを与える。
アドレスカウンタ４０７は初期状態から一つずつ
計数動作を行ない音声用メモリ４０３のアドレス
を一つずつ歩進させる。この歩進動作によりデー
タ作成器から送られて来る音声データを取込む。 When the address counter 408 outputs a carry signal, the carry signal is given to the counter 416,
Set output terminal _Q2 to H logic. Therefore gate 41
9 is controlled to be open and provides a clock pulse to address counter 407 through OR gate 426.
The address counter 407 performs a counting operation one by one from the initial state and increments the address of the audio memory 403 one by one. This stepwise operation captures the audio data sent from the data generator.

〈再生動作の説明〉 以上により音声メモリ４０３，補助メモリ４０
４，文章構成メモリ４０５，案内変更用メモリ４
０６にデータが転送される。このようにして取込
まれたデータにより行先案内を行なう動作につい
て説明する。<Explanation of playback operation> As described above, the audio memory 403 and the auxiliary memory 40
4, Sentence structure memory 405, Guide change memory 4
Data is transferred to 06. The operation of providing destination guidance based on the data captured in this manner will be described.

再生時は入力端子４０２，４１３，４２１から
データ作成器が取外される。この結果カウンタ４
１６のリセツト端子ＲにはＨ論理が与えられ、カ
ウンタ４１６は不動作の状態に保持される。４２
７は路線セレクタを示す。この路線セレクタによ
り路線番号を設定し、ロード指令スイツチ４２８
をオン操作することによりアドレスカウンタ４０
９と４１１に路線の先頭アドレスがアドレスカウ
ンタ４０９と４１１にプリセツトされる。 At the time of reproduction, the data generator is removed from the input terminals 402, 413, 421. This result counter 4
H logic is applied to the reset terminal R of 16, and the counter 416 is held in an inactive state. 42
7 indicates a route selector. The route number is set using this route selector, and the load command switch 428
By turning on the address counter 40
At 9 and 411, the start address of the route is preset in address counters 409 and 411.

このプリセツトにより文章構成メモリ４０５は
設定された路線の先頭のアドレスのデータを読出
す。このデータは語句〜に付した番号に対応
し、ここでは語句に付した番号に対応したデ
イジタル信号が読出される。この読出出力がアド
レスカウンタ４０８に与えられる。 With this preset, the sentence structure memory 405 reads out data at the start address of the set route. This data corresponds to the number attached to the word/phrase, and here, a digital signal corresponding to the number attached to the word/phrase is read out. This read output is given to address counter 408.

ここでバスが停留所に到着し、ドアが開くこと
により乗車ドアスイツチ４２９がオンになる。ド
アスイツチ４２９がオンになると、オアゲート４
３１，４３２を通じてフリツプフロツプ４３３に
パルスが与えられ、Ｄ端子に与えられているＨ論
理を読込む。よつてフリツプフロツプ４３３の出
力端子はＬ論理となる。このＬ論理信号がカウ
ンタ４３４のリセツト端子Ｒに与えられるから、
カウンタ４３４が動作状態となり、クロツク発生
器４３５から出力されるクロツクパルスを計数す
る。この計数動作によりカウンタ４３４の出力端
子Q₁はクロツクパルスの第１番目のパルスによ
りＨ論理となり、アドレスカウンタ４０４のロー
ド指令端子Ｌにロード指令を与える。よつてアド
レスカウンタ４０４には文章構成メモリ４０５か
ら読出されている文章の先頭の語句に対応する
データがプリセツトされる。メモリ４０４に語句
に対応するデータがプリセツトされると、その
語句の先頭アドレスがメモリ４０４から読出さ
れる。この読出出力がアドレスカウンタ４０７に
与えられ、更に一致検出回路４３６にも与えられ
る。 When the bus arrives at the stop and the door opens, the boarding door switch 429 is turned on. When door switch 429 is turned on, orgate 4
A pulse is applied to the flip-flop 433 through 31 and 432, and the H logic applied to the D terminal is read. Therefore, the output terminal of flip-flop 433 becomes L logic. Since this L logic signal is applied to the reset terminal R of the counter 434,
Counter 434 is activated and counts the clock pulses output from clock generator 435. As a result of this counting operation, the output terminal _Q1 of the counter 434 becomes H logic due to the first clock pulse, and a load command is given to the load command terminal L of the address counter 404. Therefore, the address counter 404 is preset with data corresponding to the first word of the sentence being read from the sentence structure memory 405. When data corresponding to a phrase is preset in the memory 404, the start address of the phrase is read out from the memory 404. This readout output is applied to address counter 407 and further to match detection circuit 436.

２個目のクロツクパルスがカウンタ４３４に与
えられると、カウンタ４３４の出力端子Q₂がＨ
論理となる。このＨ論理はアドレスカウンタ４０
７のロード指令端子Ｌに与えられメモリ４０４か
ら与えられているデータをプリセツトする。この
プリセツトによりアドレスカウンタ４０７は語句
の先頭番地を出力し、音声用メモリ４０３をア
クセスする。 When the second clock pulse is applied to the counter 434, the output terminal _Q2 of the counter 434 goes high.
It becomes logical. This H logic is the address counter 40
The data given to the load command terminal L of No. 7 and given from the memory 404 is preset. With this preset, the address counter 407 outputs the starting address of the phrase and accesses the audio memory 403.

３個目のクロツクパルスがカウンタ４３４に与
えられると出力端子Q₃がＨ論理となる。この出
力端子Q₃の出力はオアゲート４２５を通じてア
ドレスカウンタ４０８の入力端子Ｃに与えられ
る。この入力によりアドレスカウンタ４０８はア
ドレスを一つ歩進し、語句の先頭番地に続いて
記憶されている語句の終了アドレスを読出す。
この終了アドレスはアドレスカウンタ４０７と一
致検出回路４３６に与えられる。 When the third clock pulse is applied to the counter 434, the output terminal _Q3 becomes H logic. The output of this output terminal Q ₃ is applied to the input terminal C of the address counter 408 through an OR gate 425 . With this input, the address counter 408 increments the address by one and reads out the end address of the word/phrase stored following the first address of the word/phrase.
This end address is given to address counter 407 and coincidence detection circuit 436.

カウンタ４３４に４個目のパルスが与えられる
とカウンタ４３４の出力端子Q₄がＨ論理になる。
このＨ論理信号はアドレスカウンタ４０９の入力
端子と、フリツプフロツプ４３３のリセツト端子
Ｒと、フリツプフロツプ４３７のクロツク端子
CPとに与えられる。フリツプフロツプ４３３が
出力端子Q₄の出力によりリセツトされることに
よりこのフリツプフロツプ４３３の出力端子は
Ｈ論理を出力し、カウンタ４３４を不動作状態に
する。一方フリツプフロツプ４３７のクロツク入
力端子CPにＨ論理信号が与えられることにより
その立上りのタイミングでフリツプフロツプ４３
７はＨ論理を読込む。よつて出力端子ＱがＨ論理
を出力し、ゲート４３８を開に制御する。 When the fourth pulse is applied to the counter 434, the output terminal _Q4 of the counter 434 becomes H logic.
This H logic signal is applied to the input terminal of the address counter 409, the reset terminal R of the flip-flop 433, and the clock terminal of the flip-flop 437.
given to CP. When the flip-flop 433 is reset by the output of the output terminal _Q4 , the output terminal of the flip-flop 433 outputs an H logic, and the counter 434 is rendered inactive. On the other hand, since an H logic signal is applied to the clock input terminal CP of the flip-flop 437, the flip-flop 43
7 reads H logic. Therefore, the output terminal Q outputs the H logic and controls the gate 438 to open.

ゲート４３８が開に制御されることによりアド
レスカウンタ４０７の入力端子Ｃにクロツクパル
スが与えられ、アドレスカウンタ４０７をクロツ
クパルスの速度で歩進させる。よつて音声メモリ
４０３は語句の先頭アドレスからクロツクパル
スの供給速度で読出を開始し、語句に対応する
デイジタル信号を出力する。このデイジタル信号
はＤ−Ａ変換器４３９によりＤ−Ａ変換され、増
幅器４４１により増幅されてスピーカ４４２から
「このバスは」と放送される。 By controlling gate 438 to open, a clock pulse is applied to input terminal C of address counter 407, causing address counter 407 to step at the speed of the clock pulse. Therefore, the voice memory 403 starts reading from the first address of the word at the clock pulse supply speed and outputs a digital signal corresponding to the word. This digital signal is D-A converted by a D-A converter 439, amplified by an amplifier 441, and broadcasted from a speaker 442 as "This bus is".

ここで一致検出回路４３６にはメモリ４０４か
ら語句の終了アドレスが与えられているから、
アドレスカウンタ４０７の出力が語句の終了ア
ドレスと一致するとＨ論理の一致検出信号が出力
される。この一致出力信号がフリツプフロツプ４
３７のリセツト端子Ｒに与えられるためフリツプ
フロツプ４３７はリセツトされゲート４３８が閉
じられる。この結果アドレスカウンタ４０７の歩
進動作が一時停止する。 Here, since the match detection circuit 436 is given the end address of the phrase from the memory 404,
When the output of the address counter 407 matches the end address of the word/phrase, an H logic match detection signal is output. This coincidence output signal is output from flip-flop 4.
37, the flip-flop 437 is reset and the gate 438 is closed. As a result, the incrementing operation of the address counter 407 is temporarily stopped.

一方一致検出信号はアンドゲート４４３とオア
ゲート４３２を通じてフリツプフロツプ４３３の
クロツク端子CPに与えられる。よつてフリツプ
フロツプ４３３は再びセツト状態となり出力端子
ＱはＬ論理を出力する。従つてカウンタ４３４は
リセツトされ動作状態となる。 On the other hand, the coincidence detection signal is applied to the clock terminal CP of flip-flop 433 through AND gate 443 and OR gate 432. Therefore, the flip-flop 433 returns to the set state and the output terminal Q outputs the L logic. Therefore, the counter 434 is reset and becomes operational.

ここでアドレスカウンタ４０９は先にカウンタ
４３４の出力端子Q₄からパルスを一個与えられ、
その状態を一つ歩進させている。このため文章構
成メモリ４０５は語句に続く、他の語句例えば
語句に対応したデータを読出している。このデ
ータはアドレスカウンタ４０８に与えられている
からカウンタ４３４にクロツクパルスが一個入力
され出力端子Q₁がＨ論理になるとアドレスカウ
ンタ４０８には語句に対応したデータがプリセ
ツトされる。 Here, the address counter 409 is first given one pulse from the output terminal _Q4 of the counter 434,
We are taking the situation one step further. For this reason, the sentence structure memory 405 reads data corresponding to other words, such as words, following the word. Since this data is given to the address counter 408, when one clock pulse is input to the counter 434 and the output terminal _Q1 becomes H logic, the address counter 408 is preset with data corresponding to the word.

このプリセツト動作によりメモリ４０４は語句
の先頭アドレスがアクセスされ、その読出出力
がアドレスカウンタ４０７に与えられる。 By this preset operation, the first address of the word is accessed in the memory 404, and the readout output thereof is given to the address counter 407.

このようにした順次語句，，，，，
………のように再生され、例えば「このバスは，
東京，新橋，品川，川崎経由横浜行です、危険物
は持ち込まないで下さい。」このように放送され
る。 Sequential phrases like this, , , ,
For example, “This bus is
This flight is bound for Yokohama via Tokyo, Shinbashi, Shinagawa, and Kawasaki. Please do not bring dangerous items with you. ” It will be broadcast like this.

一方案内変更用メモリ４０６からは設定した路
線における始発から第１経由地までの停留所数が
読出されている。この読出出力は一致検出回路４
４４に与えられている。一致検出回路４４４の他
方の入力端子にはカウンタ４４５の計数値が入力
されている。カウンタ４４５は車内案内放送のテ
ープ終了信号を計数している。よつて始発から所
定数の停留所を通過すると一致検出回路４４４は
一致信号を出力し、この一致信号によりアドレス
カウンタ４１１を一つ歩進させる。アドレスカウ
ンタ４１１が一つ歩進すると、次の区間の経由地
までの停留所数がメモリ４０６から読出され、一
致検出回路４４４に与えられる。これと共にアド
レスカウンタ４１１から出力されるアドレス信号
の一部をアドレスカウンタ４０９に与え、読出領
域を変更させ、再生すべき語句の組合せを変更す
る。つまり語句を除去した組合せ，，，
………のように変更する。 On the other hand, the number of stops on the set route from the first train to the first stop is read out from the guide change memory 406. This readout output is from the coincidence detection circuit 4.
44 is given. The count value of the counter 445 is input to the other input terminal of the coincidence detection circuit 444 . A counter 445 counts tape end signals of in-vehicle guidance broadcasts. Therefore, when the train passes a predetermined number of stops from the first train, the coincidence detection circuit 444 outputs a coincidence signal, and this coincidence signal increments the address counter 411 by one. When the address counter 411 increments by one, the number of stops to the next section's waypoint is read out from the memory 406 and provided to the coincidence detection circuit 444. At the same time, a part of the address signal output from the address counter 411 is given to the address counter 409 to change the readout area and change the combination of words to be reproduced. In other words, the combination of words removed,...
Change it as follows.

尚４６６は零検出回路を示す。この零検出回路
は各文章データ〜の組合せの後にゼロ信号を
記憶しておき、このゼロ信号を検出して単安定マ
ルチバイブレータ４４７をトリガし、この単安定
マルチバイブレータ４４７の出力パルスをアンド
ゲート４４３と４４８を通じてフリツプフロツプ
４３３とアドレスカウンタ４０９のワード指令端
子に与えることにより、ドアが開いている間行先
案内を繰返し放送するようにしている。 Note that 466 indicates a zero detection circuit. This zero detection circuit stores a zero signal after each combination of text data, detects this zero signal, triggers a monostable multivibrator 447, and converts the output pulse of this monostable multivibrator 447 to an AND gate 443. and 448 to the flip-flop 433 and the word command terminal of the address counter 409, so that the destination guide is repeatedly broadcast while the door is open.

〈発明の効果〉 以上説明したようにこの発明によればデータ作
成器から各バスに設置した行先案内再生器にデー
タを転送するように構成したから、先に提案した
出願のように車内案内用の磁気テープに行先案内
用データを記憶する必要がない。よつて磁気テー
プを短かくでき、それだけ他の用途に磁気テープ
を使うことができる。また各バスに高価なＡ−Ｄ
変換器を設ける必要がないから各バスに搭載する
行先案内再生器を安価に作ることができる。<Effects of the Invention> As explained above, according to the present invention, the data is configured to be transferred from the data generator to the destination guide regenerator installed in each bus. There is no need to store destination guidance data on magnetic tape. Therefore, the length of the magnetic tape can be made shorter, and the magnetic tape can be used for other purposes. Also, each bus has an expensive A-D.
Since there is no need to provide a converter, the destination guidance regenerator to be mounted on each bus can be manufactured at low cost.

また一旦各メモリ４０３，４０４，４０５，４
０６にデータを転送し、これらメモリ４０３，４
０４，４０５，４０６を電池等でバツクアツプし
ておくことにより半永久的に行先案内データを保
つことができ便利である。特に路線毎に設定でき
るようにしたことによりどの路線にも使うことが
でき便利である。 Once again, each memory 403, 404, 405, 4
06, these memories 403, 4
By backing up 04, 405, and 406 with a battery or the like, it is convenient because the destination guidance data can be maintained semi-permanently. It is especially convenient because it can be set for each route, so it can be used for any route.

またこの発明によればデータの一部を変更する
必要があるときはデータ作成器の内容を変更し、
その変更したデータを各バスに搭載した再生器に
注入すればよいからデータの変更が容易である。 Further, according to the present invention, when it is necessary to change part of the data, the contents of the data generator are changed,
It is easy to change the data because it is enough to inject the changed data into the regenerator mounted on each bus.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の行先案内再生器にデータを
注入するデータ作成器の一例を示すブロツク図、
第２図はその動作を説明するための波形図、第３
図はデータ作成器に用いるメモリの記憶状態を説
明するための図、第４図はこの発明の一実施例を
示すブロツク図である。 ４０３…音声メモリ、４０４…補助メモリ、４
０５…文章構成メモリ、４０６…文章変更メモ
リ、４０７，４０８，４０９，４１１…アドレス
カウンタ、４３９…Ｄ−Ａ変換器。 FIG. 1 is a block diagram showing an example of a data generator for injecting data into the destination guidance regenerator of the present invention;
Figure 2 is a waveform diagram to explain its operation, and Figure 3 is a waveform diagram to explain its operation.
The figure is a diagram for explaining the storage state of the memory used in the data generator, and FIG. 4 is a block diagram showing one embodiment of the present invention. 403...Audio memory, 404...Auxiliary memory, 4
05... Sentence configuration memory, 406... Sentence change memory, 407, 408, 409, 411... Address counter, 439... D-A converter.

Claims (1)

【特許請求の範囲】 １ データ作成器からデイジタル信号で順次転送
される文章構成データ、文章変更データ、語句の
開始点と終了点を表わすアドレスデータ及び語句
の音声データをそれぞれメモリに記憶し、これら
メモリを読出すことにより行先案内放送を行う案
内再生器において、 Ａ 上記文章構成データを取込む文章構成メモリ
と、 Ｂ 上記文章変更データを取込む変更メモリと、 Ｃ 上記各語句の先頭アドレスと終了アドレスを
記憶した補助メモリと、 Ｄ 上記語句の音声データを取込む音声メモリ
と、 Ｅ 上記文章構成メモリに取込まれた文章データ
に基づいて上記補助メモリの語句の先頭アドレ
スと終了アドレスの読出アドレスを指定し、文
章構成に従つて上記音声メモリから音声データ
を順次読出す制御手段と、 Ｆ 上記文章変更メモリに取込まれた変更データ
に基づいて上記文章構成メモリの読出領域を変
更させ、再生すべき語句の組合せを変更する制
御手段と、 を備え、上記データ作成器の出力端子を再生器の
入力端子に接続すると上記各メモリは書込状態に
セツトされ、上記出力端子を上記入力端子から取
外すと上記各メモリは読出状態にセツトされる特
徴を有する行先案内再生器。[Scope of Claims] 1. Sentence structure data, sentence change data, address data representing the start and end points of words, and audio data of words, which are sequentially transferred from a data generator by digital signals, are stored in a memory, respectively. In a guide regenerator that broadcasts destination guidance by reading the memory, A. a sentence structure memory that takes in the above sentence structure data, B. a change memory that takes in the above sentence change data, and C. the start address and end address of each of the above words. an auxiliary memory that stores the address; D an audio memory that takes in the audio data of the above word/phrase; and E a read address for the start and end addresses of the word/phrase in the auxiliary memory based on the sentence data taken into the sentence structure memory. F. a control means for sequentially reading audio data from the audio memory according to the sentence structure; control means for changing the combination of words to be written, and when the output terminal of the data generator is connected to the input terminal of the regenerator, each of the memories is set to a write state, and the output terminal is connected to the input terminal of the regenerator. A destination guide regenerator having a feature that each of the memories is set to a read state when removed.