JPS59219796A - Destination information reproducer - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は例えばバスに搭載して使われる行先案内再生
器に関し、特に安価に作ることができる行先案内再生器
を提供しようとするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a destination guide regenerator that is mounted on a bus, for example, and particularly aims to provide a destination guide regenerator that can be manufactured at low cost.

〈発明の背景〉 本出願人は先Ｋ「特願昭５８−５２２００号」によシ案
内放送装置を提案した。この先に提案した案内放送装置
は次の停留所名を車内案内放送する磁気テープの頭部に
行先案内用の語句と、その語句をどのような順序に従っ
て放送し、その語句の組合せを経由地を通過する毎に組
替えるための文章構成データを記録しておき、始業時に
その再生信号を半導体メモリに取込んで、半導体メモリ
に取込んだ音声データと文章構成データを読出して行先
案内放送を行なう構造のものである。<Background of the Invention> The present applicant proposed a guide broadcasting device in Japanese Patent Application No. 58-52200. The previously proposed guidance broadcasting system broadcasts the name of the next stop on the magnetic tape at the head of the magnetic tape, broadcasts the words and phrases in what order, and broadcasts the combination of these words when passing through the stop. A structure in which sentence structure data is recorded to be rearranged each time the work is started, and the playback signal is taken into a semiconductor memory at the start of work, and the voice data and sentence structure data taken into the semiconductor memory are read out and a destination guidance broadcast is performed. belongs to.

〈先願の欠点〉 この先に提案した放送装置によれば車内案内放送用磁気
テープの頭部に行先案内用データを記録しなければなら
ない。このため磁気テープが行先案内用データを収録す
る分だけ長くなる欠点がある。更姉各バス如音声信号を
Ａ−Ｄ変換して音声用半導体メモリに取込む装置を設け
なくではならないためコストが高くなる欠点もある。<Disadvantages of the prior application> According to the previously proposed broadcasting device, destination guidance data must be recorded on the head of the magnetic tape for in-vehicle guidance broadcasting. This has the disadvantage that the magnetic tape becomes longer to accommodate the destination guidance data. However, since it is necessary to provide a device for A-D converting the audio signals from each bus and importing them into the audio semiconductor memory, there is also the drawback that the cost is high.

〈発明の目的〉 この発明の第１の目的は磁気テープに行先案内用データ
を収録しなくても各バスに設けた行先案内放送装置に行
先案内用データを注入することができる案内放送装置用
データ作成器を提供しようとするものである。<Object of the Invention> The first object of the present invention is to provide a guide broadcasting device for use in which destination guidance data can be injected into the destination guidance broadcasting device installed in each bus without having to record the destination guidance data on a magnetic tape. It aims to provide a data generator.

この発明の第２の目的は各バスにＡ−Ｄ変換器のような
高価な部分を設けなくても各バスの案内放送装置に行先
案内用データを注入することができる案内放送装置用デ
ータ作成器を提供しようとするものである。A second object of the present invention is to create data for a guide broadcasting device that can inject destination guidance data into the guide broadcast device of each bus without installing an expensive part such as an A-D converter on each bus. It is an attempt to provide a vessel.

〈発明の概要〉 この発明では行先を表わす語句に対応した音声信号を入
力すると、その音声信号なＡ−Ｄ変換すると共に語句を
表わす音声信号が存在する間だけ計数動作する計数器を
設け、この計数器の計数値をアドレス信号としてメモリ
をアクセスする。このアクセス動作によりＡ−Ｄ変換し
た音声データを音声用半導体メモリに取込むと共に、語
句の開始点と終了点を表わすアドレス信号を補助メモリ
に取込む、更に語句の組合亡順序を規定するデータを生
成する設定手段を設け、この設定手段で設定したデータ
を文章構成メモリに取込む。<Summary of the Invention> In this invention, when an audio signal corresponding to a word representing a destination is input, the audio signal is converted from analog to digital, and a counter is provided which performs counting operation only while the audio signal representing the word is present. The memory is accessed using the count value of the counter as an address signal. Through this access operation, the A-D converted audio data is loaded into the audio semiconductor memory, and the address signals representing the start and end points of words are loaded into the auxiliary memory, and the data specifying the order of combinations of words are also loaded into the auxiliary memory. A setting means for generating is provided, and data set by the setting means is taken into a sentence structure memory.

このようにして各メモリに取込んだデータを順次時系列
信号として送り出す手段を設け、データを送り出すこと
によりバスに搭載したメモリに各データを注入すること
ができるように構成したものである。Means is provided for sequentially sending out the data taken into each memory as a time-series signal, and the configuration is such that by sending out the data, each data can be injected into the memory mounted on the bus.

〈データ作成器に関する説明〉 第１図にこの発明による行先案内再生器にデータを注入
するデータ作成器を示す。図中１０１はマイクロホン、
１０２はテープレコーダを示す。１０３は切身スイッチ
を示す。切替スイッチ１０３　［、Ｊ：リマイクロホン
を選択するか、テープレコーダを選択するかを決定でき
る。マイクロホン１旧又はテープレコーダ１０２がらは
「このバスは」、「東京」。<Description of Data Creator> FIG. 1 shows a data creator for injecting data into a destination guidance regenerator according to the present invention. In the figure, 101 is a microphone;
102 indicates a tape recorder. 103 indicates a fillet switch. Changeover switch 103 [, J: It can be determined whether to select the re-microphone or the tape recorder. Old microphone 1 or tape recorder 102 says "This bus is", "Tokyo".

「新橋」、「品用」、「川崎」、「新宿」、「赤飯Ｊ、
ｒ波谷」、「六本木」、［経由］、「行です、危険物は
持ち込まないで下さい」等の語句を音声信号として入力
する。これらの各語句にはその語句を表わす番号を付す
。つまり例えば■「このバスは」　、■「東京」、■「
新橋ｊ、■「品用」。"Shinbashi", "Shinyo", "Kawasaki", "Shinjuku", "Sekihan J",
Phrases such as ``Ramidani'', ``Roppongi'', [via], ``This is a line, please do not bring dangerous goods'' are input as audio signals. Each of these words is given a number representing the word. In other words, for example, ■ "This bus is", ■ "Tokyo", ■ "
Shinbashi J, ■ ``Goods''.

■「川崎」　、■「横浜」、■「新宿」　、■「赤飯」
。■``Kawasaki'', ■``Yokohama'', ■``Shinjuku'', ■``Sekihan''
.

■「波谷」　、［相］「六本木」　、０「経由」、＠「
行です、危険物は持ち込まないで下さい。」のよう。■"Hatani", [phase] "Roppongi", 0 "via", @"
Please do not bring dangerous items. "As.

になる。この番号はマイクロホン１０１等からの入力順
に従って音声メモリ１０５に取込まれる順番により自動
的に決められるものとする。become. It is assumed that this number is automatically determined based on the order in which the audio is taken into the audio memory 105 in accordance with the order of input from the microphone 101 and the like.

切替スイッチ１０３　Ｋより選択されて入力された音声
信号■〜０はＡ−Ｄ変換器１０４　ＫよりＡ−Ｄ変換し
、そのＡ−Ｄ変換出力を音声メモリ１０５に記憶させる
。メモリ１０５は一般に半導体によって作られたランダ
ム、アクセスメモリを使うことができる。The audio signals 1 to 0 selected and inputted from the changeover switch 103K are converted from AD to AD by the AD converter 104K, and the output of the AD conversion is stored in the audio memory 105. The memory 105 can generally be a random access memory made of semiconductors.

メモリ１０５のアドレスは第１カウンタ１０６の計数値
に従って歩進する。この第１カウンタ１０６は音声信号
が存在する間だけクロック発生器１０７のクロックパル
スにより計数動作する。つまり１０８は音声信号の存在
を検出する音声信号検出回路を示す。この音声信号の存
在を検出する回路１０８は飽和増幅器１０９と、飽和増
幅器１０９の立上りによりＨ論理を取込むＤ形フリップ
フロップ１１１とにより構成することができる。音声信
号が入力されることにより飽和増幅器１０９の出力が１
１論理に立上る。このときＤ形フリップフロップ１１１
がＤ端子に供給されているＨ論理を読込むっこの読込み
によりＤ形フリップフロップ１１１の出力端子ＱばＨ論
理を出力し、ゲート１１２を開に制御する。ゲ−）　１
１２が開に制御されることによりクロック発生器１０７
のクロックパルスがゲート】１２とノアゲ−）　１１３
を通じて第１カウンタ１０６のクロック端子Ｃに与えら
れる。The address of the memory 105 increments according to the count value of the first counter 106. This first counter 106 performs a counting operation using clock pulses from a clock generator 107 only while the audio signal is present. In other words, 108 indicates an audio signal detection circuit that detects the presence of an audio signal. The circuit 108 for detecting the presence of this audio signal can be composed of a saturation amplifier 109 and a D-type flip-flop 111 which takes in H logic when the saturation amplifier 109 rises. When the audio signal is input, the output of the saturation amplifier 109 becomes 1.
1 logic stands up. At this time, the D type flip-flop 111
By reading the H logic supplied to the D terminal, the output terminal Q of the D-type flip-flop 111 outputs the H logic and controls the gate 112 to open. Game) 1
12 is controlled to open, the clock generator 107
The clock pulse of 12 and 113 is the gate.
The signal is applied to the clock terminal C of the first counter 106 through the clock terminal C of the first counter 106.

音声信号が無くなると飽和増幅器１０９の出力がＬ論理
に立下る。この立下りがリセットパルス生成回路１１４
　Ｋ与え゛られることによりＤ形フリツプフロツフ１１
１のリセット端子Ｒにリセットパルスが与えられ、Ｄ形
フリップフロップ１１１はリセットされる。よって出力
端子互がＨ論理となり、出力端子互の出力は音声信号の
終了時にＨ論理に立上る。出力端子互から出力される論
理信号を音声メモリ１０５のリード、ライト端子１尤淘
に与え音声メモリ１．０５の読出、書込制御を行なう。When the audio signal disappears, the output of the saturation amplifier 109 falls to L logic. This falling edge is the reset pulse generation circuit 114
By giving K, D type flip-flop 11
A reset pulse is applied to the reset terminal R of 1, and the D-type flip-flop 111 is reset. Therefore, the output terminals become H logic, and the outputs of the output terminals rise to H logic at the end of the audio signal. Logic signals outputted from the output terminals are applied to read/write terminals 1 and 1 of the audio memory 105 to control reading and writing of the audio memory 1.05.

つまりリード、ライト端子　し傳にＬ論理が与えられる
とメモリ１０５は書込状態となり、Ｈ論理が与えられる
とメ、モリ１０５は読出状態となるこの論理は他のメモ
リについても同様である。In other words, when L logic is applied to the read/write terminal, the memory 105 enters the write state, and when H logic is applied, the memory 105 enters the read state.This logic is the same for other memories.

このよう（でシて音声信号が存在する間ゲート１１２が
開となり第１カウンタＪ、０６がクロック発生器１０７
のクロックパルスを計数し、その計数出力により音声メ
モリ１０５をアクセスし、Ａ−Ｄ変換器１０４から出力
される音声ディジタル信号を順次先頭番地から取込む。In this way, the gate 112 is open while the audio signal is present, and the first counter J, 06 is clocked by the clock generator 107.
The clock pulses are counted, and the audio memory 105 is accessed based on the counted output, and the audio digital signals output from the AD converter 104 are sequentially taken in from the first address.

Ｄ形フリップフロップ１］１の出力端子Ｑ及び互には微
分回路１１．５　、１１６を接続し、この微分回路１１
５　、　］、１．６から第２図に示すように音声信号の
立上りと立下り毎に微分パルスを得るようにし、この微
分パル′スをノアゲー）１１７を通じて補助メモリ１１
８のリード、ライト端子Ｒ／Ｗ　［与える。補助メモリ
１１８のリード、ライト端子Ｒ，’Ｗ　Ｋ与えられる信
号は第２図Ｂに示すように音声信号の立上りと立下り毎
にＬ論理となる負論理のパルス信号となり、Ｌ論理の時
点で第１カウンタ１．０６の計数出力を記憶する。これ
と共に一度書込が行なわれるとその書込パルスが第２カ
ウンタ１１９ニ与えられ、第２カウンタ１．１９の状態
を−っ歩進させる、よって補助メモＩ）　］、１．９　
［は音声信号■〜０−リの各開始点と終了点毎のアドレ
スが取込まれる。Differentiating circuits 11.5 and 116 are connected to the output terminal Q of the D-type flip-flop 1]1, and the differentiating circuit 11.
5, ], 1.6, a differential pulse is obtained at each rise and fall of the audio signal as shown in FIG.
Read and write terminal R/W of 8 [Give. The signal applied to the read/write terminals R and 'WK of the auxiliary memory 118 becomes a negative logic pulse signal that becomes L logic at each rise and fall of the audio signal, as shown in FIG. 2B, and at the time of L logic. The count output of the first counter 1.06 is stored. At the same time, once a write is performed, the write pulse is given to the second counter 119, and the state of the second counter 1.19 is incremented by -, so that the auxiliary memo I) ], 1.9
In [, addresses for each start point and end point of the audio signals 1 to 0 are taken in.

１２１は文章構成データ及・び文章変更データを記憶す
るメモリを示ず。このメモリ１．２］、［はアドレスカ
ウンタ１２２ａ　　、　１．２２ｂと、語句データ及び
文章変更データをメモリ１２１に入力する設定器１２３
とが旧設される。Reference numeral 121 does not indicate a memory for storing sentence structure data and sentence modification data. The memories 1.2] and 1.2 are address counters 122a and 1.22b, and a setting device 123 for inputting phrase data and sentence change data into the memory 121.
will be established.

第３図にメモリ１２］に記憶するデータの状態を示す。FIG. 3 shows the state of data stored in the memory 12.

第３図においてＦ１〜ＦＩｌ＋はメモ！Ｊ］２１内に設
定した記憶領域を示す。この例ではメモｌＪ］２１を２
分割し、その一方Ｆ１〜Ｆ５に文章構成データを記憶し
、他方Ｆ６〜ＦＩＯに文章変更データを記憶するように
した場合を示す。実際にはこの記憶領域は多くの数を必
要とし、一つの記憶領域に一つの文章例えば［このバス
は、東京、新橋２品用、川崎。In Figure 3, F1 to FIl+ are memo! J] Indicates the storage area set in 21. In this example, set the memo lJ]21 to 2
A case is shown in which the text structure data is stored in one of the partitions F1 to F5, and the text modification data is stored in the other partitions F6 to FIO. In reality, this storage area requires a large number of files, and each storage area can contain one sentence, for example, [This bus is for Tokyo, Shinbashi, and Kawasaki.

経由、横浜２行てす、危険物は持ち込まないで下さく・
。」のような語句データを記憶する。このためにしま各
記憶領域は例えば並列４ビツトを１バイトとして１６バ
イトの記憶容量を持つものとする。Via Yokohama 2nd line, please do not bring dangerous items.
. ” is stored. For this purpose, each stripe storage area is assumed to have a storage capacity of 16 bytes, for example, with 4 parallel bits as 1 byte.

文章変更データは各記憶領域４Ｈに一つの路線における
各経由地までの停留所数を記憶している。The text change data stores the number of stops to each stop on one route in each storage area 4H.

文章イ１＾ＩｊＶデーりど文章変更データは設定器１２
３の設定により書込まれる。アドレスカウンタ１２２ａ
の削数出力端子はメモリ１２１の下位ビットのアドレス
カウンタに接続し、アドレスカウンタ１２２ｂの計数出
力端子はメモ！Ｊ］２２ｂの上位ビットのアドレス端子
に接続する。始めにゲー）　１２０ａが開に制御され操
作スイッチ１２４を操作する毎にメモ１月２１の前半部
に設定器１２３で設定した文章構成データーを書込む。Sentence I 1 ^IjV data Sentence change data is setter 12
Written by setting 3. Address counter 122a
The count output terminal of the address counter 122b is connected to the lower bit address counter of the memory 121, and the count output terminal of the address counter 122b is connected to the memo! J] Connect to the address terminal of the upper bit of 22b. 120a is controlled to open and the sentence structure data set by the setting device 123 is written in the first half of the memo 1/21 every time the operation switch 124 is operated.

文章構成データの書込（ま次の如くである。例えば■「
このバスは」　、■「東京」　、■「新橋」　、■「品
用」　、■「川崎」　、■「経由」　、■「横浜」　、
０１行です、危険物は持ち込まないで下さい。、１を入
力するには設定器１２３に■を設定し、スイッチ１２４
をオン操作する。次に設定器１２３に■を設定しスイッ
チ１２４をオン操作する。次に゛設定器１２３に■を設
定し、スイッチ１２／ｌをオン操作する。このようにし
て各語句に対応する番号を順次設定器１２３に設定し、
スイッチ１２４をオン操作してメモリ１２１に書込む。Writing of sentence structure data (as shown below. For example,
This bus is'', ■``Tokyo'', ■``Shinbashi'', ■``Shinyo'', ■``Kawasaki'', ■``via'', ■``Yokohama'',
Line 01: Please do not bring dangerous items. , 1, set ■ in the setting device 123 and press the switch 124.
Turn on. Next, set ■ on the setting device 123 and turn on the switch 124. Next, set ``■'' in the setting device 123 and turn on the switch 12/l. In this way, numbers corresponding to each word are sequentially set in the setting device 123,
The switch 124 is turned on to write data into the memory 121.

各記憶領域は１６バイトずつ用意し、長い文章データも
周込めるようにしている。文章データを書込んで残った
部分１（はオールゼロ信号を記憶する。Each storage area has 16 bytes each, so that even long text data can be stored. The portion 1 (that remains after writing the text data) stores an all-zero signal.

このようにして各別線毎に行先案内用文章構成データを
メモリ］２１の下位ビット側の領域Ｆ１〜Ｆ５に記憶す
る。Ｆ５まで記憶が完了するとアドレスカウンタ１２３
ａから桁上信号が発生し、ゲー）　１．２０ａが閉じら
れ、これに代ってゲート１２０ｂが開けられる。よって
その後はメモリ１２１の上位の記憶領域Ｆ６〜Ｆ１ｏに
文章変更用データを書込む。その書込は文章構成データ
と同様に設定器１２３に設定した数値をメモリ１２１に
一つずつ書込む方法である。In this way, destination guide text structure data for each separate line is stored in the areas F1 to F5 on the lower bit side of the memory 21. When the storage up to F5 is completed, the address counter 123
A carry signal is generated from a, gate 1.20a is closed, and gate 120b is opened in its place. Therefore, after that, text change data is written in the upper storage areas F6 to F1o of the memory 121. The writing is done by writing the numerical values set in the setter 123 into the memory 121 one by one in the same way as the sentence structure data.

メモリ１２１に書込んだデータは表示器１２５に表示さ
せモニタできる構造にすることができる。The data written in the memory 121 can be displayed on the display 125 and can be monitored.

以上により各メモリ１０５　、１．１８　、１２１．　
Ｋ対する書込動作が終了する。次にこれら各メモリ１σ
５゜１１８　、１２１に書込んだ各データを送出する手
段に。As described above, each memory 105, 1.18, 121.
The write operation for K ends. Next, each of these memories 1σ
5° 118, 121 as means for sending out each data written.

ついて説明する。１３０はとの送出制御手段を示す。explain about. Reference numeral 130 indicates a transmission control means.

１２７は転送指令スイッチを示す。この転送指令スイッ
チ１２７を瞬時オン操作することによりフリップフロッ
プ１２８がセットされ、ゲート１２９が開に制御される
。ゲート１２９にはクロック発生器１０７から出力され
ているクロックパルスが与えられており、このクロック
パルスを出力端子１３１ニ出力するしこの出力端子１３
１にはこの発明による音声再生器が接続される。同音声
再生器は各バスに搭載されるものである。第１図に示し
たデータ作成器は携帯形に作ら、れ、各バスに搭載した
音声再生器に出力端子１３８　、１３１　、１４３を接
続してデータを注入する。データを注入すると取外され
る。データ送出手段１３０においてフリップフロップ１
２８がセットされることにより出力端子互がＨ論理に制
御される。この出力端子回にはカウンタ１３２のリセッ
ト端子Ｒが接続されている。よってフリップフロップ１
２８がセットされるのと同時にカウンタ１３２が動作を
始める。っまりカウンタ１３２の出力端子ＱｏがＨ論理
となりゲート１３３を開に制御する。ゲート１３３が開
に制御されることによりクロックパルス発生器１０７か
ら出力されているクロックパルスがノアゲート１３６を
通じてアドレスカウンタ１２３ａのクロック端子Ｃに与
える。よってアドレスカウンタ１２３ａ＆Ｘクロツクパ
ルスの供給速度に従って歩進する。このとき操作参カ舎
袢スイッチ１２４ハオフの状態にあるからメモリ１２１
は読出状態になっている。よってアドレスカウンタ１２
３ａ　、及び１２３ｂの歩進速度に従ってメモＩＪ１２
１が読出され、その読出出力がデータバス１３７を通じ
て出力端子１３８に送出される。127 indicates a transfer command switch. By momentarily turning on the transfer command switch 127, the flip-flop 128 is set and the gate 129 is controlled to open. A clock pulse outputted from the clock generator 107 is given to the gate 129, and this clock pulse is outputted to an output terminal 131.
1 is connected to an audio reproducer according to the present invention. The audio reproducer is installed in each bus. The data generator shown in FIG. 1 is made portable and injects data by connecting output terminals 138, 131, and 143 to an audio reproducer mounted on each bus. It is removed when data is injected. In the data sending means 130, the flip-flop 1
By setting 28, the output terminals are controlled to H logic. A reset terminal R of the counter 132 is connected to this output terminal. Therefore, flip-flop 1
At the same time as 28 is set, counter 132 starts operating. As a result, the output terminal Qo of the counter 132 becomes H logic and controls the gate 133 to open. By controlling the gate 133 to open, the clock pulse output from the clock pulse generator 107 is applied to the clock terminal C of the address counter 123a through the NOR gate 136. Therefore, the address counter 123a advances in accordance with the supply speed of the X clock pulse. At this time, the memory 121 is in the OFF state since the operating switch 124 is in the off state.
is in the read state. Therefore, address counter 12
3a, and according to the step speed of 123b Memo IJ12
1 is read, and the read output is sent to output terminal 138 via data bus 137.

アドレスカウンタ１２３ｂの最上位ビットから桁上信号
が出力されると、その桁上信号が微分回路１３９とオア
ゲート１４１を通じてカウンタ１３２のクロック端子Ｃ
ｖｃ与える。カラ ンタ１３２は出力端子ｑがＨ論理に転換し、出力端子Ｑ
＋７！Ｊ″−■論理の状態となる。この転換により今度
はゲート１３４が開となりクロックパルスをカウンタ１
１９に与える。When a carry signal is output from the most significant bit of the address counter 123b, the carry signal passes through the differential circuit 139 and the OR gate 141 to the clock terminal C of the counter 132.
vc give. The output terminal q of the quantator 132 is converted to H logic, and the output terminal Q
+7! The state becomes J″-■ logic. Due to this conversion, the gate 134 is opened and the clock pulse is transferred to the counter 1.
Give to 19.

このためカウンタ１１９＆！クロツクツ（ルスの繰返し
速度で歩進し、補助メモリ１１８を読出す。補助メモリ
１１８の読出出力信号はデータノくス１３７を通じて出
力端子１３８に送出される。カウンタ１１９の最上位ビ
ットの出力端子から桁上信号が出力されると微分回路１
４２とオア回路１４１を通じてカウンタ１３２にパルス
が与えられ、カウンタ１３２の状態を一つ歩進させる。For this reason, the counter 119&! The auxiliary memory 118 is read out by stepping at a repetition rate of clock pulses. The read output signal of the auxiliary memory 118 is sent to the output terminal 138 through the data node 137. When the upper signal is output, the differential circuit 1
42 and the OR circuit 141, a pulse is applied to the counter 132 to increment the state of the counter 132 by one.

よってカウンタ１３：２＆’！出力端子Ｑ２をＨ論理に
し、その他の出力端子Ｑ、、、Ｑ、はＨ論理となる。Therefore, counter 13:2&'! The output terminal Q2 is set to H logic, and the other output terminals Q, . . . , Q are set to H logic.

出力端子Ｑ２がＨ論理になることによりゲート１３５が
開となる。ゲート１３５の出力はノアゲート１１３を通
じてカウンタ１０６に接続されて℃・る。よってゲート
１３５を通じてカウンタ１０６にクロックツくルスが力
えられ、音声データ１０５を読出す。音声データもデー
タバス１３７を通じて出力端子１３８に送出される。尚
出力端子１４３はこの出力端子１４３を第４図に示す音
声再生器に接続することにより音声再生器の各メモリな
書込状態に制御するための端子である。つまり共通電位
点１４４に接続され、この端子１４３を音声再生器に接
続することにより音声再生器の各メモリは書込状態とな
る。When the output terminal Q2 becomes H logic, the gate 135 is opened. The output of gate 135 is connected to counter 106 through NOR gate 113. Therefore, the clock pulse is applied to the counter 106 through the gate 135, and the audio data 105 is read out. Audio data is also sent to output terminal 138 via data bus 137. The output terminal 143 is a terminal for controlling the writing state of each memory of the audio reproducing device by connecting the output terminal 143 to the audio reproducing device shown in FIG. That is, it is connected to a common potential point 144, and by connecting this terminal 143 to the audio reproducing device, each memory of the audio reproducing device enters a writing state.

カウンタ１０６の最上位ビットから桁上信号が出力され
ると、微分回路１４５を通じてフリップフロップ１２８
のリセット端子Ｒに与えられる。フリップフロップ１２
８がリセットされることにより出力端子互がＨ論理に反
転し、カウンタ１３２をリセット状態にする。つまり出
力端子Ｑ、−Ｑ２の全てをＨ論理にし、ゲート１３３　
、１３４　、１３５を全て閉じる。When the carry signal is output from the most significant bit of the counter 106, it passes through the differentiating circuit 145 to the flip-flop 128.
is applied to the reset terminal R of. flip flop 12
8 is reset, the output terminals are inverted to H logic, and the counter 132 is reset. In other words, all of the output terminals Q and -Q2 are set to H logic, and the gate 133
, 134 and 135 are all closed.

またゲート１２９も閉になるため出力端子１３１から出
力されていたクロックパルスも中断される。このように
してメモリ１２１　、１１８　、１０５　Ｋ記憶した各
データはメモリ１２１　、１１８　、１０５の順に読出
されて出力端子１３８に時系列信号として出力される。Furthermore, since the gate 129 is also closed, the clock pulse that was being output from the output terminal 131 is also interrupted. The respective data stored in the memories 121 1 , 118 , and 105 K in this manner are read out from the memories 121 , 118 , and 105 in this order, and are outputted to the output terminal 138 as a time-series signal.

〈発明の実施例〉 第４図にこの発明による音声再生器の一例を示す。第４
図において入力端子４０１はデータバスを示す。このデ
ータバス４０１は入力端子４０２に接続される。データ
バス４０１は音声メモリ４０３と、補助メモリ４０４と
、文章構成メモリ４０５と、文章変更メモリ４０６の各
入力端子に接続される。<Embodiment of the Invention> FIG. 4 shows an example of an audio reproducer according to the invention. Fourth
In the figure, an input terminal 401 indicates a data bus. This data bus 401 is connected to an input terminal 402. The data bus 401 is connected to input terminals of an audio memory 403, an auxiliary memory 404, a sentence structure memory 405, and a sentence change memory 406.

各メモリ４０３　、４０４　、４０５　、４０６にはア
ドレスカウンタ４０７　、４０８　、４０９　、４１１
が設けられる。Each memory 403, 404, 405, 406 has an address counter 407, 408, 409, 411.
is provided.

これら各アドレスカウンタ４０７　、４０８　、４０９
．４１１はプリセットカウンタが用いられ、ロード端子
りにロード指令が与えられることにより与えられている
アドレス信号がロードされる。各アドレスカウンタ４０
７　、４０８　、４０９　、４１１はリセット端子Ｒを
有する。このリセット端子Ｒには第１図に示したデータ
作成器を接続したとき入力端子４１３が共通電位に落ち
るため、この立下り信号がインバータ４１４により極性
反転されて微分回路４１５に入力されるため、微分回路
４１５から正の微分パルスが出力される。、この微分パ
ルスにより各カウンタ４０７゜４０８　、４０９　、４
１１がリセットされる。Each of these address counters 407, 408, 409
．． A preset counter 411 is used, and when a load command is applied to a load terminal, a given address signal is loaded. Each address counter 40
7, 408, 409, and 411 have reset terminals R. When the data generator shown in FIG. 1 is connected to this reset terminal R, the input terminal 413 falls to the common potential, and this falling signal is inverted in polarity by the inverter 414 and input to the differentiating circuit 415. A positive differential pulse is output from the differential circuit 415. , this differential pulse causes each counter 407, 408, 409, 4
11 is reset.

入力端子４１３がＬ論理になることによりカウンタ４１
６が動作状態となる。カウンタ４１６は初期状態におい
て出力端子−がＨ論理を出力する。このＨ論理出力によ
りゲート４１７が開に制御され、入力端子４２１に与え
られているデータ作成器からのクロックパルスをオアゲ
ート４２２を通じてアドレスカウンタ４０９のクロック
端子Ｃに与える。尚アンドゲート４２３は一方の入力端
子にアドレスカウンタ４０９の桁上出力端子の信号が与
えられている。When the input terminal 413 becomes L logic, the counter 41
6 becomes the operating state. In the initial state, the output terminal - of the counter 416 outputs H logic. This H logic output controls the gate 417 to open, and applies the clock pulse from the data generator applied to the input terminal 421 to the clock terminal C of the address counter 409 through the OR gate 422. The AND gate 423 has one input terminal supplied with a signal from the carry output terminal of the address counter 409.

この桁上出力は桁上時以外はＨ論理となっているためゲ
ート４２３　＆’−Ｌ初期状態では開に制御されている
。よってオアゲート４２２かも供給されるクロックパル
スはアドレスカウンタ４０９０入力端子Ｃに与えられる
。このときクロックパイレスを′インバータ４１０を通
じてメモリ４０５のリード、ライト端子Ｒ’／Ｗに供給
し、クロックパルスが供給される毎にメモリ４０５を書
込状態に制御する。Since this carry output is at H logic except when there is a carry, the gate 423 &'-L is controlled to be open in the initial state. Therefore, the clock pulse also supplied to the OR gate 422 is applied to the address counter 4090 input terminal C. At this time, the clock pulse is supplied to the read/write terminal R'/W of the memory 405 through the inverter 410, and the memory 405 is controlled to the write state every time a clock pulse is supplied.

アドレスカウンタ４０９は初期状態から計数を始めメモ
リ４０５のアドレスを−ずつ歩進させる。このときデー
タバス４０１を通じて文章データが入力されるからこの
文章データがメモリ４０５に取込まれる。The address counter 409 starts counting from the initial state and increments the address in the memory 405 by -. At this time, since text data is input through the data bus 401, this text data is taken into the memory 405.

文章データがメモリ４０５１ｃ取込まれるとアドレスカ
ウンタ４０９はフルカウント状態となりＬ論理の桁上信
号を出力する。この桁上信号によりゲート４２３が閉じ
られ、代ってゲート４２４が開に制御される。When the text data is taken into the memory 4051c, the address counter 409 enters a full count state and outputs an L logic carry signal. This carryover signal causes gate 423 to be closed and gate 424 to be opened instead.

ゲート４２３が閉じられることによりアドレスカウンタ
４０９は計数動作を中止し、代ってゲート４２４が開に
なる。この結果クロックパルスはゲート４２４を通じて
アドレスカウンタ４１１に与えられ、アドレスカウンタ
４１１を歩進させる。アドレスカウンタ４１１０歩進に
よりメモリ４０６がアドレスを歩進し、クロックパルス
が供給される毎にリード。When gate 423 is closed, address counter 409 stops counting, and gate 424 is opened instead. As a result, the clock pulse is applied to address counter 411 through gate 424, causing address counter 411 to increment. The memory 406 increments the address by incrementing the address counter 4110, and reads it every time a clock pulse is supplied.

ライト端子Ｒ／ＷをＬ論理にし書込を行なう。よってメ
モリ４０６　Ｋは文章データに続いて送られて来る文章
変更データがメモリ４０６に覗込まれる。Write terminal R/W is set to L logic to perform writing. Therefore, the memory 406K receives the text change data that is sent following the text data.

アドレスカウンタ４１１がフルカウントになると桁上信
号が出力され、この桁上信号によりカウンタ４１６が一
つ歩進する。この歩進動作により、出力端子Ｑ、がＨ論
理となりゲート４１８が開かれる。When the address counter 411 reaches a full count, a carry signal is output, and this carry signal causes the counter 416 to increment by one. Due to this stepping operation, the output terminal Q becomes H logic and the gate 418 is opened.

ゲート４１８の出力はオアゲート４２５を通じてアドレ
スカウンタ４０８に与えられる。アドレスカウンタ４０
８は初期状態からクロックツくルスの計数を開始し、デ
ータ作成器から送られて来る各語句の開始点のアドレス
と終了点のアドレスデータな取込む。The output of gate 418 is applied to address counter 408 through OR gate 425. address counter 40
8 starts clock pulse counting from the initial state, and takes in the address data of the start point and end point of each word sent from the data generator.

アドレスカウンタ４０８が桁上信号を出力すると、その
桁上信号がカウンタ４１６　Ｋ与えられ、出力端子りを
Ｈ論理にする。従ってゲート４１９が開に制御され゛オ
アゲート４２６を通じてアドレスカウンタ４０７　Ｋク
ロックパルスを与える。アドレスカウンタ４０７は初期
状態から一つずつ計数動作を行ない音声用メモリ４０３
のアドレスを一つずつ歩進させる。この歩進動作により
データ作成器から送られて来る音声データを取込む。When the address counter 408 outputs a carry signal, the carry signal is applied to the counter 416K, and the output terminal is set to H logic. Therefore, gate 419 is controlled open to provide address counter 407 with K clock pulses through OR gate 426. The address counter 407 performs counting operation one by one from the initial state, and the voice memory 403
increments the addresses one by one. This stepwise operation captures the audio data sent from the data generator.

〈再生動作の説明〉 以上により音声メモリ４０３．補助メモリ４０４゜文章
構成メモリ４０５．案内変更用メモＩＪ　４０６　Ｋデ
ータが転送される。このようにして取込まれたデータに
より行先案内を行なう動作について説明する。<Description of playback operation> As described above, the audio memory 403. Auxiliary memory 404゜Sentence structure memory 405. Guidance change memo IJ406K data is transferred. The operation of providing destination guidance based on the data captured in this manner will be described.

再生時は入力端子４０２　、４１３　、４２１からデー
タ作成器が取外される。この結果カウンタ４１６のすセ
ット端子ＲｖｃはＨ論理が与えられ、カウンタ４１６は
不動作の状態に保持される。４２７は路線セレクタを示
す。この路線セレクタにより路線番号を設定し、ロード
指令スイッチ４２８をオン操作することによりアドレス
カウンタ４０９と４１１　Ｋ路薄の先頭アドレスがアド
レスカウンタ４０９と４１１にプリセットされる。During playback, the data creators are removed from the input terminals 402, 413, and 421. As a result, the set terminal Rvc of the counter 416 is given H logic, and the counter 416 is held in an inactive state. 427 indicates a route selector. By setting the route number using the route selector and turning on the load command switch 428, the start address of the K road thin is preset in the address counters 409 and 411.

このプリセラ）［より文章構成メモリ４０５は設定され
た路線の先頭のアドレスのデータを読出す。The sentence structure memory 405 reads the data of the first address of the set route.

このデータは語句■〜＠ニ付した番号に対応し、ここで
は語句■に付した番号■に対応したディジタル信号が読
出される。この読出出力がアドレスカウンタ４０８　Ｋ
与えられる。This data corresponds to the words ``■'' to ``@'', and here, the digital signal corresponding to the number ``■'' attached to the word ``■'' is read out. This read output is the address counter 408K
Given.

ここでバスが停留所に到着し、ドアが開くことにより乗
車ドアスイッチ４２９がオンになる。ドアスイッチ４２
９がオンになると、オアゲー）　４３１　。When the bus arrives at the stop and the door opens, the boarding door switch 429 is turned on. door switch 42
When 9 is turned on, or game) 431.

４３２を通じてフリップフロップ４３３　Ｋパルスが与
えられ、Ｄ端子に与えているＨ論理を読込む。よってフ
リップフロップ４３３の出力端子互はＨ論理となる。こ
のし論理信号がカウンタ４３４のリセット端子Ｒに力え
られるから、カウンタ４：３４が動作状態となり、クロ
ック発生器４３５から出力されるクロックパルスを計数
する。この計数動作によりカウンタ４３４の出力端子Ｑ
１はクロックパルスの第１番目のパルスによりＨ〜論理
となり、アドレスカウンタ４０４のロー°ド指令端子Ｌ
Ｍロード指令を力える。よってアドレスカウンタ４０４
　Ｋは文章構成メモリ４０５から読出されている文章の
先頭の語句■に対応するデータがプリセットされる。メ
モリ４０４に語句■に対応するデータがプリセットされ
ると、その語句■の先頭アドレスがメモリ４０４から読
出される。この読出出力がアドレスカウンタ４０７に与
えられ、更に一致検出回路４３６にも与えられる。A K pulse is applied to the flip-flop 433 through 432, and the H logic applied to the D terminal is read. Therefore, the output terminals of the flip-flop 433 become H logic. Since the logic signal is then applied to the reset terminal R of the counter 434, the counter 4:34 becomes active and counts the clock pulses output from the clock generator 435. This counting operation causes the output terminal Q of the counter 434 to
1 becomes H~logic due to the first pulse of the clock pulse, and the load command terminal L of the address counter 404
Give M load command. Therefore, the address counter 404
K is preset with data corresponding to the first word (■) of the sentence read from the sentence structure memory 405. When the data corresponding to the word phrase ■ is preset in the memory 404, the start address of the word phrase ■ is read out from the memory 404. This readout output is applied to address counter 407 and further to match detection circuit 436.

２個目のクロックパルスがカウンタ４３４に与えられる
と、カウンタ４３４の出力端子Ｑ２がＨ論理となる。こ
のＨ論理信号はアドレスカウンタ４０７のロード指令端
子ＬＫ与えられメモｕ　４０４がら与えられているデー
タをプリセットする。このプリセットによりアドレスカ
ウンター４０７は語句■の先頭番地を出力し、音°声用
メモリ４０３をアクセスする。When the second clock pulse is applied to the counter 434, the output terminal Q2 of the counter 434 becomes H logic. This H logic signal is applied to the load command terminal LK of the address counter 407 and presets the data applied from the memory u 404. With this preset, the address counter 407 outputs the starting address of the word phrase (2) and accesses the voice memory 403.

３個目のクーロツクパルスがカウンタ４３４に与えられ
ると出力端子ｑがＨ論理となる。この出力端子塾の出力
はオアゲート４２５を通じてアドレスカウンタ４０８の
入力端子Ｃに与えられる。この入力によりアドレスカウ
ンタ４０８はアドレスを一つ歩進し、語句■の先頭番地
に続いて記憶されている語句■の終了アドレスを読出す
。この終了アドレスはアドレスカウンタ４０７と一致検
出回路４３６に与えられる。When the third clock pulse is applied to the counter 434, the output terminal q becomes H logic. The output of this output terminal is applied to input terminal C of address counter 408 through OR gate 425. In response to this input, the address counter 408 increments the address by one and reads out the end address of the phrase ■ stored following the first address of the phrase ■. This end address is given to address counter 407 and coincidence detection circuit 436.

カウンタ４３４　Ｋ　４個目のパルスが与えられるとカ
ウンタ４３４の出力端子Ｑ４がＨ論理になる。このＨ論
理信号はアドレスカウンタ４０９の入力端子と、フリッ
プフロップ４３３のリセット端子Ｒと、フリップフロッ
プ４３７のクロック端子ＣＰとに与えられる。フリップ
フロップ４３３が出力端子Ｑ４の出力によりリセットさ
れることによりこのフリップ７０ツブ４３３の出力端子
可はＨ論理を出力し、カウンタ４３４を不動作状ｇＫす
る。一方フリップフロップ４３７のクロック入力端子Ｃ
ＰにＨ論理信号が与えられることによりその立上りのタ
イミングでフリップフロップ４３７はＨ論理を読込む。Counter 434 K When the fourth pulse is applied, the output terminal Q4 of the counter 434 becomes H logic. This H logic signal is applied to the input terminal of the address counter 409, the reset terminal R of the flip-flop 433, and the clock terminal CP of the flip-flop 437. As the flip-flop 433 is reset by the output of the output terminal Q4, the output terminal of the flip-flop 433 outputs H logic, and the counter 434 is rendered inactive gK. On the other hand, the clock input terminal C of the flip-flop 437
When the H logic signal is applied to P, the flip-flop 437 reads H logic at the rising timing.

よって出力端子ＱがＨ論理を出力し、ゲート４３８を開
に制御する。Therefore, the output terminal Q outputs H logic and controls the gate 438 to open.

ｙ　−ト４３８が開に制御されることによりアドレスカ
ウンタ４０７の入力端子ＣｖＣクロックパルスが与えら
れ、アドレスカウンタ４０７をクロックパルスの速度で
歩進させる。よって音声メモリ４０３は語句■の先頭ア
ドレスからクロックパルスの供給速度で読出を開始し、
語句■に対応するディジタル信号を出力する。このディ
ジタル信号はＤ−Ａ変換器４３９によりＤ−Ａ変換され
、増幅器４４１により増幅されてスピーカ４４２から１
このバスは」と放送される。By controlling the y-gate 438 to open, a CvC clock pulse is applied to the input terminal of the address counter 407, causing the address counter 407 to advance at the speed of the clock pulse. Therefore, the voice memory 403 starts reading from the first address of the word phrase ■ at the clock pulse supply speed,
Output a digital signal corresponding to the word ■. This digital signal is D-A converted by a D-A converter 439, amplified by an amplifier 441, and output from a speaker 442 to a
This bus is broadcast.

ここで−数棟出回路４３６にはメモリ４０４から語句■
の終了アドレスが与えられているから、アドレスカウン
タ４０７の出力が語句■の終了アドレスと一致するとＨ
論理の一致検出信号が出力される。Here, the phrase ■ is stored in the memory 404 in the output circuit 436
Since the end address of the word "■" is given, if the output of the address counter 407 matches the end address of the word "■", H
A logic match detection signal is output.

この−数構出信号がフリップフロップ４３７のリセット
端子Ｒに与えられるためフリツプフロツフ′４３７はリ
セットされゲニト４３８が閉じられる。この結果アドレ
スカウンタ４０７０歩進動作カニ一時停止する。Since this minus number output signal is applied to the reset terminal R of the flip-flop 437, the flip-flop '437 is reset and the generator 438 is closed. As a result, the address counter 4070 incrementing operation is temporarily stopped.

一方一致検出信号はアンドゲート４４３とオアゲー）　
４３２を通じてフリップフロップ４３３のクロック端子
ＣＰに与えられる。よってフリップフロップ４３３ハ再
びセット状態となり出力端子Ｑ　ｋ工り論理を出力する
。従ってカウンタ４３４はリセットされ動作状態となる
。On the other hand, the match detection signal is AND gate 443 and OR game)
432 to the clock terminal CP of the flip-flop 433. Therefore, the flip-flop 433 becomes set again and outputs the output terminal Qk-processed logic. Therefore, the counter 434 is reset and becomes operational.

ここでアドレスカウンタ４０９ハ先にカウンタ４３４の
出力端子Ｑ４からパルスをｍ個群えられ、その状態を一
つ歩進させている。このため文章構成メモリ４０５ノ１
語句■に続く、他の語句例えし了語句■に対応したデー
タを読出している。このデータを′ｉアドレスカウンタ
４０８に与えられてＵ−るからカウンタ４３４にクロッ
クツくルスが一個入力され出力端子Ｑ１がＨ論理になる
とアドレスカラ／り４０８に一１語句■に対応したデー
タがプリセットされる。Here, the address counter 409 first collects m pulses from the output terminal Q4 of the counter 434, and increments the state by one. For this reason, sentence structure memory 405 No. 1
Data corresponding to another word/phrase/phrase (■) following the word/phrase (■) is being read. Since this data is given to the address counter 408, one clock pulse is inputted to the counter 434, and when the output terminal Q1 becomes H logic, the data corresponding to the 11 words are preset in the address counter 408. be done.

このプリセット動作によりメモリ４０４　＆’！、語句
■の先頭アドレスがアクセスされ、その読出出力力くア
ドレスカウンタ４０７　Ｋ与えられる。This preset operation causes the memory 404 &'! , the first address of the phrase ■ is accessed, and its readout output is given to the address counter 407K.

このようにして順次語句■、■、■、■、■。In this way, the words ■, ■, ■, ■, ■ are formed sequentially.

・・・・・・・・・のように再生され、例えば「このバ
スは。・・・・・・・・・・For example, “This bus is.

東京、新橋１品用、川崎経由横浜行です、危険物は持ち
込まないで下さい。」のように放送される。Tokyo, Shinbashi 1 item bound for Yokohama via Kawasaki. Please do not bring dangerous items. ” will be broadcast.

一方案内変更用メモリ４０６からは設定した路線におけ
る始発から第１経由地までの停留所数が読出されている
。この読出出力は一致検出回路４４４に与えられている
。−数枚出回路４４４の他方の入力端子にはカウンタ４
４５の計数値が入力されている。カウンタ４４５は車内
案内放送のテープ終了信号を計数している。よって始発
から所定数の停留所を通過すると一致検出回路４４４は
一致信号を出力し、この一致信号によりアドレスカウン
タ４１１を一つ歩進させる。アドレスカウンタ４１１が
一つ歩進すると、次の区間の経由地までの停留所数がメ
モリ４０６から読出され、−数枚出回路４４４　Ｋ与え
られる。これと共にアドレスカウンタ４１１から出力さ
れるアドレス信号の一部をアドレスカウンタ４０９に与
え、読出領域を変更させ、再生すべき語句の組合せを変
更する。つまり語句■を除去した組合せ■、■、■、■
・・・・・・・・・のように変更する。On the other hand, the number of stops on the set route from the first train to the first stop is read out from the guide change memory 406. This readout output is given to a coincidence detection circuit 444. - The other input terminal of the several-sheet output circuit 444 has a counter 4.
A count value of 45 has been input. A counter 445 counts tape end signals of in-vehicle guidance broadcasts. Therefore, when the train passes a predetermined number of stops from the first train, the coincidence detection circuit 444 outputs a coincidence signal, and the address counter 411 is incremented by one based on this coincidence signal. When the address counter 411 increments by one, the number of stops to the waypoint in the next section is read out from the memory 406 and given to the minus number output circuit 444K. At the same time, a part of the address signal outputted from the address counter 411 is given to the address counter 409 to change the readout area and change the combination of words to be reproduced. In other words, the combination ■, ■, ■, ■ with the word ■ removed
Change it as follows.

伺４４６は零検出回路を示す。この零検出回路しま各文
章データ■〜＠の紹合せの後にゼロ信号を８己憶してお
き、このゼロ信号を検出して単安定マルチバイブレータ
４４７をト）ツガし、この単安定マルチバイブレータ４
４７の出カッくルスをアンドゲート４４３　、！：　４
４８を通じてフリップフロップレスカウンタ４０９のワ
ード指令端子に与えることにより、ドアが開いても・る
間行先案内を繰返し放送するようにしている。Reference numeral 446 indicates a zero detection circuit. This zero detection circuit stores a zero signal after the introduction of each text data ~ ~ @, detects this zero signal and activates the monostable multivibrator 447, and the monostable multivibrator 4
And gate 443, with 47 out! : 4
48 to the word command terminal of the flip-flopless counter 409, the destination guide is repeatedly broadcast even while the door is open.

〈発明の効果〉 以上説明したようにこの発明によれｂ−ｒデータイ乍成
器から各バスに設置した行先案内再生器にデータを転送
するように構成した力）ら、先に提案した出願のように
車内案内用の磁気テープに行先案ＩＪ９用データを記録
する必要力くな〜・。よって磁気テープを短かくでき、
それだけ他σ）用途に磁気テープ。<Effects of the Invention> As explained above, according to the present invention, the power configured to transfer data from the b-r data generator to the destination guidance regenerator installed in each bus has been achieved. There is no need to record the destination guide IJ9 data on the magnetic tape for inside the train. Therefore, the magnetic tape can be made shorter,
Only other σ) uses for magnetic tape.

を使うことができる。また各ノくスに高価なＡ−Ｄ変換
器を設ける必要がな−・力・ら各ノくスに搭載する行先
案内再生器を安価に作ることｈ″−できる。can be used. Furthermore, there is no need to provide an expensive A-D converter in each station, and a destination guidance regenerator to be installed in each station can be manufactured at low cost.

また一旦各メモリ４０３　、　４０４　、　４０５　、
　４０６にデータを転送し、これらメモリ４０３　、　
４０４　、　’４０５　。Once again, each memory 403, 404, 405,
406, these memories 403,
404, '405.

４０６を電池等でノ（ツクアップしてお（ことにより半
永久的に行先案内データを保つことカーでき便オリであ
る。特ニ路線毎に設定できるようにしたことによりどの
路線にも使うことｈ″−でき便利である。406 can be stored semi-permanently by storing the destination information data using a battery or the like.Specifically, since it can be set for each route, it can be used for any route. - It is convenient.

またこの発明によればデータの一部を変更する必要があ
るときはデータ作成器の内容を変更し、その変更したデ
ータを各〕くスに搭載した再生器に注入すればよし・か
うデータの変更が容易である。Furthermore, according to the present invention, when it is necessary to change a part of the data, the contents of the data generator can be changed and the changed data can be injected into the regenerator installed in each bus. Easy to change.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の行先案内再生器にデータを注入する
データ作成器の一例を示すブロック図、第２図はその動
作を説明するための波形図、第３図はデータ作成器に用
いるメモリの記憶状態を説明するための図、第４図はこ
の発明の一実施例を示すブロック図である。 ４０３・・・音声メモリ、４０４・・・補助メモリ、４
０５・・・文章構成メモ！７　、　４０６・・・文章変
更メモＩ＋　、　４０７・４０８　、４０９　、４ｉ１
・・・アドレスカウンタ。 ４３９・・・Ｄ−Ａ変換器。 特許出願人　　　株式会社　ネプチューン代理春　草野
　卓Fig. 1 is a block diagram showing an example of a data generator that injects data into the destination guidance regenerator of the present invention, Fig. 2 is a waveform diagram for explaining its operation, and Fig. 3 is a memory used in the data generator. FIG. 4 is a block diagram showing an embodiment of the present invention. 403...Audio memory, 404...Auxiliary memory, 4
05... Sentence structure memo! 7, 406...Text change memo I+, 407, 408, 409, 4i1
...address counter. 439...D-A converter. Patent applicant: Taku Kusano, Neptune Agent Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] （１）Ａ、ディジタル信号で供給される文章構成データ
を取込む文章構成メモリと、 Ｂ、ディジタル信号で供給される文章変更データを取込
む文章変更メモリと、 Ｃ０各語句の先頭アドレスと終了アドレスを記憶した補
助メモリと、 Ｄ、ディジタル信号で供給される音声データを取込む音
声メモリと、 Ｅ、上記文章構成メモリに取込まれた文章データに基づ
いて上、記補助メモリの読出アドレスを指定し、文章構
成に従って上記音声メモリから音声データを読出す制御
手段と、 から成る行先案内再生器。(1) A. Sentence structure memory that takes in sentence structure data supplied by digital signals; B. Sentence modification memory that takes in sentence modification data supplied by digital signals; C0. Start address and end address of each word. D. An audio memory that takes in the audio data supplied as a digital signal; E. Specifies the read address of the auxiliary memory based on the sentence data taken into the sentence structure memory. and a control means for reading voice data from the voice memory according to the sentence structure.