JPH04215439A - ＧａＡｓ単結晶基板の製造方法 - Google Patents
ＧａＡｓ単結晶基板の製造方法Info
- Publication number
- JPH04215439A JPH04215439A JP2410669A JP41066990A JPH04215439A JP H04215439 A JPH04215439 A JP H04215439A JP 2410669 A JP2410669 A JP 2410669A JP 41066990 A JP41066990 A JP 41066990A JP H04215439 A JPH04215439 A JP H04215439A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- wafer
- temperature
- stage
- cooling rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000137 annealing Methods 0.000 claims abstract description 149
- 238000001816 cooling Methods 0.000 claims abstract description 46
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 19
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 15
- 239000012298 atmosphere Substances 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 38
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract description 2
- 238000005538 encapsulation Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 101
- 238000005530 etching Methods 0.000 description 24
- 238000005136 cathodoluminescence Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 239000003708 ampul Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- 238000010494 dissociation reaction Methods 0.000 description 5
- 230000005593 dissociations Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/056—Gallium arsenide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/065—Gp III-V generic compounds-processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/971—Stoichiometric control of host substrate composition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体単結晶の
製造方法、特に単結晶育成後における熱処理法に関する
もので、例えばＦＥＴ等の電子デバイス用基板に好適な
ＧａＡｓ基板の製造方法に利用して効果のある技術に関
するものである。
製造方法、特に単結晶育成後における熱処理法に関する
もので、例えばＦＥＴ等の電子デバイス用基板に好適な
ＧａＡｓ基板の製造方法に利用して効果のある技術に関
するものである。
【０００２】
【従来の技術】化合物半導体であるＧａＡｓ単結晶は、
主として液体封止チョクラルスキー法（ＬＥＣ法）、水
平ブリッジマン法（ＨＢ法）などにより、工業的に生産
されている。上記各種単結晶育成法では、結晶育成炉内
に温度勾配を形成して成長を行なうため、育成結晶の置
かれる熱環境が、結晶各部で異なる。そのため、育成後
の結晶内部の特性が不均一となる。この結晶をそのまま
ウェーハにして電子デバイスの基板として使用した場合
、結晶内部の不均一性が、個々のデバイスの特性のばら
つきとなって現われ、直接デバイスの歩留り低下につな
がる。例えば、ＧａＡｓウェーハ上に高速デバイスであ
るディスクリート型ＦＥＴ（電界効果トランジスタ）や
集積回路を作成する場合、ウェーハ面内特性が不均一で
あると、個々のＦＥＴまたは同一チップ上の各ＦＥＴの
しきい値電圧がばらつき、同一特性の製品が得られない
。そこで、結晶内部の不均一性をなくすため、育成後に
単結晶のインゴットを高温でアニールする方法がＲｕｍ
ｓｂｙらによって提案された（Ｄ．Ｒｕｍｓｂｙ，Ｒ．
Ｍ．Ｗａｒｅ，Ｂ．Ｓｍｉｔｈ，Ｍ．Ｔｙｊｅｒｇ，Ｍ
．Ｒ．Ｂｒｏｚｅｌ ＩＣ Ｓｙｍｐｏｓｉｕｍ，Ｐｈ
ｏｅｎｉｘ，Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ（１９
８３）３４）。そして、その後このインゴットアニール
法については様々な方法が考案されてきた（特開昭６１
−２０１７００号、特開昭６１−２２２９９９号、特開
昭６２−２１６９９号、特開昭６２−１６２７００号、
特開昭６２−２１８００号等）。
主として液体封止チョクラルスキー法（ＬＥＣ法）、水
平ブリッジマン法（ＨＢ法）などにより、工業的に生産
されている。上記各種単結晶育成法では、結晶育成炉内
に温度勾配を形成して成長を行なうため、育成結晶の置
かれる熱環境が、結晶各部で異なる。そのため、育成後
の結晶内部の特性が不均一となる。この結晶をそのまま
ウェーハにして電子デバイスの基板として使用した場合
、結晶内部の不均一性が、個々のデバイスの特性のばら
つきとなって現われ、直接デバイスの歩留り低下につな
がる。例えば、ＧａＡｓウェーハ上に高速デバイスであ
るディスクリート型ＦＥＴ（電界効果トランジスタ）や
集積回路を作成する場合、ウェーハ面内特性が不均一で
あると、個々のＦＥＴまたは同一チップ上の各ＦＥＴの
しきい値電圧がばらつき、同一特性の製品が得られない
。そこで、結晶内部の不均一性をなくすため、育成後に
単結晶のインゴットを高温でアニールする方法がＲｕｍ
ｓｂｙらによって提案された（Ｄ．Ｒｕｍｓｂｙ，Ｒ．
Ｍ．Ｗａｒｅ，Ｂ．Ｓｍｉｔｈ，Ｍ．Ｔｙｊｅｒｇ，Ｍ
．Ｒ．Ｂｒｏｚｅｌ ＩＣ Ｓｙｍｐｏｓｉｕｍ，Ｐｈ
ｏｅｎｉｘ，Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ（１９
８３）３４）。そして、その後このインゴットアニール
法については様々な方法が考案されてきた（特開昭６１
−２０１７００号、特開昭６１−２２２９９９号、特開
昭６２−２１６９９号、特開昭６２−１６２７００号、
特開昭６２−２１８００号等）。
【０００３】
【発明が解決しようとする課題】しかし、Ｒｕｍｓｂｙ
の方法では、ＦＥＴのしきい値電圧のばらつきを充分に
低減することはできなかった。また、その後の特許出願
で提案された各種の方法を用いてもアニーリング作業の
効率化などの付帯的な効果や抵抗の低い結晶を高抵抗化
できるといった効果は認められるものの実際には上述し
たウェーハ内のしきい値電圧のばらつきを充分低減する
ことはできない。
の方法では、ＦＥＴのしきい値電圧のばらつきを充分に
低減することはできなかった。また、その後の特許出願
で提案された各種の方法を用いてもアニーリング作業の
効率化などの付帯的な効果や抵抗の低い結晶を高抵抗化
できるといった効果は認められるものの実際には上述し
たウェーハ内のしきい値電圧のばらつきを充分低減する
ことはできない。
【０００４】ところで本発明者らは、以前からの研究に
より、ＧａＡｓウェーハの均一性を評価する上で、（１
）ウェーハ表面のカソードルミネセンス像の観察、（２
）ウェーハをＡＢエッチャント（２ｍｌＨ２Ｏ；８ｍｇ
ＡｇＮＯ３；１ｇＣｒＯ３；１ｍｌＨＦ）でエッチング
した際、出現する微小欠陥（卵形ピット）の密度の測定
、の２つの方法が非常に有効であることを見出した。な
お、カソードルミネセンス像は、走査電子顕微鏡に反射
鏡、光検出器を加えて改造し、容易に測定することがで
きる上、カソードルミネセンス像は０．５〜１μｍの分
解能で得ることができるので、よりミクロなウェーハ面
内均一性を調べることが可能である。
より、ＧａＡｓウェーハの均一性を評価する上で、（１
）ウェーハ表面のカソードルミネセンス像の観察、（２
）ウェーハをＡＢエッチャント（２ｍｌＨ２Ｏ；８ｍｇ
ＡｇＮＯ３；１ｇＣｒＯ３；１ｍｌＨＦ）でエッチング
した際、出現する微小欠陥（卵形ピット）の密度の測定
、の２つの方法が非常に有効であることを見出した。な
お、カソードルミネセンス像は、走査電子顕微鏡に反射
鏡、光検出器を加えて改造し、容易に測定することがで
きる上、カソードルミネセンス像は０．５〜１μｍの分
解能で得ることができるので、よりミクロなウェーハ面
内均一性を調べることが可能である。
【０００５】本発明者らが、前述した従来法による熱処
理を加えたＧａＡｓ単結晶について、カソードルミネセ
ンス像の測定を行なったところ、いずれの方法において
も、不均一な発光分布を示すことが分かった。このよう
にカソードルミネセンス像が不均一であるということは
、結晶内で不純物やＥＬ２などの固有欠陥が不均一に分
布していることを暗示しており、未だ要求される均一性
を満たしていないことが分かった。
理を加えたＧａＡｓ単結晶について、カソードルミネセ
ンス像の測定を行なったところ、いずれの方法において
も、不均一な発光分布を示すことが分かった。このよう
にカソードルミネセンス像が不均一であるということは
、結晶内で不純物やＥＬ２などの固有欠陥が不均一に分
布していることを暗示しており、未だ要求される均一性
を満たしていないことが分かった。
【０００６】次に（２）の方法について、本発明者らは
ＬＥＣ法で育成した結晶について、ＦＥＴなどのデバイ
スを作成し個々の特性を評価した後、作成したＦＥＴの
電極をエッチングで除いた後、このウェーハをＡＢエッ
チャントでエッチングし、現出した卵形ピットの分布と
、個々のＦＥＴ特性の相関について調べてみた。その結
果、卵形ピットがＦＥＴのゲート部に現われる場合に、
デバイス特性が著しく劣化することを見出した（例えば
、山本等；“Ｍｉｃｒｏｓｃｏｐｉｃ Ｄｅｆｅｃｔｓ
ｉｎ ｓｅｍｉ Ｉｎｓｕｌａｔｉｎｇ ＧａＡｓ
ａｎｄ ｔｈｅｉｒ ｅｆｆｅｃｔｓ ｏｎ ｔｈｅ
ＦＥＴ， ｄｅｖｉｃｅ ｃｈａｒａｃｔｅｒｉｓｔｉ
ｃｓ”（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎｔｈｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃ
ｈｎｏｌｏｇｙ ｏｆ ＤＥＦＥＣＴ ＣＯＮＴＲＯＬ
Ｉｎ ＳＩＭＩＣＯＮＤＵＣＴＯＲＳ，Ｙｏｋｏｈａｍ
ａ （１９８９．８））や、山本等；“Ｍｉｃｒｏｓｃ
ｏｐｉｃＤｅｆｅｃｔｓ ｉｎ Ｓｅｍｉ−Ｉｎｓｕｌ
ａｔｉｎｇ ＧａＡｓ ａｎｄ ｔｈｅｉｒ Ｅｆｆｅ
ｃｔｓ （Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔ
ｒｏｃｈｅｍｉｃａｌ Ｓｃｉｅｎｃｅ Ｖｏｌｕｍｅ
１３６（１９８９）Ｐ．３０９８））。 そこで、
本発明者らは前述した従来法による熱処理を加えたＧａ
Ａｓウェーハについても同様に卵形ピット密度の測定を
行なったところ、いずれも高密度（＞１０４／ｃｍ２）
であり、このウェーハ上にＦＥＴを作成すると、しきい
値電圧がばらつくことが分かった。
ＬＥＣ法で育成した結晶について、ＦＥＴなどのデバイ
スを作成し個々の特性を評価した後、作成したＦＥＴの
電極をエッチングで除いた後、このウェーハをＡＢエッ
チャントでエッチングし、現出した卵形ピットの分布と
、個々のＦＥＴ特性の相関について調べてみた。その結
果、卵形ピットがＦＥＴのゲート部に現われる場合に、
デバイス特性が著しく劣化することを見出した（例えば
、山本等；“Ｍｉｃｒｏｓｃｏｐｉｃ Ｄｅｆｅｃｔｓ
ｉｎ ｓｅｍｉ Ｉｎｓｕｌａｔｉｎｇ ＧａＡｓ
ａｎｄ ｔｈｅｉｒ ｅｆｆｅｃｔｓ ｏｎ ｔｈｅ
ＦＥＴ， ｄｅｖｉｃｅ ｃｈａｒａｃｔｅｒｉｓｔｉ
ｃｓ”（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎｔｈｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃ
ｈｎｏｌｏｇｙ ｏｆ ＤＥＦＥＣＴ ＣＯＮＴＲＯＬ
Ｉｎ ＳＩＭＩＣＯＮＤＵＣＴＯＲＳ，Ｙｏｋｏｈａｍ
ａ （１９８９．８））や、山本等；“Ｍｉｃｒｏｓｃ
ｏｐｉｃＤｅｆｅｃｔｓ ｉｎ Ｓｅｍｉ−Ｉｎｓｕｌ
ａｔｉｎｇ ＧａＡｓ ａｎｄ ｔｈｅｉｒ Ｅｆｆｅ
ｃｔｓ （Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔ
ｒｏｃｈｅｍｉｃａｌ Ｓｃｉｅｎｃｅ Ｖｏｌｕｍｅ
１３６（１９８９）Ｐ．３０９８））。 そこで、
本発明者らは前述した従来法による熱処理を加えたＧａ
Ａｓウェーハについても同様に卵形ピット密度の測定を
行なったところ、いずれも高密度（＞１０４／ｃｍ２）
であり、このウェーハ上にＦＥＴを作成すると、しきい
値電圧がばらつくことが分かった。
【０００７】また、上記（１），（２）の方法以外に、
ウェーハの均一性評価を行なう上で有効な方法としては
、ウェーハ面内の抵抗率のミクロ分布の測定とウェーハ
をＡＢエッチャントでエッチングした後のウェーハ表面
のプロファイル測定がある。特に、ＦＥＴのしきい値電
圧のばらつきは、ウェーハ面内の抵抗率のミクロ分布の
ばらつきと、一対一の相関があり、抵抗率のばらつきを
少なくするほど、しきい値電圧のばらつきも小さくなる
ことが知られている（浅井等、信学技報、ＣＰＭ８７−
５５．１（１９８７））。また、ＡＢエッチャントによ
るエッチングではエッチング液とウェーハとの電気化学
反応によってエッチングされるのでエッチング速度はＧ
ａＡｓ基板のフェルミレベルに依存し、ウェーハ表面の
各部で結晶電位が異なればエッチング速度の差で凹凸が
生じる。従ってＡＢエッチング後のウェーハ表面の平坦
度は結晶の均一性の目安となるため、プロファイル測定
がウェーハ評価上有効である。
ウェーハの均一性評価を行なう上で有効な方法としては
、ウェーハ面内の抵抗率のミクロ分布の測定とウェーハ
をＡＢエッチャントでエッチングした後のウェーハ表面
のプロファイル測定がある。特に、ＦＥＴのしきい値電
圧のばらつきは、ウェーハ面内の抵抗率のミクロ分布の
ばらつきと、一対一の相関があり、抵抗率のばらつきを
少なくするほど、しきい値電圧のばらつきも小さくなる
ことが知られている（浅井等、信学技報、ＣＰＭ８７−
５５．１（１９８７））。また、ＡＢエッチャントによ
るエッチングではエッチング液とウェーハとの電気化学
反応によってエッチングされるのでエッチング速度はＧ
ａＡｓ基板のフェルミレベルに依存し、ウェーハ表面の
各部で結晶電位が異なればエッチング速度の差で凹凸が
生じる。従ってＡＢエッチング後のウェーハ表面の平坦
度は結晶の均一性の目安となるため、プロファイル測定
がウェーハ評価上有効である。
【０００８】以上の観点から、本発明者らは特性の均一
性が高く電子デバイス用基板として最適なＧａＡｓ単結
晶基板の条件として、 （ａ）カソードルミネセンス（ＣＬ）像が均一であるこ
と、 （ｂ）ウェーハをＡＢエッチングした際現われる微小欠
陥（卵形ピット）の密度が小さいこと、（ｃ）抵抗率の
ミクロ分布のばらつきが小さいこと、（ｄ）ウェーハを
ＡＢエッチングした後のウェーハ表面のプロファイルが
平坦であること、 （ｅ）転位密度がアズグローン結晶のそれよりも大きく
ならないこと、以上５つを考えた。そして、適切なアニ
ール法を開発することによりこれら５つの条件をすべて
満たすことができるとの結論に至った。
性が高く電子デバイス用基板として最適なＧａＡｓ単結
晶基板の条件として、 （ａ）カソードルミネセンス（ＣＬ）像が均一であるこ
と、 （ｂ）ウェーハをＡＢエッチングした際現われる微小欠
陥（卵形ピット）の密度が小さいこと、（ｃ）抵抗率の
ミクロ分布のばらつきが小さいこと、（ｄ）ウェーハを
ＡＢエッチングした後のウェーハ表面のプロファイルが
平坦であること、 （ｅ）転位密度がアズグローン結晶のそれよりも大きく
ならないこと、以上５つを考えた。そして、適切なアニ
ール法を開発することによりこれら５つの条件をすべて
満たすことができるとの結論に至った。
【０００９】ところで従来のインゴットアニール法に対
して、より複雑なアニール法が最近色々提案されている
。しかしこれら最近のアニール法では、いずれも（ａ）
〜（ｅ）の全ての点を満足できる結晶を作ることは不可
能であった。例えば、ＡＢエッチングで現われる卵形ピ
ットの密度を低減するため、インゴットを１１００℃を
超える温度でアニール後冷却する方法が提案されている
（特願昭６３−０４２５０８号）。この方法は確かに微
小欠陥密度を低減でき、かつＥＰＤ（転位密度）がアズ
グローン結晶と同等であるという特徴はあるが、カソー
ドルミネセンス像が均一にできない。また特開昭６２−
２２６９００号で提案されているようにインゴットを高
温、低温、中温で漸次アニールする方法は、抵抗率のミ
クロ分布は均一になるが、カソードルミネセンス像は不
均一で卵形ピット密度は１０５／ｃｍ２以上あってアズ
グローン結晶と同様に高く、しかもＥＰＤがアズグロー
ン結晶よりも高くなるという欠点を有している。またＬ
ｏｏｋらは、ＧａＡｓ結晶を高温でアニールして一度Ｐ
型化させＥＬ２欠陥を減少させた後、これを中温でアニ
ールする方法を提案している（Ｄ．Ｃ．Ｌｏｏｋ，Ｐ．
Ｗ．Ｙｕ，Ｍ．Ｗ．Ｔｈｅｉｓ，Ｗ．Ｆｏｒｄ，Ｇ．Ｍ
ａｔｈｕｒ，Ｊ．Ｒ．Ｓｉｚｅｌｏｒｅ，Ｄ．Ｈ．Ｌｅ
ｅ，ａｎｄ Ｓ．Ｓ．Ｌ ；Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．４９，１０８３（１９８６））。しかし、この方
法では上記条件（ａ）〜（ｅ）のいずれも満足できるも
のではない。
して、より複雑なアニール法が最近色々提案されている
。しかしこれら最近のアニール法では、いずれも（ａ）
〜（ｅ）の全ての点を満足できる結晶を作ることは不可
能であった。例えば、ＡＢエッチングで現われる卵形ピ
ットの密度を低減するため、インゴットを１１００℃を
超える温度でアニール後冷却する方法が提案されている
（特願昭６３−０４２５０８号）。この方法は確かに微
小欠陥密度を低減でき、かつＥＰＤ（転位密度）がアズ
グローン結晶と同等であるという特徴はあるが、カソー
ドルミネセンス像が均一にできない。また特開昭６２−
２２６９００号で提案されているようにインゴットを高
温、低温、中温で漸次アニールする方法は、抵抗率のミ
クロ分布は均一になるが、カソードルミネセンス像は不
均一で卵形ピット密度は１０５／ｃｍ２以上あってアズ
グローン結晶と同様に高く、しかもＥＰＤがアズグロー
ン結晶よりも高くなるという欠点を有している。またＬ
ｏｏｋらは、ＧａＡｓ結晶を高温でアニールして一度Ｐ
型化させＥＬ２欠陥を減少させた後、これを中温でアニ
ールする方法を提案している（Ｄ．Ｃ．Ｌｏｏｋ，Ｐ．
Ｗ．Ｙｕ，Ｍ．Ｗ．Ｔｈｅｉｓ，Ｗ．Ｆｏｒｄ，Ｇ．Ｍ
ａｔｈｕｒ，Ｊ．Ｒ．Ｓｉｚｅｌｏｒｅ，Ｄ．Ｈ．Ｌｅ
ｅ，ａｎｄ Ｓ．Ｓ．Ｌ ；Ａｐｐｌ．Ｐｈｙｓ．Ｌｅ
ｔｔ．４９，１０８３（１９８６））。しかし、この方
法では上記条件（ａ）〜（ｅ）のいずれも満足できるも
のではない。
【００１０】以上のように従来提案されてきた種々の方
法は、上記条件（ａ）〜（ｅ）のうちいずれか１つ乃至
は２つを満足し得るものの、５つの条件（ａ）〜（ｅ）
の全てを満足した結晶を得ることはできなかった。そこ
で本発明者らは、（ａ）〜（ｅ）全てを満足する結晶を
作ることが可能な２段ウェーハアニール法を開発した（
特願平１−１９９２０２）。この方法は、条件（ａ）〜
（ｅ）の全てを満足する初めてのアニール法であったが
、その後の実験で条件（ｃ），（ｄ）のミクロ抵抗率分
布とＡＢエッチング後のウェーハ表面のプロファイルの
平坦性がやや悪いという欠点を持つことが明らかになっ
た。
法は、上記条件（ａ）〜（ｅ）のうちいずれか１つ乃至
は２つを満足し得るものの、５つの条件（ａ）〜（ｅ）
の全てを満足した結晶を得ることはできなかった。そこ
で本発明者らは、（ａ）〜（ｅ）全てを満足する結晶を
作ることが可能な２段ウェーハアニール法を開発した（
特願平１−１９９２０２）。この方法は、条件（ａ）〜
（ｅ）の全てを満足する初めてのアニール法であったが
、その後の実験で条件（ｃ），（ｄ）のミクロ抵抗率分
布とＡＢエッチング後のウェーハ表面のプロファイルの
平坦性がやや悪いという欠点を持つことが明らかになっ
た。
【００１１】
【課題を解決するための手段】本発明は、従来の２段ウ
ェーハアニール法を更に改善させ、（ａ）〜（ｅ）５つ
の条件を全て満足し、電子デバイス用基板に最適なＧａ
Ａｓ単結晶基板を得ることが可能なアニール法であり、
ＧａＡｓ単結晶のウェーハを砒素とともに耐熱性容器中
に真空封入し、１０５０℃以上、１１５０℃以下の温度
範囲で砒素蒸気圧を加えつつ第１段階のアニールを行な
い、次に１〜２５℃／ｍｉｎの降温速度で室温まで冷却
し、取り出したウェーハをエッチングしてから非酸化性
雰囲気下にて９１０〜１０５０℃の温度範囲で第２段階
のアニールを行ない、次に１〜２５℃／ｍｉｎの降温速
度で室温まで冷却し、取り出したウェーハをエッチング
してこのウェーハを砒素とともに耐熱性容器内に真空封
入し５２０℃〜７３０℃の温度範囲で、砒素蒸気圧を加
えつつ第３段階のアニールを行ない、その後、少なくと
も４００℃までは１５〜３０℃／ｍｉｎの冷却速度で室
温まで冷却するようにしたものである。
ェーハアニール法を更に改善させ、（ａ）〜（ｅ）５つ
の条件を全て満足し、電子デバイス用基板に最適なＧａ
Ａｓ単結晶基板を得ることが可能なアニール法であり、
ＧａＡｓ単結晶のウェーハを砒素とともに耐熱性容器中
に真空封入し、１０５０℃以上、１１５０℃以下の温度
範囲で砒素蒸気圧を加えつつ第１段階のアニールを行な
い、次に１〜２５℃／ｍｉｎの降温速度で室温まで冷却
し、取り出したウェーハをエッチングしてから非酸化性
雰囲気下にて９１０〜１０５０℃の温度範囲で第２段階
のアニールを行ない、次に１〜２５℃／ｍｉｎの降温速
度で室温まで冷却し、取り出したウェーハをエッチング
してこのウェーハを砒素とともに耐熱性容器内に真空封
入し５２０℃〜７３０℃の温度範囲で、砒素蒸気圧を加
えつつ第３段階のアニールを行ない、その後、少なくと
も４００℃までは１５〜３０℃／ｍｉｎの冷却速度で室
温まで冷却するようにしたものである。
【００１２】ＡＢエッチングにより出現し、ＦＥＴの特
性を劣化させる微小欠陥（卵形ピット）が何であるかに
ついては、Ａｓの析出物であろうとの推測がなされてい
るが、よくわかっていない。多分何らかの不純物の析出
、偏析であると思われる。
性を劣化させる微小欠陥（卵形ピット）が何であるかに
ついては、Ａｓの析出物であろうとの推測がなされてい
るが、よくわかっていない。多分何らかの不純物の析出
、偏析であると思われる。
【００１３】本発明者らは、この卵形ピット密度を低減
するために、融点直下の温度でインゴットアニールを行
なってみた。その結果、卵形ピットを極めて少なくする
ことができることを見出し、提案した（特願昭６３−４
２５０８号）。しかし、この方法では、カソードルミネ
センス像が不均一で、抵抗の面内均一性も充分でなかっ
た。そこで、ＧａＡｓをインゴットではなく、ウェーハ
の状態で、真空アンプル中にて１０００℃〜融点未満の
温度にてアニールし、室温まで冷却し、評価した。する
と、卵形ピットがインゴットの高温アニール時よりも更
に低くなった。このことは、図１を参照すれば明白であ
る。図１において、符号Ａはアズグローン結晶、符号Ｂ
は１１００℃インゴットアニールを施した結晶、符号Ｃ
は１１００℃ウェーハアニールを施した結晶についてそ
れぞれ測定した卵形ピット密度を示す。なお、高温ウェ
ーハアニール時の温度、時間、Ａｓ蒸気圧及びアニール
後の冷却速度の条件は、卵形ピットの低減のみならず、
電気的特性の均一性向上の観点から各々最適な範囲があ
り、実験的に定め得る。例えば、図２に高温アニール温
度と抵抗率との関係、図３に高温アニール時間と抵抗率
との関係、図４に高温アニール時アンプル内印加Ａｓ圧
（Ａｓ４換算）と抵抗率との関係、図５に高温アニール
後の冷却速度と抵抗率との関係をそれぞれ示す。これら
のグラフより低抵抗化（＜１０７Ω・ｃｍ）しないアニ
ール条件は、アニール温度が９００〜１１５０℃、アニ
ール時間が１１時間以下、Ａｓ圧が０．６ａｔｍ以上、
アニール後の冷却速度が２５℃／ｍｉｎ以下の場合であ
ることが分かる。
するために、融点直下の温度でインゴットアニールを行
なってみた。その結果、卵形ピットを極めて少なくする
ことができることを見出し、提案した（特願昭６３−４
２５０８号）。しかし、この方法では、カソードルミネ
センス像が不均一で、抵抗の面内均一性も充分でなかっ
た。そこで、ＧａＡｓをインゴットではなく、ウェーハ
の状態で、真空アンプル中にて１０００℃〜融点未満の
温度にてアニールし、室温まで冷却し、評価した。する
と、卵形ピットがインゴットの高温アニール時よりも更
に低くなった。このことは、図１を参照すれば明白であ
る。図１において、符号Ａはアズグローン結晶、符号Ｂ
は１１００℃インゴットアニールを施した結晶、符号Ｃ
は１１００℃ウェーハアニールを施した結晶についてそ
れぞれ測定した卵形ピット密度を示す。なお、高温ウェ
ーハアニール時の温度、時間、Ａｓ蒸気圧及びアニール
後の冷却速度の条件は、卵形ピットの低減のみならず、
電気的特性の均一性向上の観点から各々最適な範囲があ
り、実験的に定め得る。例えば、図２に高温アニール温
度と抵抗率との関係、図３に高温アニール時間と抵抗率
との関係、図４に高温アニール時アンプル内印加Ａｓ圧
（Ａｓ４換算）と抵抗率との関係、図５に高温アニール
後の冷却速度と抵抗率との関係をそれぞれ示す。これら
のグラフより低抵抗化（＜１０７Ω・ｃｍ）しないアニ
ール条件は、アニール温度が９００〜１１５０℃、アニ
ール時間が１１時間以下、Ａｓ圧が０．６ａｔｍ以上、
アニール後の冷却速度が２５℃／ｍｉｎ以下の場合であ
ることが分かる。
【００１４】また、図６に高温アニール温度とＡＢエッ
チングにより出現する卵形ピット密度との関係を示す。 この図より卵形ピット密度を１０４以下にするにはアニ
ール温度を１０５０℃以上とすべきことが分かる。とこ
ろで、高温アニール後のウェーハは、卵形ピットが少な
くなるものの、カソードルミネセンス像や、抵抗率の面
内分布の均一性はあまりよくない。そこで一旦、１１０
０℃で高温アニールしたウェーハをアンプルにより取り
出し、１μｍ以上ＮａＯＨ系エッチャント（ＮａＯＨ
２５ｇ，Ｈ２Ｏ２ １００ｃｃ，Ｈ２Ｏ ２００
０ｃｃ）などでエッチングすることにより表面に付着し
たＡｓや内部から表面に拡散してきた不純物等を取り除
いた後、２段目のアニールとして、９５０℃付近の中温
度領域におけるアニールを行なってみた。その結果、カ
ソードルミネセンス像の発光分布が均一化するとともに
、図８に示すように抵抗率の面内分布が高温ウェーハア
ニールに比べて著しく均一化されることが分かった。た
だし、この２段目アニールには大きな問題がある。それ
は、高温アニールによって一旦減少した卵形ピットが、
この中温アニールによって再び増加してしまい、ウェー
ハ内部へいくほど卵形ピット密度が高くなるという厚み
方向の分布をもってしまうということである。しかもこ
の厚み方向プロファイルは、アニール時間と関係してお
り、図１０に示すような変化を示す。つまり、アズグロ
ーン結晶で（０．５〜５）×１０５／ｃｍ２あった卵形
ピットが高温ウェーハアニールを行なうことにより、一
旦（０．１〜３）×１０３／ｃｍ２まで減少するが、そ
の後の中温アニールにより再びウェーハ内部へいくほど
アズグローンのレベルに戻ってしまう。故にアニール時
間は、１０時間以内が望ましい。
チングにより出現する卵形ピット密度との関係を示す。 この図より卵形ピット密度を１０４以下にするにはアニ
ール温度を１０５０℃以上とすべきことが分かる。とこ
ろで、高温アニール後のウェーハは、卵形ピットが少な
くなるものの、カソードルミネセンス像や、抵抗率の面
内分布の均一性はあまりよくない。そこで一旦、１１０
０℃で高温アニールしたウェーハをアンプルにより取り
出し、１μｍ以上ＮａＯＨ系エッチャント（ＮａＯＨ
２５ｇ，Ｈ２Ｏ２ １００ｃｃ，Ｈ２Ｏ ２００
０ｃｃ）などでエッチングすることにより表面に付着し
たＡｓや内部から表面に拡散してきた不純物等を取り除
いた後、２段目のアニールとして、９５０℃付近の中温
度領域におけるアニールを行なってみた。その結果、カ
ソードルミネセンス像の発光分布が均一化するとともに
、図８に示すように抵抗率の面内分布が高温ウェーハア
ニールに比べて著しく均一化されることが分かった。た
だし、この２段目アニールには大きな問題がある。それ
は、高温アニールによって一旦減少した卵形ピットが、
この中温アニールによって再び増加してしまい、ウェー
ハ内部へいくほど卵形ピット密度が高くなるという厚み
方向の分布をもってしまうということである。しかもこ
の厚み方向プロファイルは、アニール時間と関係してお
り、図１０に示すような変化を示す。つまり、アズグロ
ーン結晶で（０．５〜５）×１０５／ｃｍ２あった卵形
ピットが高温ウェーハアニールを行なうことにより、一
旦（０．１〜３）×１０３／ｃｍ２まで減少するが、そ
の後の中温アニールにより再びウェーハ内部へいくほど
アズグローンのレベルに戻ってしまう。故にアニール時
間は、１０時間以内が望ましい。
【００１５】また、図１１に第２段目アニールの温度と
、抵抗率の面内分布のばらつきを示す。この図より、抵
抗率の面内ばらつきが１０％以内になるのは９１０〜１
０５０℃の範囲であることが分かる。なお、この２段目
アニールをＡｓ圧を印加した真空アンプル中にて行なっ
てみたが、カソードルミネセンス像の均一性が不完全で
あった。２段目アニール時の雰囲気は、Ｎ２，Ａｒなど
の非酸化性雰囲気下にて行なうことが望ましい。ところ
で、この２段階アニールを行なったウェーハ上にＦＥＴ
を作成し、そのしきい値電圧のバラツキを調べたところ
、８〜１５ｍＶと大きかった。
、抵抗率の面内分布のばらつきを示す。この図より、抵
抗率の面内ばらつきが１０％以内になるのは９１０〜１
０５０℃の範囲であることが分かる。なお、この２段目
アニールをＡｓ圧を印加した真空アンプル中にて行なっ
てみたが、カソードルミネセンス像の均一性が不完全で
あった。２段目アニール時の雰囲気は、Ｎ２，Ａｒなど
の非酸化性雰囲気下にて行なうことが望ましい。ところ
で、この２段階アニールを行なったウェーハ上にＦＥＴ
を作成し、そのしきい値電圧のバラツキを調べたところ
、８〜１５ｍＶと大きかった。
【００１６】そこで発明者らは、２段階アニール後再び
真空アンプル中、Ａｓ蒸気圧印加の条件でさらに中温度
領域にてアニールを行なう３段階ウェーハアニールを考
え、実施した。図１２は、このアニール法における３段
目のアニール温度を５００〜７５０℃の間で変えた場合
の抵抗率の面内分布のばらつきを示している。この図よ
り３段目アニール温度を５２０〜７３０℃とすることで
、効果的に、２段ウェーハアニールの時よりも抵抗率の
面内ばらつきを５％以下に、また６００〜７００℃とす
ることで３％以下に向上させることが可能になることが
分かる。
真空アンプル中、Ａｓ蒸気圧印加の条件でさらに中温度
領域にてアニールを行なう３段階ウェーハアニールを考
え、実施した。図１２は、このアニール法における３段
目のアニール温度を５００〜７５０℃の間で変えた場合
の抵抗率の面内分布のばらつきを示している。この図よ
り３段目アニール温度を５２０〜７３０℃とすることで
、効果的に、２段ウェーハアニールの時よりも抵抗率の
面内ばらつきを５％以下に、また６００〜７００℃とす
ることで３％以下に向上させることが可能になることが
分かる。
【００１７】さらに図１３には、３段目アニール時間と
、抵抗率の面内ばらつきとの関係を示す。この図より、
３段目アニール時間は５時間以上が望ましいことがわか
る。一方、３段目のアニール後においては、Ａｓの析出
あるいは、Ａｓに関連した不純物の析出はほとんど起こ
らず、卵形ピット密度は、図１４に示すように、２回目
アニールの終了した時点と同レベルであった。
、抵抗率の面内ばらつきとの関係を示す。この図より、
３段目アニール時間は５時間以上が望ましいことがわか
る。一方、３段目のアニール後においては、Ａｓの析出
あるいは、Ａｓに関連した不純物の析出はほとんど起こ
らず、卵形ピット密度は、図１４に示すように、２回目
アニールの終了した時点と同レベルであった。
【００１８】また、３段目アニール後の冷却速度と、抵
抗率との相関を図１５に示す。このグラフより冷却速度
が小さいとウェーハ面内で部分的に低抵抗化現象が現わ
れ、抵抗率のばらつきが大きくなる。冷却速度が大きす
ぎ、３０℃／ｍｉｎを超えると、ウェーハに熱ひずみに
よるスリップラインが入ってしまう。これより、抵抗率
が１０７Ω・ｃｍ以上で、スリップラインの入らない優
れたウェーハを得るための最適な冷却速度は、１５〜３
０℃／ｍｉｎであることが分かる。
抗率との相関を図１５に示す。このグラフより冷却速度
が小さいとウェーハ面内で部分的に低抵抗化現象が現わ
れ、抵抗率のばらつきが大きくなる。冷却速度が大きす
ぎ、３０℃／ｍｉｎを超えると、ウェーハに熱ひずみに
よるスリップラインが入ってしまう。これより、抵抗率
が１０７Ω・ｃｍ以上で、スリップラインの入らない優
れたウェーハを得るための最適な冷却速度は、１５〜３
０℃／ｍｉｎであることが分かる。
【００１９】以上のような３段階ウェーハアニールの条
件の最適化を行なうことによって、抵抗率の面内分布の
ばらつきが１〜３％であり、カソードルミネセンス像が
均一で、ＡＢエッチング後のウェーハ表面のプロファイ
ルの平坦性が良好でかつ、卵形ピットの少ないウェーハ
を作成することが可能となった。さらにこのウェーハ上
にＦＥＴを作成して、しきい値電圧のばらつきを測定し
たところ３ｍＶ以下となり、良好な均一性が得られた。 なお、２段目アニール終了後、３段目アニールに移る前
にも１段目アニール後と同様に、ウェーハ表面の付着物
を除去するため１μｍ以上ＮａＯＨ系エッチャントなど
でエッチングするのが望ましい。
件の最適化を行なうことによって、抵抗率の面内分布の
ばらつきが１〜３％であり、カソードルミネセンス像が
均一で、ＡＢエッチング後のウェーハ表面のプロファイ
ルの平坦性が良好でかつ、卵形ピットの少ないウェーハ
を作成することが可能となった。さらにこのウェーハ上
にＦＥＴを作成して、しきい値電圧のばらつきを測定し
たところ３ｍＶ以下となり、良好な均一性が得られた。 なお、２段目アニール終了後、３段目アニールに移る前
にも１段目アニール後と同様に、ウェーハ表面の付着物
を除去するため１μｍ以上ＮａＯＨ系エッチャントなど
でエッチングするのが望ましい。
【００２０】なお、卵形ピット密度の厚み方向分布を示
す図１０より卵形ピット密度を（１〜２）×１０４／ｃ
ｍ２以下に抑えるためには、２段目アニール終了後から
製品ウェーハとなるまでの加工量はアニール時間によっ
ても異なるがおよそ６０μｍ前後とするのが望ましい。
す図１０より卵形ピット密度を（１〜２）×１０４／ｃ
ｍ２以下に抑えるためには、２段目アニール終了後から
製品ウェーハとなるまでの加工量はアニール時間によっ
ても異なるがおよそ６０μｍ前後とするのが望ましい。
【００２１】ここで、図１〜図１５に示すデータをとっ
た主なアニール条件は次の通りである。先ず図１のイン
ゴットアニールの温度以外の条件のうち、アニール時間
は５時間、Ａｓ圧は０、冷却速度は２０℃／ｍｉｎであ
る。また図１のウェーハアニールの条件はＡｓ圧のみ１
ａｔｍとし、他は上記インゴットアニールと同一である
。 図２のアニールの温度以外の条件のうち、アニール時間
は５時間、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／ｍｉ
ｎである。 図３のアニール時間以外の条件のうち、アニール温度は
１１００℃、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／ｍ
ｉｎである。
た主なアニール条件は次の通りである。先ず図１のイン
ゴットアニールの温度以外の条件のうち、アニール時間
は５時間、Ａｓ圧は０、冷却速度は２０℃／ｍｉｎであ
る。また図１のウェーハアニールの条件はＡｓ圧のみ１
ａｔｍとし、他は上記インゴットアニールと同一である
。 図２のアニールの温度以外の条件のうち、アニール時間
は５時間、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／ｍｉ
ｎである。 図３のアニール時間以外の条件のうち、アニール温度は
１１００℃、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／ｍ
ｉｎである。
【００２２】
図４のアニールの砒素蒸気圧以外の条件のうち、アニー
ル温度は１１００℃、アニール時間は２時間、冷却速度
は２０℃／ｍｉｎである。 図５のアニールの冷却速度以外の条件のうち、アニール
温度は１１００℃、アニール時間は２時間、Ａｓ圧は１
ａｔｍである。 図６のアニール温度以外の条件のうち、アニール時間は
５時間、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／ｍｉｎ
である。 図７の高温ウェーハアニールの条件は、温度１１００℃
、時間５時間、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／
ｍｉｎ、図８の２段階アニールの条件は、第１段目アニ
ール温度１１００℃、時間５時間、Ａｓ圧は１ａｔｍ、
冷却速度は２０℃／ｍｉｎで、第２段目アニール温度９
５０℃、時間５時間、Ｎ２雰囲気、冷却速度は２０℃／
ｍｉｎである。
ル温度は１１００℃、アニール時間は２時間、冷却速度
は２０℃／ｍｉｎである。 図５のアニールの冷却速度以外の条件のうち、アニール
温度は１１００℃、アニール時間は２時間、Ａｓ圧は１
ａｔｍである。 図６のアニール温度以外の条件のうち、アニール時間は
５時間、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／ｍｉｎ
である。 図７の高温ウェーハアニールの条件は、温度１１００℃
、時間５時間、Ａｓ圧は１ａｔｍ、冷却速度は２０℃／
ｍｉｎ、図８の２段階アニールの条件は、第１段目アニ
ール温度１１００℃、時間５時間、Ａｓ圧は１ａｔｍ、
冷却速度は２０℃／ｍｉｎで、第２段目アニール温度９
５０℃、時間５時間、Ｎ２雰囲気、冷却速度は２０℃／
ｍｉｎである。
【００２３】
図１０の２段階アニールの条件は、第１回目アニール温
度１１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速
度は５０℃／ｍｉｎで、第２段目アニール温度９５０℃
、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎである。図１
１の２段階アニールの条件は、第１段目アニール温度１
１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速度は
５０℃／ｍｉｎで、第２段目アニール時間７時間、Ｎ２
雰囲気、冷却速度は２０℃／ｍｉｎである。 図１２の３段階アニールの条件は、第１段目アニール温
度１１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速
度は５℃／ｍｉｎで、第２段目アニール温度９５０℃、
時間７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで
、３段目アニール時間１０時間、Ａｓ圧は各温度におけ
るＡｓの解離圧の２倍、冷却速度は２０℃／ｍｉｎであ
る。
度１１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速
度は５０℃／ｍｉｎで、第２段目アニール温度９５０℃
、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎである。図１
１の２段階アニールの条件は、第１段目アニール温度１
１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速度は
５０℃／ｍｉｎで、第２段目アニール時間７時間、Ｎ２
雰囲気、冷却速度は２０℃／ｍｉｎである。 図１２の３段階アニールの条件は、第１段目アニール温
度１１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速
度は５℃／ｍｉｎで、第２段目アニール温度９５０℃、
時間７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで
、３段目アニール時間１０時間、Ａｓ圧は各温度におけ
るＡｓの解離圧の２倍、冷却速度は２０℃／ｍｉｎであ
る。
【００２４】
図１３の３段階アニールの条件は、第１段目アニール温
度１１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速
度は５℃／ｍｉｎで、第２段目アニール温度９５０℃、
時間７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで
、第３段目アニール温度６００℃、Ａｓ圧は各温度にお
けるＡｓの解離圧の２倍、冷却速度は２０℃／ｍｉｎで
ある。 図１４の３段階アニールの条件は、第１段目アニール温
度１１００℃、時間２時間、Ａｓ圧１ａｔｍ、冷却速度
５℃／ｍｉｎで、第２段目アニール温度９５０℃、時間
７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで、第
３段目アニール温度６００℃、Ａｓ圧は６００℃におけ
るＡｓの解離圧の２倍、冷却速度は２０℃／ｍｉｎであ
る。
度１１００℃、時間２時間、Ａｓ圧は１ａｔｍ、冷却速
度は５℃／ｍｉｎで、第２段目アニール温度９５０℃、
時間７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで
、第３段目アニール温度６００℃、Ａｓ圧は各温度にお
けるＡｓの解離圧の２倍、冷却速度は２０℃／ｍｉｎで
ある。 図１４の３段階アニールの条件は、第１段目アニール温
度１１００℃、時間２時間、Ａｓ圧１ａｔｍ、冷却速度
５℃／ｍｉｎで、第２段目アニール温度９５０℃、時間
７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで、第
３段目アニール温度６００℃、Ａｓ圧は６００℃におけ
るＡｓの解離圧の２倍、冷却速度は２０℃／ｍｉｎであ
る。
【００２５】
図１５の３段階アニールの条件は、第１段目アニール温
度１１００℃、時間２時間、Ａｓ圧１ａｔｍ、冷却速度
５℃／ｍｉｎで、第２段目アニール温度９５０℃、時間
７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで、第
３段目アニール温度６００℃、時間１０時間、Ａｓ圧は
６００℃におけるＡｓの解離圧の２倍である。
度１１００℃、時間２時間、Ａｓ圧１ａｔｍ、冷却速度
５℃／ｍｉｎで、第２段目アニール温度９５０℃、時間
７時間、Ｎ２雰囲気、冷却速度は２０℃／ｍｉｎで、第
３段目アニール温度６００℃、時間１０時間、Ａｓ圧は
６００℃におけるＡｓの解離圧の２倍である。
【００２６】
【実施例】ＬＥＣ法にて育成した直径７５ｍｍφ、直胴
長１２０ｍｍの半絶縁性アンドープＧａＡｓを円筒研削
し、７２０μｍの厚みでウェハリングした。そしてこの
ウェーハを、ＮａＯＨ系エッチャント（ＮａＯＨ ２
５ｇ，Ｈ２Ｏ２ １００ｃｃ，Ｈ２Ｏ ２０００ｃ
ｃ）で片面５μｍずつ両面エッチングし、表面の汚れを
取った後、ＧａＡｓダミーブロック及びアニーリング時
のＡｓ圧がＡｓ４換算で１ａｔｍとなるような所定量の
Ａｓとともに石英アンプル中に真空封入し、１１００℃
で２時間熱処理した後、５℃／ｍｉｎの冷却速度で室温
まで冷却した。そしてウェーハを石英アンプル中より取
り出し、ＮａＯＨ系エッチャントにより再び片面５μｍ
ずつ両面エッチングした。この時点でウェーハ厚みは７
００μｍとなった。 このウェーハを密閉性のよいグラファイトスリーブ内に
入れ、窒素ガス雰囲気中にて９５０℃の温度で７時間ア
ニールした後、２０℃／ｍｉｎの冷却速度で室温まで冷
却した。その後、ウェーハを再び約２μｍずつＮａＯＨ
系エッチャントで両面エッチングし、アニーリング時の
Ａｓ圧がＡｓ４換算で解離圧の２倍となるような所定量
のＡｓとともに、石英アンプル中に真空封入し、６００
℃で１０時間アニールした後、２０℃／ｍｉｎの冷却速
度で室温まで冷却した。そして、アニール後のウェーハ
を片面約４８μｍずつ両面研磨し、６００μｍ厚さのウ
ェーハを作成した。
長１２０ｍｍの半絶縁性アンドープＧａＡｓを円筒研削
し、７２０μｍの厚みでウェハリングした。そしてこの
ウェーハを、ＮａＯＨ系エッチャント（ＮａＯＨ ２
５ｇ，Ｈ２Ｏ２ １００ｃｃ，Ｈ２Ｏ ２０００ｃ
ｃ）で片面５μｍずつ両面エッチングし、表面の汚れを
取った後、ＧａＡｓダミーブロック及びアニーリング時
のＡｓ圧がＡｓ４換算で１ａｔｍとなるような所定量の
Ａｓとともに石英アンプル中に真空封入し、１１００℃
で２時間熱処理した後、５℃／ｍｉｎの冷却速度で室温
まで冷却した。そしてウェーハを石英アンプル中より取
り出し、ＮａＯＨ系エッチャントにより再び片面５μｍ
ずつ両面エッチングした。この時点でウェーハ厚みは７
００μｍとなった。 このウェーハを密閉性のよいグラファイトスリーブ内に
入れ、窒素ガス雰囲気中にて９５０℃の温度で７時間ア
ニールした後、２０℃／ｍｉｎの冷却速度で室温まで冷
却した。その後、ウェーハを再び約２μｍずつＮａＯＨ
系エッチャントで両面エッチングし、アニーリング時の
Ａｓ圧がＡｓ４換算で解離圧の２倍となるような所定量
のＡｓとともに、石英アンプル中に真空封入し、６００
℃で１０時間アニールした後、２０℃／ｍｉｎの冷却速
度で室温まで冷却した。そして、アニール後のウェーハ
を片面約４８μｍずつ両面研磨し、６００μｍ厚さのウ
ェーハを作成した。
【００２７】こうして作られたウェーハについて、ＡＢ
エッチングで現われる卵形ピット密度、カソードルミネ
センス像、抵抗率のウェーハ面内分布、ＡＢエッチング
後のプロファイルの平坦度および転位密度を評価すると
ともに、ＦＥＴを作成し、そのしきい値電圧のばらつき
を測定した。その結果、卵形ピットが９５００／ｃｍ２
で、カソードルミネセンス像が均一であり、抵抗のウェ
ーハ面内のばらつきが２．５％、ＡＢエッチング後のウ
ェーハ表面のプロファイルの平坦度が０．０１μｍで、
ＦＥＴのしきい値電圧のばらつきが３．０ｍＶであるこ
とが分かった。また、転位密度はアズグローン結晶のそ
れと同程度であった。ちなみに、１１００℃で１段アニ
ールを施こしたウェーハおよび２段アニールを施こした
ウェーハについて測定したＡＢエッチング後のウェーハ
表面のプロファイルの平坦度はそれぞれ０．０５μｍと
０．１μｍであった。
エッチングで現われる卵形ピット密度、カソードルミネ
センス像、抵抗率のウェーハ面内分布、ＡＢエッチング
後のプロファイルの平坦度および転位密度を評価すると
ともに、ＦＥＴを作成し、そのしきい値電圧のばらつき
を測定した。その結果、卵形ピットが９５００／ｃｍ２
で、カソードルミネセンス像が均一であり、抵抗のウェ
ーハ面内のばらつきが２．５％、ＡＢエッチング後のウ
ェーハ表面のプロファイルの平坦度が０．０１μｍで、
ＦＥＴのしきい値電圧のばらつきが３．０ｍＶであるこ
とが分かった。また、転位密度はアズグローン結晶のそ
れと同程度であった。ちなみに、１１００℃で１段アニ
ールを施こしたウェーハおよび２段アニールを施こした
ウェーハについて測定したＡＢエッチング後のウェーハ
表面のプロファイルの平坦度はそれぞれ０．０５μｍと
０．１μｍであった。
【００２８】なお、ウェーハ表面のプロファイルの平坦
度は、タリステップと呼ばれる表面検査装置で、図１６
に示すようなウェーハ表面の凹凸の高さｈを測定するこ
とで得た。また、抵抗率は３端子ガードリング法にて測
定した。
度は、タリステップと呼ばれる表面検査装置で、図１６
に示すようなウェーハ表面の凹凸の高さｈを測定するこ
とで得た。また、抵抗率は３端子ガードリング法にて測
定した。
【００２９】
【発明の効果】以上説明したようにこの発明は、ＧａＡ
ｓ単結晶のウェーハを砒素とともに耐熱性容器中に真空
封入し、１０５０℃以上、１１５０℃以下の温度範囲で
砒素蒸気圧を加えつつ第１段階のアニールを行ない、次
に１〜２５℃／ｍｉｎの降温速度で室温まで冷却し、取
り出したウェーハをエッチングしてから非酸化性雰囲気
下にて９１０〜１０５０℃の温度範囲で第２段階のアニ
ールを行ない、１〜２５℃／ｍｉｎの降温速度で室温ま
で冷却し、取り出したウェーハをエッチングしてこのウ
ェーハを砒素とともに耐熱性容器に真空封入し、５２０
℃〜７３０℃の温度範囲で砒素蒸気圧を加えつつ、第３
段階のアニールを行ない、その後、少なくとも４００℃
までは１５〜３０℃／ｍｉｎの冷却速度で室温まで冷却
するようにしたことにより、 （ａ）カソードルミネセンス（ＣＬ）像が均一であるこ
と、 （ｂ）ウェーハをＡＢエッチングした際現われる微小欠
陥（卵形ピット）の密度が小さいこと、（ｃ）抵抗率の
ミクロ分布のばらつきが小さいこと、（ｄ）ＡＢエッチ
ング後のウェーハ表面のプロファイルが平坦であること
、 （ｅ）転位密度がアズグローン結晶のそれよりも大きく
ならないことの５つの条件をすべて満たす優れたＧａＡ
ｓ単結晶基板を得ることができ、この基板を用いて作成
したＦＥＴのしきい値電圧のばらつきを抑え、特性の均
一性の優れた製品を歩留りよく製造できるようになると
いう効果がある。
ｓ単結晶のウェーハを砒素とともに耐熱性容器中に真空
封入し、１０５０℃以上、１１５０℃以下の温度範囲で
砒素蒸気圧を加えつつ第１段階のアニールを行ない、次
に１〜２５℃／ｍｉｎの降温速度で室温まで冷却し、取
り出したウェーハをエッチングしてから非酸化性雰囲気
下にて９１０〜１０５０℃の温度範囲で第２段階のアニ
ールを行ない、１〜２５℃／ｍｉｎの降温速度で室温ま
で冷却し、取り出したウェーハをエッチングしてこのウ
ェーハを砒素とともに耐熱性容器に真空封入し、５２０
℃〜７３０℃の温度範囲で砒素蒸気圧を加えつつ、第３
段階のアニールを行ない、その後、少なくとも４００℃
までは１５〜３０℃／ｍｉｎの冷却速度で室温まで冷却
するようにしたことにより、 （ａ）カソードルミネセンス（ＣＬ）像が均一であるこ
と、 （ｂ）ウェーハをＡＢエッチングした際現われる微小欠
陥（卵形ピット）の密度が小さいこと、（ｃ）抵抗率の
ミクロ分布のばらつきが小さいこと、（ｄ）ＡＢエッチ
ング後のウェーハ表面のプロファイルが平坦であること
、 （ｅ）転位密度がアズグローン結晶のそれよりも大きく
ならないことの５つの条件をすべて満たす優れたＧａＡ
ｓ単結晶基板を得ることができ、この基板を用いて作成
したＦＥＴのしきい値電圧のばらつきを抑え、特性の均
一性の優れた製品を歩留りよく製造できるようになると
いう効果がある。
【００３０】
【図１】アズグローン結晶および従来の１１００℃イン
ゴットアニールを施した結晶、１１００℃ウェーハアニ
ールを施した結晶について測定した卵形ピット密度のば
らつき範囲を示す図である。
ゴットアニールを施した結晶、１１００℃ウェーハアニ
ールを施した結晶について測定した卵形ピット密度のば
らつき範囲を示す図である。
【図２】従来の高温ウェーハアニールを施したウェーハ
のアニール温度と抵抗率との相関を示す図である。
のアニール温度と抵抗率との相関を示す図である。
【図３】従来の高温ウェーハアニールを施したウェーハ
のアニール時間と抵抗率との相関を示す図である。
のアニール時間と抵抗率との相関を示す図である。
【図４】従来の高温ウェーハアニールを施したウェーハ
のアニール時印加Ａｓ圧と抵抗率との相関を示す図であ
る。
のアニール時印加Ａｓ圧と抵抗率との相関を示す図であ
る。
【図５】従来の高温ウェーハアニールを施したウェーハ
のアニール後冷却速度と抵抗率との相関を示す図である
。
のアニール後冷却速度と抵抗率との相関を示す図である
。
【図６】従来の高温ウェーハアニールを施したウェーハ
のアニール温度と卵形ピット密度との相関を示す図であ
る。
のアニール温度と卵形ピット密度との相関を示す図であ
る。
【図７】従来の高温ウェーハアニールを施したウェーハ
のアニール後の抵抗率の面内分布を示す図である。
のアニール後の抵抗率の面内分布を示す図である。
【図８】従来の２段階ウェーハアニールを施したウェー
ハのアニール後の抵抗率の面内分布を示す図である。
ハのアニール後の抵抗率の面内分布を示す図である。
【図９】本発明の３段階ウェーハアニールを施したウェ
ーハのアニール後の抵抗率の面内分布を示す図である。
ーハのアニール後の抵抗率の面内分布を示す図である。
【図１０】２段階アニールを施したウェーハの第２段目
アニール時間と、卵形ピット密度の厚さ方向の分布を示
す図である。
アニール時間と、卵形ピット密度の厚さ方向の分布を示
す図である。
【図１１】２段階アニールを施したウェーハの第２段目
アニール時間と、抵抗率のばらつき範囲との関係を示す
図である。
アニール時間と、抵抗率のばらつき範囲との関係を示す
図である。
【図１２】本発明に係る３段階アニールを施したウェー
ハの第３段目アニールの温度と抵抗率の面内ばらつきと
の関係を示す図である。
ハの第３段目アニールの温度と抵抗率の面内ばらつきと
の関係を示す図である。
【図１３】本発明に係る３段階アニールを施したウェー
ハの第３段目アニール時間と、抵抗率の面内ばらつきと
の関係を示す図である。
ハの第３段目アニール時間と、抵抗率の面内ばらつきと
の関係を示す図である。
【図１４】本発明に係る３段階アニールを施したウェー
ハの第２段目アニール終了時と、第３段目アニール終了
時の卵形ピット密度の関係を示す図である。
ハの第２段目アニール終了時と、第３段目アニール終了
時の卵形ピット密度の関係を示す図である。
【図１５】本発明に係る３段階アニールを施したウェー
ハの第３段目アニール後の冷却速度と抵抗率のバラツキ
の範囲との関係を示す図である。
ハの第３段目アニール後の冷却速度と抵抗率のバラツキ
の範囲との関係を示す図である。
【図１６】ウェーハ表面の凹凸の様子を示す拡大図であ
る。
る。
Claims (1)
- 【請求項１】 ＧａＡｓ単結晶のウェーハを砒素とと
もに耐熱性容器中に真空封入し、１０５０℃以上、１１
５０℃以下の温度範囲で砒素蒸気圧を加えつつ第１段階
のアニールを行ない、次に１〜２５℃／ｍｉｎの降温速
度で室温まで冷却し、取り出したウェーハをエッチング
してから非酸化性雰囲気下にて９１０〜１０５０℃の温
度範囲で第２段階のアニールを行ない、次に１〜２５℃
／ｍｉｎの降温速度で室温まで冷却し、取り出したウェ
ーハをエッチングしてこのウェーハを砒素とともに耐熱
性容器内に真空封入し５２０℃〜７３０℃の温度範囲で
、砒素蒸気圧を加えつつ第３段階のアニールを行ない、
その後、少なくとも４００℃までは１５〜３０℃／ｍｉ
ｎの冷却速度で室温まで冷却するようにしたことを特徴
とするＧａＡｓ単結晶基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2410669A JPH04215439A (ja) | 1990-12-14 | 1990-12-14 | ＧａＡｓ単結晶基板の製造方法 |
| US07/805,933 US5137847A (en) | 1990-12-14 | 1991-12-12 | Method of producing GaAs single crystal substrate using three stage annealing and interstage etching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2410669A JPH04215439A (ja) | 1990-12-14 | 1990-12-14 | ＧａＡｓ単結晶基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04215439A true JPH04215439A (ja) | 1992-08-06 |
Family
ID=18519790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2410669A Pending JPH04215439A (ja) | 1990-12-14 | 1990-12-14 | ＧａＡｓ単結晶基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5137847A (ja) |
| JP (1) | JPH04215439A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8025729B2 (en) | 2005-07-01 | 2011-09-27 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| WO2019058483A1 (ja) * | 2017-09-21 | 2019-03-28 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
| JP2021155330A (ja) * | 2019-04-02 | 2021-10-07 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3121122B2 (ja) * | 1992-06-26 | 2000-12-25 | 東京エレクトロン株式会社 | 熱処理方法 |
| US5275687A (en) * | 1992-11-20 | 1994-01-04 | At&T Bell Laboratories | Process for removing surface contaminants from III-V semiconductors |
| JPH06338454A (ja) * | 1993-04-01 | 1994-12-06 | Japan Energy Corp | 化合物半導体基板の製造方法 |
| US5374589A (en) * | 1994-04-05 | 1994-12-20 | The United States Of America As Represented By The Secretary Of The Navy | Process of making a bistable photoconductive component |
| US5451552A (en) * | 1994-05-13 | 1995-09-19 | Hughes Aircraft Company | Method for improvement of optical quality and reduction of background doping in gainSB/INAS superlattices |
| US5656538A (en) * | 1995-03-24 | 1997-08-12 | The Board Of Trustees Of The University Of Illinois | Halide dopant process for producing semi-insulating group III-V regions for semiconductor devices |
| JP2001234163A (ja) * | 2000-02-25 | 2001-08-28 | Sony Corp | 発光性結晶粒子、発光性結晶粒子組成物、表示用パネル及び平面型表示装置 |
| JP2004063707A (ja) * | 2002-07-29 | 2004-02-26 | Fuji Xerox Co Ltd | 表面発光型半導体レーザ |
| US20040165012A1 (en) * | 2003-02-20 | 2004-08-26 | International Business Machines Corp. | Cascading menu with selectable offset |
| US20040173315A1 (en) * | 2003-03-04 | 2004-09-09 | Charles Leung | Apparatus and method for reducing impurities in a semiconductor material |
| US8361225B2 (en) | 2007-05-09 | 2013-01-29 | Axt, Inc. | Low etch pit density (EPD) semi-insulating III-V wafers |
| US7566641B2 (en) * | 2007-05-09 | 2009-07-28 | Axt, Inc. | Low etch pit density (EPD) semi-insulating GaAs wafers |
| CN109112637A (zh) * | 2018-09-26 | 2019-01-01 | 汉能新材料科技有限公司 | 一种砷化镓晶体的退火方法及得到的砷化镓晶片 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547256A (en) * | 1982-12-20 | 1985-10-15 | Motorola, Inc. | Method for thermally treating a semiconductor substrate |
| JPS59190300A (ja) * | 1983-04-08 | 1984-10-29 | Hitachi Ltd | 半導体製造方法および装置 |
| JPH0787187B2 (ja) * | 1987-08-13 | 1995-09-20 | 古河電気工業株式会社 | ＧａＡｓ化合物半導体基板の製造方法 |
| JPH01104751A (ja) * | 1987-10-14 | 1989-04-21 | Mitsubishi Metal Corp | 単結晶Ｇａ−Ａｓウェハの熱処理方法 |
| JP2505222B2 (ja) * | 1987-10-16 | 1996-06-05 | 昭和電工株式会社 | 半絶縁体ＧａＡｓ基板の製造方法 |
| WO1989008158A1 (en) * | 1988-02-24 | 1989-09-08 | Nippon Mining Co., Ltd. | Single crystal of compound semiconductor, process for its production and semiconductor device manufactured by using same |
| JPH01235333A (ja) * | 1988-03-16 | 1989-09-20 | Hitachi Cable Ltd | ３−５族化合物半導体の熱処理方法 |
| JPH0653639B2 (ja) * | 1988-10-31 | 1994-07-20 | 株式会社ジャパンエナジー | 化合物半導体単結晶の製造方法 |
-
1990
- 1990-12-14 JP JP2410669A patent/JPH04215439A/ja active Pending
-
1991
- 1991-12-12 US US07/805,933 patent/US5137847A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8025729B2 (en) | 2005-07-01 | 2011-09-27 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| US9181633B2 (en) | 2005-07-01 | 2015-11-10 | Freiberger Compound Materials Gmbh | Device and process for heating III-V wafers, and annealed III-V semiconductor single crystal wafer |
| WO2019058483A1 (ja) * | 2017-09-21 | 2019-03-28 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
| US11024705B2 (en) | 2017-09-21 | 2021-06-01 | Sumitomo Electric Industries, Ltd. | Semi-insulating gallium arsenide crystal substrate |
| JP2021155330A (ja) * | 2019-04-02 | 2021-10-07 | 住友電気工業株式会社 | 半絶縁性ヒ化ガリウム結晶基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5137847A (en) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100627919B1 (ko) | 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼 | |
| JPH04215439A (ja) | ＧａＡｓ単結晶基板の製造方法 | |
| US5939770A (en) | Semiconductor device and its manufacturing method | |
| US5629216A (en) | Method for producing semiconductor wafers with low light scattering anomalies | |
| US20100155903A1 (en) | Annealed wafer and method for producing annealed wafer | |
| KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| KR20010083771A (ko) | 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US5219632A (en) | Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals | |
| KR20060040733A (ko) | 웨이퍼의 제조방법 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| US4889493A (en) | Method of manufacturing the substrate of GaAs compound semiconductor | |
| KR100885762B1 (ko) | 에피텍셜 웨이퍼 및 그 제조방법 | |
| KR20120023056A (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
| US5047370A (en) | Method for producing compound semiconductor single crystal substrates | |
| JPH11283987A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPH03247599A (ja) | ＧａＡｓ単結晶基板の製造方法 | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| KR0162137B1 (ko) | 웨이퍼 형성방법 | |
| JP2639470B2 (ja) | ＧａＡｓ単結晶のウエハの製造方法 | |
| RU2344210C1 (ru) | Способ упрочнения бездислокационных пластин кремния | |
| JP2906120B2 (ja) | ＧａＡｓ基板の製造方法 | |
| JP2545477B2 (ja) | 化合物半導体単結晶およびその製造方法並びにそれを用いた半導体装置 | |
| JPH0897220A (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JP2016124756A (ja) | シリコンウェーハ及びその製造方法 |