JPH04213713A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPH04213713A JPH04213713A JP2401236A JP40123690A JPH04213713A JP H04213713 A JPH04213713 A JP H04213713A JP 2401236 A JP2401236 A JP 2401236A JP 40123690 A JP40123690 A JP 40123690A JP H04213713 A JPH04213713 A JP H04213713A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- reference voltage
- power source
- terminal
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 101100018419 Hordeum vulgare IDS3 gene Proteins 0.000 description 1
- 101100121695 Leucosceptrum canum GFDPS gene Proteins 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電子回路における、基準
電圧回路に関し特にディジタル回路を内蔵したＬＳＩの
基準電圧回路に関するものである。
電圧回路に関し特にディジタル回路を内蔵したＬＳＩの
基準電圧回路に関するものである。
【０００２】
【従来の技術】一般に、基準電圧回路は第１の電源レベ
ルの基準電圧を第２の電源レベルの基準電圧に変換し出
力する。
ルの基準電圧を第２の電源レベルの基準電圧に変換し出
力する。
【０００３】図２に従来の基準電圧回路の一例を示す。
図２において電源端子１と電源端子２との間に電界効果
トランジスタ３と抵抗７を直列に接続し電界効果トラン
ジスタのゲート端子を基準電圧回路の入力端子５とし電
界効果トランジスタ３と抵抗７との接続点を基準電圧回
路の出力端子６から構成されている。第１の電源端子は
ＶＤＤにし、第２の電源端子は接地電位にし、入力端子
５にＶＤＤ基準の定電圧を入力し抵抗７はＶＤＤと入力
端子５の電位差と出力端子６と接地電位との電位差が等
しくなる抵抗値にする。
トランジスタ３と抵抗７を直列に接続し電界効果トラン
ジスタのゲート端子を基準電圧回路の入力端子５とし電
界効果トランジスタ３と抵抗７との接続点を基準電圧回
路の出力端子６から構成されている。第１の電源端子は
ＶＤＤにし、第２の電源端子は接地電位にし、入力端子
５にＶＤＤ基準の定電圧を入力し抵抗７はＶＤＤと入力
端子５の電位差と出力端子６と接地電位との電位差が等
しくなる抵抗値にする。
【０００４】図３に、従来の基準電圧回路のＶＤＤに対
する入出力電圧を示す。入力端子５にＶＤＤからαｖ
落ちした電圧Ｖ５を入力するとＶＤＤの変化に関係なく
出力端子６には接地電位よりαｖ 上がりのＶ６ を出
力する。
する入出力電圧を示す。入力端子５にＶＤＤからαｖ
落ちした電圧Ｖ５を入力するとＶＤＤの変化に関係なく
出力端子６には接地電位よりαｖ 上がりのＶ６ を出
力する。
【０００５】
【発明が解決しようとする課題】上述した従来の基準電
圧回路は抵抗と電界効果トランジスタの各々のバラツキ
（抵抗のρＳ のバラツキは±２０％，温度係数は数百
〜数千ｐｐｍ／℃、電界効果トランジスタのＶＴ のバ
ラツキ±３０％温度係数−２ｍＶ／℃，βのバラツキ±
３０％，温度係数数百〜数千ｐｐｍ／℃）により、電界
効果トランジスタ及び抵抗の各々の抵抗値が変化し、同
一の電源電圧でも、電源間電流がばらつく。
圧回路は抵抗と電界効果トランジスタの各々のバラツキ
（抵抗のρＳ のバラツキは±２０％，温度係数は数百
〜数千ｐｐｍ／℃、電界効果トランジスタのＶＴ のバ
ラツキ±３０％温度係数−２ｍＶ／℃，βのバラツキ±
３０％，温度係数数百〜数千ｐｐｍ／℃）により、電界
効果トランジスタ及び抵抗の各々の抵抗値が変化し、同
一の電源電圧でも、電源間電流がばらつく。
【０００６】図３に示すように、出力端子６の電位（Ｖ
６ ）は、ＶＤＤと入力端子５との電位差分のαｖ が
出力されるように設計してあるのに、抵抗、電界効果ト
ランジスタの上記のバラツキによりＶ６ の値はＶ６ａ
Ｖ６ｂのような値（約Ｖ６ ±５０％）をとりうるとい
う問題がある。
６ ）は、ＶＤＤと入力端子５との電位差分のαｖ が
出力されるように設計してあるのに、抵抗、電界効果ト
ランジスタの上記のバラツキによりＶ６ の値はＶ６ａ
Ｖ６ｂのような値（約Ｖ６ ±５０％）をとりうるとい
う問題がある。
【０００７】本発明の目的は、温度特性，拡散バラツキ
などの影響を受けない基準電圧回路を提供することにあ
る。
などの影響を受けない基準電圧回路を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の基準電圧回路は
第１の電界効果トランジスタのドレイン電極と同一導電
型の第２の電界効果トランジスタのソース電極を接続し
前記接続点を基準電圧出力端子とし第１の電源端子と第
１の電界効果トランジスタのソース電極を接続し第２の
電源端子と第２の電界効果トランジスタのドレイン電極
を接続し第１，第２の電界効果トランジスタの基板電極
を各々のソース電極に接続し第２の電界効果トランジス
タのゲート電極を第２の電界効果トランジスタのドレイ
ン電極に接続し第１の電界効果トランジスタのゲート電
極を基準電圧入力端子とする。
第１の電界効果トランジスタのドレイン電極と同一導電
型の第２の電界効果トランジスタのソース電極を接続し
前記接続点を基準電圧出力端子とし第１の電源端子と第
１の電界効果トランジスタのソース電極を接続し第２の
電源端子と第２の電界効果トランジスタのドレイン電極
を接続し第１，第２の電界効果トランジスタの基板電極
を各々のソース電極に接続し第２の電界効果トランジス
タのゲート電極を第２の電界効果トランジスタのドレイ
ン電極に接続し第１の電界効果トランジスタのゲート電
極を基準電圧入力端子とする。
【０００９】
【実施例】次に本発明について図面を参照して詳細に説
明する。図１は本発明の一実施例を示す回路図である。 すなわち、第１の電源端子１と第２電源端子２の間に第
１のＰチャンネルＭＯＳトランジスタ３（以後Ｔ３ と
称す）と第２のＰチャンネルＭＯＳトランジスタ４（以
後Ｔ４ と称す）を直列接続し、その接続点を出力端子
６とし、第１の電源端子はＶＤＤにし第２の電源端子２
は接地電圧とし、Ｔ３ とＴ４ の基板電位は各々のソ
ース電位にしＴ４ のゲート電極はＴ４ のドレイン電
極に接続する。
明する。図１は本発明の一実施例を示す回路図である。 すなわち、第１の電源端子１と第２電源端子２の間に第
１のＰチャンネルＭＯＳトランジスタ３（以後Ｔ３ と
称す）と第２のＰチャンネルＭＯＳトランジスタ４（以
後Ｔ４ と称す）を直列接続し、その接続点を出力端子
６とし、第１の電源端子はＶＤＤにし第２の電源端子２
は接地電圧とし、Ｔ３ とＴ４ の基板電位は各々のソ
ース電位にしＴ４ のゲート電極はＴ４ のドレイン電
極に接続する。
【００１０】Ｔ３ ，Ｔ４ は同一導電型、同一ディメ
ンジョンのトランジスタなので、Ｔ３ ，Ｔ４ のしき
い値電圧ＶＴ３，ＶＴ４の温度係数は等しく、ばらつき
も同一方向に同一量だけ振れる為温度やＶＴ が変化し
てもＴ３ とＴ４ を飽和領域で動作させると、Ｔ３
のソースドレイン間電流ＩＤＳ３ とＴ４ のソース，
ドレイン間電流ＩＤＳ４ は等しくなり、Ｔ３ のゲー
ト，ソース間電圧ＶＧＳ３ とＴ４ のゲート，ソース
間電圧ＶＧＳ４ は等しくなる。
ンジョンのトランジスタなので、Ｔ３ ，Ｔ４ のしき
い値電圧ＶＴ３，ＶＴ４の温度係数は等しく、ばらつき
も同一方向に同一量だけ振れる為温度やＶＴ が変化し
てもＴ３ とＴ４ を飽和領域で動作させると、Ｔ３
のソースドレイン間電流ＩＤＳ３ とＴ４ のソース，
ドレイン間電流ＩＤＳ４ は等しくなり、Ｔ３ のゲー
ト，ソース間電圧ＶＧＳ３ とＴ４ のゲート，ソース
間電圧ＶＧＳ４ は等しくなる。
【００１１】
【発明の効果】以上説明したように本発明は第１の電界
効果トランジスタのドレイン電極と第２の電界効果トラ
ンジスタのソース電極を接続し前記接続点を基準電圧出
力端子とし第１の電源端子と第１の電界効果トランジス
タのソース電極を接続し第２の電源端子と第２の電界効
果トランジスタのドレイン電極を接続し、第１，第２の
電界効果トランジスタの基板電極を各々のソース電極に
接続し第２の電界効果トランジスタのゲート電極を第２
の電界効果トランジスタのドレイン電極に接続し第１の
電界効果トランジスタのゲート電極を基準電圧入力端子
とする回路構成にし第１，第２の電界効果トランジスタ
を同一導電型にしたのでＶＴ 等の温度特性拡散バラツ
キなどの影響を受けず第１，第２の電界効果トランジス
タの相対精度のみ出力電圧値に影響をあたえるため出力
電圧±１０％程度の変動でおさまるという効果を有する
。
効果トランジスタのドレイン電極と第２の電界効果トラ
ンジスタのソース電極を接続し前記接続点を基準電圧出
力端子とし第１の電源端子と第１の電界効果トランジス
タのソース電極を接続し第２の電源端子と第２の電界効
果トランジスタのドレイン電極を接続し、第１，第２の
電界効果トランジスタの基板電極を各々のソース電極に
接続し第２の電界効果トランジスタのゲート電極を第２
の電界効果トランジスタのドレイン電極に接続し第１の
電界効果トランジスタのゲート電極を基準電圧入力端子
とする回路構成にし第１，第２の電界効果トランジスタ
を同一導電型にしたのでＶＴ 等の温度特性拡散バラツ
キなどの影響を受けず第１，第２の電界効果トランジス
タの相対精度のみ出力電圧値に影響をあたえるため出力
電圧±１０％程度の変動でおさまるという効果を有する
。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
【図３】第２図の回路におけるＶＤＤの変化に対する各
端子の出力電圧を示す図である。
端子の出力電圧を示す図である。
１，２ 電源端子
３，４ 電界効果トランジスタ
５ 入力端子
６ 出力端子
７ 抵抗
Claims (1)
- 【請求項１】 ソース・ドレイン路が第１の電源と出
力端間に接続されゲートが入力端が接続された第１の一
導電型トランジスタと、ソース・ドレイン路が前記出力
端と第２の電源間に接続されゲートが前記第２の電源に
接続された第２の一導電型トランジスタとを有すること
を特徴とする基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401236A JPH04213713A (ja) | 1990-12-11 | 1990-12-11 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401236A JPH04213713A (ja) | 1990-12-11 | 1990-12-11 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04213713A true JPH04213713A (ja) | 1992-08-04 |
Family
ID=18511081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401236A Pending JPH04213713A (ja) | 1990-12-11 | 1990-12-11 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04213713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011028602A (ja) * | 2009-07-28 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | レギュレータ回路 |
| JP2011155497A (ja) * | 2010-01-27 | 2011-08-11 | Tokai Rika Co Ltd | レベルシフト回路 |
-
1990
- 1990-12-11 JP JP2401236A patent/JPH04213713A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011028602A (ja) * | 2009-07-28 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | レギュレータ回路 |
| JP2011155497A (ja) * | 2010-01-27 | 2011-08-11 | Tokai Rika Co Ltd | レベルシフト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529897A (en) | Analog switch device having threshold change reducing means | |
| KR950010048B1 (ko) | 기판 전위 검출 회로를 가진 반도체 집적 회로 장치 | |
| EP0138823B1 (en) | A current source circuit having reduced error | |
| JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
| JPH08335122A (ja) | 基準電圧用半導体装置 | |
| US4097844A (en) | Output circuit for a digital correlator | |
| KR100363139B1 (ko) | 버퍼회로및바이어스회로 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JPH04213713A (ja) | 基準電圧回路 | |
| US11249504B2 (en) | Current generation circuit | |
| CA1215434A (en) | Bias current reference circuit having a substantially zero temperature coefficient | |
| JPH11134051A (ja) | 基準電圧回路 | |
| JP2707667B2 (ja) | 比較回路 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| JP3251861B2 (ja) | 半導体集積回路装置 | |
| JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
| JP3945412B2 (ja) | レベルシフト回路 | |
| JPH03139873A (ja) | 温度検出回路 | |
| JP2893738B2 (ja) | 電圧検出回路 | |
| JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 | |
| EP0499645A1 (en) | Differential amplifying circuit of operational amplifier | |
| US7095271B2 (en) | Bias circuit | |
| JP2806654B2 (ja) | バイアス回路 | |
| JPH0580868A (ja) | 定電流回路 | |
| JP2526204B2 (ja) | 定電流回路 |