JPH04208881A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH04208881A JPH04208881A JP2400144A JP40014490A JPH04208881A JP H04208881 A JPH04208881 A JP H04208881A JP 2400144 A JP2400144 A JP 2400144A JP 40014490 A JP40014490 A JP 40014490A JP H04208881 A JPH04208881 A JP H04208881A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- measurement
- digital
- analog
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000005259 measurement Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
［０００１］ [0001]
【産業上の利用分野】本発明は半導体集積回路に関し、
特にバイ・ＣＭＯＳプロセスで設計された半導体集積回
路に関する。
［０００２］[Industrial Application Field] The present invention relates to semiconductor integrated circuits.
In particular, it relates to semiconductor integrated circuits designed using a bi-CMOS process. [0002]
【従来の技術】従来のバイ・ＣＭＯＳプロセスを用いた
デジタル・アナログ混在の集積回路では、回路規模が大
きくなり、図２に示すようなデジタル回路１ａとアナロ
グ回路２とを独立に測定したり、特に測定の為の回路を
入れるとか又は測定しやすくする為に、本来の機能を実
現する為の回路とは別に回路を付加することはせずデジ
タルの入カバターンでテスティングを行なっている。
［０００３］2. Description of the Related Art In integrated circuits that use a conventional bi-CMOS process and are a mixture of digital and analog, the circuit scale becomes large. In particular, in order to make measurement easier, we do not add any circuits in addition to the circuits that implement the original functions, and instead conduct testing using digital input circuits. [0003]
【発明が解決しようとする課題】この従来の半導体集積
回路の測定では、バイ・ＣＭＯＳプロセスを用いたデジ
タル・アナログ混在回路のように回路規模が大きくなっ
てくると、デジタル回路とアナログ回路を独立にテスト
を行なうことが困難になってくる。たとえばデジタル回
路の出力がアナログ回路の入力に直結しているデジタル
回路の故障を検出する為に、デジタルパターンを入力し
てもデジタルの出力が端子に出てないために故障が検出
できない。
［０００４］さらにアナログ回路の方では、入力にアナ
ログ信号を入力できない為に不良を検出するのが困難に
なる。さらに回路規模が大きくなるとテストパターン数
も増大しテスティングに時間がかかるという問題もある
。
［０００５］[Problems to be Solved by the Invention] In this conventional measurement of semiconductor integrated circuits, when the circuit scale becomes large, such as a mixed digital/analog circuit using a bi-CMOS process, it is difficult to separate the digital circuit and analog circuit. It becomes difficult to conduct tests. For example, to detect a failure in a digital circuit where the output of the digital circuit is directly connected to the input of an analog circuit, even if a digital pattern is input, the failure cannot be detected because the digital output is not output to the terminal. [0004] Furthermore, in analog circuits, it is difficult to detect defects because an analog signal cannot be input to the input. Furthermore, as the scale of the circuit increases, the number of test patterns also increases, leading to the problem that testing takes time. [0005]
【課題を解決するための手段】本発明は半導体集積回路
は、バイ・ＣＭＯＳプロセスを用いて設計されたアナロ
グ回路及びデジタル回路を有する半導体集積回路におい
て、前記アナログ回路の入力端に接続するとともに前記
デジタル回路の内部測定点に接続する測定端子と、該測
定端子と前記内部測定点との間を電気的に接続するため
に前記デジタル回路内に設けられたＰ型ＭＯＳおよびＮ
型ＭＯＳの並列回路とそのゲートに接続するインバータ
とを有する測定用アナログスイッチと、該測定用アナロ
グスイッチ同じ構成で前記デジタル回路とアナログ回路
間の信号ラインを電気的に切り離す為に信号ラインに直
列に挿入された信号用アナログスイッチと、前記測定用
及び信号用のアナログスイッチを制御するために制御端
子からデジタルパターン信号を入力するデコーダとを有
して構成されている。
［０００６］[Means for Solving the Problems] The present invention provides a semiconductor integrated circuit having an analog circuit and a digital circuit designed using a bi-CMOS process. A measurement terminal connected to an internal measurement point of the digital circuit, and a P-type MOS and an NMOS provided in the digital circuit for electrically connecting the measurement terminal and the internal measurement point.
A measurement analog switch has a parallel MOS type MOS circuit and an inverter connected to its gate, and the measurement analog switch has the same configuration but is connected in series with the signal line in order to electrically separate the signal line between the digital circuit and the analog circuit. The device includes a signal analog switch inserted into the measuring device and a decoder that inputs a digital pattern signal from a control terminal to control the measuring and signal analog switches. [0006]
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例の半導体チップ上の模式図で
、デジタル回路１の出力端がチップ１２内でアナログ回
路２の入力端に接続されている。デジタル回路１内の内
部測定点３にＰ型ＭＯＳ４，Ｎ型ＭＯＳ５，インバータ
６で構成された測定用アナログスイッチ１３が接触され
ており、測定端子１１とも電気的に接続されている。
［０００７］デコーダ７は、デジタルパターン入力端子
１０より入力されたコードに従って測定用のアナログス
イッチ１３をオン・オフ制御して測定点３と測定端子１
１とを電気的に接続したり離したりできる。又信号ライ
ンに入っている信号用のアナログスイッチ１４は、内部
回路を一時的に信号ラインから切り離し、各回路間の途
中に信号を入力したりすることを可能にする。
［０００８１本実施例によれば、外部に出ている測定端
子１１から直接的に内部のデジタル回路１の測定点３を
測定できたり、デジタル回路１内部の測定点３を出力と
して良、不良の判定に使用したりする。従ってデジタル
回路１では従来に比べて少ないデジタルパターンで故障
を検出できる。
［０００９］さらにアナログ回路２では信号用アナログ
スイッチ１４をオフしておいて直接アナログ回路２の入
力端に測定端子１１から入力信号を入れられることで、
従来よりテスティングが行いやすくなる。
［００１０１
【発明の効果］従って本発明は、バイ・ＣＭＯＳプロセ
スのデジタル・アナログ混在の大規模な半導体集積回路
内の回路の一部を判定しやすい様に測定場所と端子との
間をＰ型ＭＯＳ−Ｎ型ＭＯＳインバータで構成する測定
用アナログスイッチで接続することで、半導体集積回路
の内部のデジタル回路内の測定が容易にできる効果があ
る。さらに信号用アナログスイッチと測定端子を用いて
アナログ回路の測定も容易になる。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings. FIG. 1 is a schematic diagram on a semiconductor chip of an embodiment of the present invention, in which the output end of a digital circuit 1 is connected to the input end of an analog circuit 2 within a chip 12. As shown in FIG. A measurement analog switch 13 made up of a P-type MOS 4, an N-type MOS 5, and an inverter 6 is in contact with the internal measurement point 3 in the digital circuit 1, and is also electrically connected to the measurement terminal 11. [0007] The decoder 7 controls on/off the analog switch 13 for measurement according to the code input from the digital pattern input terminal 10 to set the measurement point 3 and the measurement terminal 1.
1 can be electrically connected or separated. Further, the signal analog switch 14 included in the signal line makes it possible to temporarily disconnect the internal circuit from the signal line and input a signal midway between each circuit. [00081 According to this embodiment, it is possible to directly measure the measurement point 3 of the internal digital circuit 1 from the external measurement terminal 11, or to use the measurement point 3 inside the digital circuit 1 as an output to determine whether it is good or bad. It is used for judgment. Therefore, in the digital circuit 1, failures can be detected using fewer digital patterns than in the past. [0009] Furthermore, in the analog circuit 2, the signal analog switch 14 is turned off and the input signal is directly input from the measurement terminal 11 to the input terminal of the analog circuit 2.
Testing becomes easier than before. [00101] [Effects of the Invention] Therefore, the present invention provides a P-type connection between the measurement location and the terminal so that it is easy to judge a part of the circuit in a large-scale semiconductor integrated circuit in which digital and analog are mixed in the bi-CMOS process. By connecting with a measurement analog switch constituted by a MOS-N type MOS inverter, there is an effect that measurement of a digital circuit inside a semiconductor integrated circuit can be easily performed. Furthermore, analog circuit measurements can be easily performed using signal analog switches and measurement terminals.
【図１】本発明の一実施例の半導体チップ上の模式図で
ある。FIG. 1 is a schematic diagram on a semiconductor chip according to an embodiment of the present invention.
【図２】従来の半導体集積回路の一例の模式図である。FIG. 2 is a schematic diagram of an example of a conventional semiconductor integrated circuit.
１ デジタル回路 ２ アナログ回路 内部測定点 Ｐ型ＭＯＳ Ｎ型ＭＯＳ インバータ デコーダ デジタル入力端子 アナログ出力端子 デジタルパターン入力端子 測定端子 チップ 測定用アナログスイッチ 信号用アナログスイッチ 1 Digital circuit 2 Analog circuit Internal measurement point P-type MOS N-type MOS inverter decoder Digital input terminal Analog output terminal Digital pattern input terminal measurement terminal chip Analog switch for measurement Analog switch for signals
Claims (1)
たアナログ回路及びデジタル回路を有する半導体集積回
路において、前記アナログ回路の入力端に接続するとと
もに前記デジタル回路の内部測定点に接続する測定端子
と、該測定端子と前記内部測定点との間を電気的に接続
するために前記デジタル回路内に設けられたＰ型ＭＯＳ
およびＮ型ＭＯＳの並列回路とそのゲートに接続するイ
ンバータとを有する測定用アナログスイッチと、該測定
用アナログスイッチ同じ構成で前記デジタル回路とアナ
ログ回路間の信号ラインを電気的に切り離す為に信号ラ
インに直列に挿入された信号用アナログスイッチと、前
記測定用及び信号用のアナログスイッチを制御するため
に制御端子からデジタルパターン信号を入力するデコー
ダとを有することを特徴とする半導体集積回路。1. A semiconductor integrated circuit having an analog circuit and a digital circuit designed using a bi-CMOS process, comprising: a measurement terminal connected to an input terminal of the analog circuit and an internal measurement point of the digital circuit; , a P-type MOS provided in the digital circuit for electrically connecting the measurement terminal and the internal measurement point.
and a measurement analog switch having an N-type MOS parallel circuit and an inverter connected to its gate; 1. A semiconductor integrated circuit comprising: a signal analog switch inserted in series with a signal switch; and a decoder that inputs a digital pattern signal from a control terminal to control the measurement and signal analog switches.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400144A JPH04208881A (en) | 1990-12-03 | 1990-12-03 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400144A JPH04208881A (en) | 1990-12-03 | 1990-12-03 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04208881A true JPH04208881A (en) | 1992-07-30 |
Family
ID=18510059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2400144A Pending JPH04208881A (en) | 1990-12-03 | 1990-12-03 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04208881A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350061A (en) * | 1993-06-11 | 1994-12-22 | Nec Corp | Ecl gate array |
| JPH0798359A (en) * | 1993-09-30 | 1995-04-11 | Nec Corp | Semiconductor device |
-
1990
- 1990-12-03 JP JP2400144A patent/JPH04208881A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350061A (en) * | 1993-06-11 | 1994-12-22 | Nec Corp | Ecl gate array |
| JPH0798359A (en) * | 1993-09-30 | 1995-04-11 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970062714A (en) | Contact inspection device for checking the contact failure of the processor and integrated circuit device inspection system incorporating the same | |
| JPH04208881A (en) | Semiconductor integrated circuit | |
| JPH045576A (en) | Contact resistance testing device | |
| US20020149387A1 (en) | Test circuit and test method | |
| JPH0992787A (en) | Semiconductor device | |
| JPH03185744A (en) | Semiconductor element | |
| JPH0222707Y2 (en) | ||
| JPS6371667A (en) | Inspecting method for wire disconnection and short circuit of printed board | |
| JPS55160866A (en) | Device for deciding short-circuit and disconnection | |
| KR970007077Y1 (en) | Chip test circuit of wafer | |
| JPS629276A (en) | Inspecting instrument for semiconductor integrated circuit | |
| JPH10223711A (en) | Semiconductor integrated circuit device and testing method thereof | |
| KR910006945Y1 (en) | Automatic sensor for wafer | |
| JPH10300823A (en) | Prober inspection method | |
| KR0139931Y1 (en) | Microwave oven | |
| JPH05196699A (en) | Semiconductor integrated circuit | |
| JP2002243810A (en) | Semiconductor device and inspecting method thereof | |
| JPH054034B2 (en) | ||
| JPH05264633A (en) | Continuity testing circuit for test board wiring | |
| JPH04355378A (en) | Confirmation of contact probe | |
| JPH02186281A (en) | Semiconductor device | |
| JPH06324110A (en) | Method for testing signal selecting circuit | |
| JPS61171146A (en) | Sensor for measuring electrical characteristic | |
| JPH023146B2 (en) | ||
| JPH0541419A (en) | Estimation method of test equipment |