JPH04208702A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH04208702A JPH04208702A JP2341009A JP34100990A JPH04208702A JP H04208702 A JPH04208702 A JP H04208702A JP 2341009 A JP2341009 A JP 2341009A JP 34100990 A JP34100990 A JP 34100990A JP H04208702 A JPH04208702 A JP H04208702A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- frequency conversion
- conversion circuit
- base
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 230000006698 induction Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
周波数の異なる複数の入力信号に基ついて所定周波数の
出力信号を出力する周波数変換回路に関し、 低電源電圧動作に対し有利で、低ノイズかつ高アイソレ
ーションで動作し、かつ低コストで形成することを目的
とし、 エミッタを接地した第一及び第二のバイポーラトランジ
スタのベースには周波数の異なる入力信号をそれぞれ入
力し、該トランジスタのコレクタは第三のバイポーラト
ランジスタのエミッタに接続し、該第三のトランジスタ
のベースはコンデンサを介して接地するとともに一定の
バイアス電圧を供給し、該第三のトランジスタのコレク
タには負荷を介して電源を供給して同コレクタから出力
信号を出力するように構成する。
出力信号を出力する周波数変換回路に関し、 低電源電圧動作に対し有利で、低ノイズかつ高アイソレ
ーションで動作し、かつ低コストで形成することを目的
とし、 エミッタを接地した第一及び第二のバイポーラトランジ
スタのベースには周波数の異なる入力信号をそれぞれ入
力し、該トランジスタのコレクタは第三のバイポーラト
ランジスタのエミッタに接続し、該第三のトランジスタ
のベースはコンデンサを介して接地するとともに一定の
バイアス電圧を供給し、該第三のトランジスタのコレク
タには負荷を介して電源を供給して同コレクタから出力
信号を出力するように構成する。
この発明は周波数の異なる複数の入力信号に基ついて所
定周波数の出力信号を出力する周波数変換回路に関する
ものである。
定周波数の出力信号を出力する周波数変換回路に関する
ものである。
近年、移動通信機器等には種々の周波数変換回路か搭載
されているが、このような周波数変換回路では低電源電
圧に基づいて低ノイズかつ高アイソレーションで動作し
、かつ低コストであることが要請されている。
されているが、このような周波数変換回路では低電源電
圧に基づいて低ノイズかつ高アイソレーションで動作し
、かつ低コストであることが要請されている。
従来の周波数変換回路を第８図〜第１１図に従って説明
すると、第８図はＭＯＳ）ランジスタｌを使用した周波
数変換回路を示し、二つのゲート端子に周波数の異なる
入力信号ＩＮ１、ＩＮ２がそれぞれ入力されると、ドレ
インから入力信号ＩＮ１、ＩＮ２の周波数の和あるいは
差の周波数で出力信号Ｖｏｕｔか出力される。
すると、第８図はＭＯＳ）ランジスタｌを使用した周波
数変換回路を示し、二つのゲート端子に周波数の異なる
入力信号ＩＮ１、ＩＮ２がそれぞれ入力されると、ドレ
インから入力信号ＩＮ１、ＩＮ２の周波数の和あるいは
差の周波数で出力信号Ｖｏｕｔか出力される。
第９図に示す周波数変換回路はハイポーラトランジスタ
で構成したＤ Ｂ Ｍ方式と呼ばれるものであり、例え
ば入力端子Ｔ ｉｎｌと同Ｔ ｌｎ２に周波数の異なる
入力信号ＩＮ１、ＩＮ２を入力し、入力端子Ｔ ｉｎｌ
と同Ｔ ｌｎ２をコンデンサｃ１を介して接地すると、
出力端子Ｔｏｕｔから入力信号ＩＮ１、ＩＮ２の周波数
の和あるいは差の周波数で出力信号Ｖｏｕｔか出力され
る。
で構成したＤ Ｂ Ｍ方式と呼ばれるものであり、例え
ば入力端子Ｔ ｉｎｌと同Ｔ ｌｎ２に周波数の異なる
入力信号ＩＮ１、ＩＮ２を入力し、入力端子Ｔ ｉｎｌ
と同Ｔ ｌｎ２をコンデンサｃ１を介して接地すると、
出力端子Ｔｏｕｔから入力信号ＩＮ１、ＩＮ２の周波数
の和あるいは差の周波数で出力信号Ｖｏｕｔか出力され
る。
第１０図に示す周波数変換回路は電源Ｖｃｃとグランド
Ｇとの間で二つのバイポーラトランジスタを直列に接続
し、各トランジスタには周波数の異なる入力信号ＩＮ１
、ＩＮ２を入力したものであり、このような構成により
出力端子Ｔｏｕｔがら入力信号ＩＮ１、ＩＮ２の周波数
の和あるいは差の周波数で出力信号Ｖｏｕｔか出力され
る。
Ｇとの間で二つのバイポーラトランジスタを直列に接続
し、各トランジスタには周波数の異なる入力信号ＩＮ１
、ＩＮ２を入力したものであり、このような構成により
出力端子Ｔｏｕｔがら入力信号ＩＮ１、ＩＮ２の周波数
の和あるいは差の周波数で出力信号Ｖｏｕｔか出力され
る。
第１１図に示す周波数変換回路は１個のバイポーラトラ
ンジスタで構成され、ベースに周波数の異なる入力信号
ＩＮ１、ｌＮ２−を入力したものであり、出力端子Ｔｏ
ｕｔから入力信号ＩＮＫ、ＩＮ２の周波数の和あるいは
差の周波数で出力信号Ｖｏｕｔが圧力される。
ンジスタで構成され、ベースに周波数の異なる入力信号
ＩＮ１、ｌＮ２−を入力したものであり、出力端子Ｔｏ
ｕｔから入力信号ＩＮＫ、ＩＮ２の周波数の和あるいは
差の周波数で出力信号Ｖｏｕｔが圧力される。
ところが、第８図に示す周波数変換回路では入力信号Ｉ
Ｎ１．ＩＮ２の周波数に対応して高速動作か可能なＭＯ
Ｓトランジスタを形成する必要かあるため、入力信号Ｉ
Ｎ１、ＩＮ２の周波数か高くなるとそのコストか上昇す
る。
Ｎ１．ＩＮ２の周波数に対応して高速動作か可能なＭＯ
Ｓトランジスタを形成する必要かあるため、入力信号Ｉ
Ｎ１、ＩＮ２の周波数か高くなるとそのコストか上昇す
る。
一方、第９図に示す周波数変換回路では多数のバイポー
ラトランジスタを使用するためノイズ指数が低下すると
ともにコストも上昇し、電源ＶｃｃとグランドＧとの間
には３段のトランジスタが介在するため、電源ＶＣＣは
グランドＧに対し３段のトランジスタのベース・エミッ
タ間電圧降下の総和より高い電圧が必要となって低電源
電圧動作には不利となる。
ラトランジスタを使用するためノイズ指数が低下すると
ともにコストも上昇し、電源ＶｃｃとグランドＧとの間
には３段のトランジスタが介在するため、電源ＶＣＣは
グランドＧに対し３段のトランジスタのベース・エミッ
タ間電圧降下の総和より高い電圧が必要となって低電源
電圧動作には不利となる。
また、第１Ｏ図に示す周波数変換回路では前記第９図に
示す周波数変換回路に比へて低コストであるとともに低
電源電圧動作において有利であるか、入力信号ＩＮ１、
ＩＮ２に依らない特定の周波数で寄生発振を起こしやす
いという問題点かある。
示す周波数変換回路に比へて低コストであるとともに低
電源電圧動作において有利であるか、入力信号ＩＮ１、
ＩＮ２に依らない特定の周波数で寄生発振を起こしやす
いという問題点かある。
また、第１１図に示す周波数変換回路ではトランジスタ
１個で構成されるためノイズ指数の点ては良好であるが
入力信号ＩＮ１、ＩＮ２か互いに干渉して出力信号Ｖｏ
ｕｔに入力信号ＩＮ１、ＩＮ２か洩れるため、アイソレ
ーションか低下する。
１個で構成されるためノイズ指数の点ては良好であるが
入力信号ＩＮ１、ＩＮ２か互いに干渉して出力信号Ｖｏ
ｕｔに入力信号ＩＮ１、ＩＮ２か洩れるため、アイソレ
ーションか低下する。
この発明の目的は、低電源電圧動作に対し有利で、低ノ
イズかつ高アイソレーションで動作し、かつ低コストで
形成可能な周波数変換回路を提供することにある。
イズかつ高アイソレーションで動作し、かつ低コストで
形成可能な周波数変換回路を提供することにある。
第１図は本発明の原理説明図である。すなわち、エミッ
タを接地した第一及び第二のバイポーラトランジスタＴ
ｒ１、 Ｔ ｒ２のベースには周波数の異なる入力
信号ＩＮ１、ＩＮ２がそれぞれ入力され、該トランジス
タＴｒｙ、、 Ｔｒ２のコレクタには第三のバイポー
ラトランジスタＴｒ３のエミッタが接続され、該第三の
トランジスタＴｒ３のベースはコンデンサＣを介して接
地されるとともに一定のバイアス電圧ＶＢか供給され、
該第三のトランジスタＴ「３のコレクタには負荷を介し
て電源Ｖｃｃが供給されて同コレクタから出力信号Ｖｏ
ｕｔが出力される。
タを接地した第一及び第二のバイポーラトランジスタＴ
ｒ１、 Ｔ ｒ２のベースには周波数の異なる入力
信号ＩＮ１、ＩＮ２がそれぞれ入力され、該トランジス
タＴｒｙ、、 Ｔｒ２のコレクタには第三のバイポー
ラトランジスタＴｒ３のエミッタが接続され、該第三の
トランジスタＴｒ３のベースはコンデンサＣを介して接
地されるとともに一定のバイアス電圧ＶＢか供給され、
該第三のトランジスタＴ「３のコレクタには負荷を介し
て電源Ｖｃｃが供給されて同コレクタから出力信号Ｖｏ
ｕｔが出力される。
また、第２図に示すように前記出力信号Ｖｏｕｔは第四
のＮＰＮ型ハイポーラトランンスタＴｒ４のベースに入
力され、該トランジスタＴｒ４のエミッタより第二の出
力信号Ｖｏｕｔ’が出力される。
のＮＰＮ型ハイポーラトランンスタＴｒ４のベースに入
力され、該トランジスタＴｒ４のエミッタより第二の出
力信号Ｖｏｕｔ’が出力される。
また、第７図に示すようにエミッタに第一の電源か接続
された第一及び第二のＰＮＰ型パイホーラトランシスタ
Ｔ ｒ１、 Ｔ ｒ２のベースには、周波数の異なる入
力信号ＩＮ１、ＩＮ２とともに所定のバイアス電圧ＶＢ
１、 ＶＢ２がそれぞれ入力し、該第一及び第二のト
ランジスタＴ ｒ１、 Ｔ ｒ２のコレクタは第三のＰ
ＮＰ型バイポーラトランジスタＴ 、３のエミッタに共
通に接続し、該第三のトランジスタＴｒ３のベースはコ
ンデンサＣを介して第二の電源か接続されるとともに同
ベースには一定のバイアス電圧ＶＢ３を供給し、該第三
のトランジスタＴｒ３のコレクタには負荷Ｌｏを介して
第二の電源を供給して同コレクタから出力信号Ｖｏｕｔ
を出力する。
された第一及び第二のＰＮＰ型パイホーラトランシスタ
Ｔ ｒ１、 Ｔ ｒ２のベースには、周波数の異なる入
力信号ＩＮ１、ＩＮ２とともに所定のバイアス電圧ＶＢ
１、 ＶＢ２がそれぞれ入力し、該第一及び第二のト
ランジスタＴ ｒ１、 Ｔ ｒ２のコレクタは第三のＰ
ＮＰ型バイポーラトランジスタＴ 、３のエミッタに共
通に接続し、該第三のトランジスタＴｒ３のベースはコ
ンデンサＣを介して第二の電源か接続されるとともに同
ベースには一定のバイアス電圧ＶＢ３を供給し、該第三
のトランジスタＴｒ３のコレクタには負荷Ｌｏを介して
第二の電源を供給して同コレクタから出力信号Ｖｏｕｔ
を出力する。
また、第７図に示すように前記出力信号Ｖｏｕｔは第四
のＰＮＰ型バイポーラトランジスタＴｒ４のベースに入
力し、該トランジスタＴｒ４のエミッタより第二の出力
信号Ｖｏｕｔ’を出力する。
のＰＮＰ型バイポーラトランジスタＴｒ４のベースに入
力し、該トランジスタＴｒ４のエミッタより第二の出力
信号Ｖｏｕｔ’を出力する。
また、第２図及び第７図に示すように前記各バイアス電
圧ＶＢ１、 ＶＢ２． ＶＢ３は、前記第二の電源で
ある。
圧ＶＢ１、 ＶＢ２． ＶＢ３は、前記第二の電源で
ある。
また、第４図に示すように前記第一及び第二のトランジ
スタＴｒ１、 Ｔｒ２のエミッタには電流源を介して
第一の電源が接続され、該電流源にはコンデンサか並列
接続される。
スタＴｒ１、 Ｔｒ２のエミッタには電流源を介して
第一の電源が接続され、該電流源にはコンデンサか並列
接続される。
また、第５図に示すように前記負荷Ｌｏは、コイルし２
あるいはコイルとコンデンサからなる並列共振回路であ
り、前記第三のトランジスタＴｒ３のベースにはコイル
Ｌ１を介して前記コンデンサＣが接続される。
あるいはコイルとコンデンサからなる並列共振回路であ
り、前記第三のトランジスタＴｒ３のベースにはコイル
Ｌ１を介して前記コンデンサＣが接続される。
また、第６図に示すように前記負荷Ｌｏはトランス４で
あり、前記出力信号Ｖｏｕｔは相互誘導作用により該ト
ランス４から出力される 〔作用〕 入力信号ＩＮ１、ＩＮ２は第一及び第二のバイポーラト
ランジスタＴ 「１．Ｔ ｒ２で増幅されるとともに第
三のトランジスタＴｒ３で混合されることにより所定の
周波数に変換されて出力信号Ｖｏｕｔとして出力される
か、第三のトランジスタＴｒ３はそのベースがコンデン
サを介して接地されているので第一及び第二のトランジ
スタＴ ｒ１、 Ｔ ｒ２に対し低インピーダンスとな
る。従って、第一及び第二のトランジスタＴ ｒ１、
Ｔ ｒ２間の干渉が防止されて入力信号間のアイソレー
ションか向上する。
あり、前記出力信号Ｖｏｕｔは相互誘導作用により該ト
ランス４から出力される 〔作用〕 入力信号ＩＮ１、ＩＮ２は第一及び第二のバイポーラト
ランジスタＴ 「１．Ｔ ｒ２で増幅されるとともに第
三のトランジスタＴｒ３で混合されることにより所定の
周波数に変換されて出力信号Ｖｏｕｔとして出力される
か、第三のトランジスタＴｒ３はそのベースがコンデン
サを介して接地されているので第一及び第二のトランジ
スタＴ ｒ１、 Ｔ ｒ２に対し低インピーダンスとな
る。従って、第一及び第二のトランジスタＴ ｒ１、
Ｔ ｒ２間の干渉が防止されて入力信号間のアイソレー
ションか向上する。
また、第２図及び第７図においては出力信号Ｖｏｕｔは
トランジスタＴｒ４を介して出力信号Ｖｏｕｔ’として
出力されるので、その出力インピーダンスか低下されて
いる。
トランジスタＴｒ４を介して出力信号Ｖｏｕｔ’として
出力されるので、その出力インピーダンスか低下されて
いる。
また、第４図においては温度変化によるトランジスタＴ
ｒ１、 Ｔ ｒ２のコレクタ電流の変化が抑制される
とともに高周波成分かコンデンサＣ２を介してグランド
Ｇに流れるので、高周波数特性を低下させることなく温
度特性が向上する。
ｒ１、 Ｔ ｒ２のコレクタ電流の変化が抑制される
とともに高周波成分かコンデンサＣ２を介してグランド
Ｇに流れるので、高周波数特性を低下させることなく温
度特性が向上する。
また、第５図においてはトランジスタＴｒ３はコイルＬ
１とコンデンサＣの共振周波数においてさらに低インピ
ーダンスとなり、コイルＬ２あるいは並列共振回路によ
り生した信号が出力信号として出力される。
１とコンデンサＣの共振周波数においてさらに低インピ
ーダンスとなり、コイルＬ２あるいは並列共振回路によ
り生した信号が出力信号として出力される。
また、第６図においてはトランス４から出力信号Ｖｏｕ
ｔが低インピーダンスで出力される。
ｔが低インピーダンスで出力される。
以下、この発明を具体化した一実施例を第２図に従って
説明する。
説明する。
エミッタをグランドＧに接地したバイポーラトランジス
タＴ ｒ１、 Ｔ ｒ２のベースにはそれぞれ周波数の
異なる入力信号ＩＮ１．ｌＮ２が入力されるとともに、
抵抗Ｒ］、Ｒ２を介して電源Ｖｃｃに接続されることに
よりバイアス電圧か供給されている。各トランジスタＴ
ｒ１、 Ｔ ｒ２のコレクタはバイポーラトランジ
スタＴｒ３のエミッタに接続され、そのトランジスタの
コレクタには抵抗Ｒ３を介して電源Ｖｃｃか供給され、
ベースはコンデンサＣ１を介してクランドＧに接地され
るとともに抵抗Ｒ４を介して電源Ｖｃｃに接続されるこ
とによりバイアス電圧か供給されている。
タＴ ｒ１、 Ｔ ｒ２のベースにはそれぞれ周波数の
異なる入力信号ＩＮ１．ｌＮ２が入力されるとともに、
抵抗Ｒ］、Ｒ２を介して電源Ｖｃｃに接続されることに
よりバイアス電圧か供給されている。各トランジスタＴ
ｒ１、 Ｔ ｒ２のコレクタはバイポーラトランジ
スタＴｒ３のエミッタに接続され、そのトランジスタの
コレクタには抵抗Ｒ３を介して電源Ｖｃｃか供給され、
ベースはコンデンサＣ１を介してクランドＧに接地され
るとともに抵抗Ｒ４を介して電源Ｖｃｃに接続されるこ
とによりバイアス電圧か供給されている。
前記トランジスタＴｒ３のコレクタはバイポーラトラン
ジスタＴｒ４のベースに接続され、そのトランジスタＴ
ｒ４のコレクタには電源Ｖｃｃが供給され、エミッタに
は出力端子Ｔｏｕｔか接続されるとともに、電流源２を
介してグランｌ” Ｇに接続されている。
ジスタＴｒ４のベースに接続され、そのトランジスタＴ
ｒ４のコレクタには電源Ｖｃｃが供給され、エミッタに
は出力端子Ｔｏｕｔか接続されるとともに、電流源２を
介してグランｌ” Ｇに接続されている。
さて、上記のように構成された周波数変換回路ではトラ
ンジスタＴ ｒ１、 Ｔ ｒ２のベースに周波数の異な
る入力信号ＩＮ１、ＩＮ２か入力されると、その入力信
号ＩＮ１、ＩＮ２はトランジスタＴｒ１、Ｔｒ２でそれ
ぞれ増幅され、トランジスタＴｒ３で混合されてトラン
ジスタＴｒ４のベースに例えば入力信号ＩＮ１．ＩＮ２
の周波数の差をとった周波数信号が出力され、トランジ
スタＴｒ４でインピーダンスを低下させて出力端子Ｔａ
ｕｔから出力信号Ｖｏｕｔとして出力される。
ンジスタＴ ｒ１、 Ｔ ｒ２のベースに周波数の異な
る入力信号ＩＮ１、ＩＮ２か入力されると、その入力信
号ＩＮ１、ＩＮ２はトランジスタＴｒ１、Ｔｒ２でそれ
ぞれ増幅され、トランジスタＴｒ３で混合されてトラン
ジスタＴｒ４のベースに例えば入力信号ＩＮ１．ＩＮ２
の周波数の差をとった周波数信号が出力され、トランジ
スタＴｒ４でインピーダンスを低下させて出力端子Ｔａ
ｕｔから出力信号Ｖｏｕｔとして出力される。
このとき、トランジスタＴｒ３のベースはコンデンサＣ
１により交流的に接地されているので、同トランジスタ
Ｔｒ３はそのコレクタ電流が太き（変化してもベース・
エミッタ間電圧降下は一定となる。従って、トランジス
タＴｒ３のコレクタは低インピーダンスとなってトラン
ジスタＴ ｒ１、 Ｔ ｒ２の負荷か軽くなり出力振幅
も小さくなってトランジスタＴ ｒ１、 Ｔ ｒ２の干
渉が防止されるため、入力信号ＩＮ１、ＩＮ２か互いに
干渉し合うことはなく、この結果入出力信号間のアイソ
レーションか確保される。
１により交流的に接地されているので、同トランジスタ
Ｔｒ３はそのコレクタ電流が太き（変化してもベース・
エミッタ間電圧降下は一定となる。従って、トランジス
タＴｒ３のコレクタは低インピーダンスとなってトラン
ジスタＴ ｒ１、 Ｔ ｒ２の負荷か軽くなり出力振幅
も小さくなってトランジスタＴ ｒ１、 Ｔ ｒ２の干
渉が防止されるため、入力信号ＩＮ１、ＩＮ２か互いに
干渉し合うことはなく、この結果入出力信号間のアイソ
レーションか確保される。
そして、素子数も少ないためノイズ指数を低（抑えるこ
とかできるとともに低コストであり、電源Ｖｃｃとグラ
ンド０間はトランジスタ２段で構成されるので低電源電
圧動作にも有利である。
とかできるとともに低コストであり、電源Ｖｃｃとグラ
ンド０間はトランジスタ２段で構成されるので低電源電
圧動作にも有利である。
次に、前記実施例の変形例を第３図〜第６図に従って説
明する。
明する。
第３図に示す周波数変換回路はトランジスタＴｒ１、
Ｔ ｒ２． Ｔ ｒ３（７） ベースに供給するバイ
アス電圧ＶＢ１、 ＶＢ２． ＶＢ３を電源Ｖｃｃ
からではなく所定のバイアス電圧発生回路から供給する
構成としたものであり、その動作は前記実施例と同様で
ある。
Ｔ ｒ２． Ｔ ｒ３（７） ベースに供給するバイ
アス電圧ＶＢ１、 ＶＢ２． ＶＢ３を電源Ｖｃｃ
からではなく所定のバイアス電圧発生回路から供給する
構成としたものであり、その動作は前記実施例と同様で
ある。
第４図に示す周波数変換回路は前記第２図に示す周波数
変換回路のトランジスタＴ ｒ１、 Ｔ ｒ２のエミッ
タを電流源３を介してグランドＧに接地し、その電流源
３に対しコンデンサＣ２を並列に接続したものである。
変換回路のトランジスタＴ ｒ１、 Ｔ ｒ２のエミッ
タを電流源３を介してグランドＧに接地し、その電流源
３に対しコンデンサＣ２を並列に接続したものである。
このような構成により温度変化によるトランジスタＴ
ｒ１、 Ｔ ｒ２のコレクタ電流の変化が抑制されると
ともに高周波成分がコンデンサＣ２を介してグランドＧ
に流れるので、前記第２図に示す周波数変換回路に対し
高周波数特性を低下させることなく温度特性を向上させ
ている。
ｒ１、 Ｔ ｒ２のコレクタ電流の変化が抑制されると
ともに高周波成分がコンデンサＣ２を介してグランドＧ
に流れるので、前記第２図に示す周波数変換回路に対し
高周波数特性を低下させることなく温度特性を向上させ
ている。
第５図に示す周波数変換回路は前記第２図に示す実施例
のトランジスタＴｒ３のベースをコイルＬ１とコンデン
サＣ３の直ＪＩＪ回路を介してグランドＧに接地し、コ
レクタにはコイルＬ２を介して電源Ｖｃｃを供給したも
のである。このような構成によりトランジスタＴｒ３は
コイルＬ１とコンデンサＣ３の共振周波数においてさら
に低インピーダンスとなり、コイルＬ２により生じた出
力信号がトランジスタＴｒ４のペースに出力される。ま
た、コイルＬ２に換えてコイルとコンデンサの並列共振
回路を挿入してもよい。
のトランジスタＴｒ３のベースをコイルＬ１とコンデン
サＣ３の直ＪＩＪ回路を介してグランドＧに接地し、コ
レクタにはコイルＬ２を介して電源Ｖｃｃを供給したも
のである。このような構成によりトランジスタＴｒ３は
コイルＬ１とコンデンサＣ３の共振周波数においてさら
に低インピーダンスとなり、コイルＬ２により生じた出
力信号がトランジスタＴｒ４のペースに出力される。ま
た、コイルＬ２に換えてコイルとコンデンサの並列共振
回路を挿入してもよい。
第６図に示す周波数変換回路は前記第５図に示すコイル
Ｌ２に換えてトランス４の一次側コイルを挿入し、その
二次側コイルから出力信号Ｖｏｕｔを出力するようにし
たものである。このような構成によりトランス４から出
力信号■ｏＩＪｔを低インピーダンスで直接出力するこ
とかできるので前記各実施例のトランジスタＴｒ４を省
略することができる。
Ｌ２に換えてトランス４の一次側コイルを挿入し、その
二次側コイルから出力信号Ｖｏｕｔを出力するようにし
たものである。このような構成によりトランス４から出
力信号■ｏＩＪｔを低インピーダンスで直接出力するこ
とかできるので前記各実施例のトランジスタＴｒ４を省
略することができる。
第７図は前記第２図に示す周波数変換回路のＮＰＮ型ト
ランジスタをＰＮＰ型トランジスタに置き換えて構成し
たものであり、同様な作用及び効果を得ることかできる
。なお、高電圧側電源として電源Ｖｃｃ、低電圧側電源
としてグランｌ”Ｇが接続されているか、高電圧側電源
としてグランドＧ、低電圧側電源として電源ＶＥＥを接
続してもよい。
ランジスタをＰＮＰ型トランジスタに置き換えて構成し
たものであり、同様な作用及び効果を得ることかできる
。なお、高電圧側電源として電源Ｖｃｃ、低電圧側電源
としてグランｌ”Ｇが接続されているか、高電圧側電源
としてグランドＧ、低電圧側電源として電源ＶＥＥを接
続してもよい。
以上詳述したように、この発明は低電源電圧動作に対し
有利で、低ノイズかつ高アイソレーシヨンで動作し、か
つ低コストで形成可能な周波数変換回路を提供すること
かできる優れた効果を発揮する。
有利で、低ノイズかつ高アイソレーシヨンで動作し、か
つ低コストで形成可能な周波数変換回路を提供すること
かできる優れた効果を発揮する。
第１図は本発明の原理説明図、
第２図は本発明の一実施例を示す回路図、第３図〜第７
図は別の実施例を示す回路図、第８図〜第１１図は従来
例を示す回路図である。 図中、 Ｔｒｉは第一のバイポーラトランジスタ、Ｔｒ２は第二
のバイポーラトランジスタ、Ｔｒ３は第三のバイポーラ
トランジスタ、ＩＮ１、ＩＮ２は入力信号、 Ｃはコンデンサ、 Ｌｏは負荷、 ＶＢ１、 ＶＢ２． ＶＢ３はバイアス電圧、Ｖｏ
ｕｔは出力信号である。 第１図 本発明の原理説明図 本発明の一実ＭＡ例を示す回路図 第３図 別の実珈例を示す回路図 第４図 ζｊの実１！例を示す回路図 第５図 別の実態例を示す回路図 第６図 別の実態例を示す回路図 第７図 別の実廟例各示す回路図 第８図 ｆｉ寮例を示す回路図
図は別の実施例を示す回路図、第８図〜第１１図は従来
例を示す回路図である。 図中、 Ｔｒｉは第一のバイポーラトランジスタ、Ｔｒ２は第二
のバイポーラトランジスタ、Ｔｒ３は第三のバイポーラ
トランジスタ、ＩＮ１、ＩＮ２は入力信号、 Ｃはコンデンサ、 Ｌｏは負荷、 ＶＢ１、 ＶＢ２． ＶＢ３はバイアス電圧、Ｖｏ
ｕｔは出力信号である。 第１図 本発明の原理説明図 本発明の一実ＭＡ例を示す回路図 第３図 別の実珈例を示す回路図 第４図 ζｊの実１！例を示す回路図 第５図 別の実態例を示す回路図 第６図 別の実態例を示す回路図 第７図 別の実廟例各示す回路図 第８図 ｆｉ寮例を示す回路図
Claims (1)
- 【特許請求の範囲】 １、エミッタに第一の電源が接続された第一及び第二の
ＮＰＮ型バイポーラトランジスタ（Ｔｒ１、Ｔｒ２）の
ベースには周波数の異なる入力信号（ＩＮ１、ＩＮ２）
とともに所定のバイアス電圧（ＶＢ１、ＶＢ２）がそれ
ぞれ入力し、該第一及び第二のトランジスタ（Ｔｒ１、
Ｔｒ２）のコレクタは第三のＮＰＮ型バイポーラトラン
ジスタ（Ｔｒ３）のエミッタに共通に接続し、該第三の
トランジスタ（Ｔｒ３）のベースはコンデンサ（Ｃ）を
介して第一の電源が接続されるとともに同ベースには一
定のバイアス電圧（ＶＢ３）を供給し、該第三のトラン
ジスタ（Ｔｒ３）のコレクタには負荷（Ｌ＿０）を介し
て第二の電源を供給して同コレクタから出力信号（Ｖｏ
ｕｔ）を出力することを特徴とする周波数変換回路。 ２、前記出力信号（Ｖｏｕｔ）は第四のＮＰＮ型バイポ
ーラトランジスタ（Ｔｒ４）のベースに入力し、該トラ
ンジスタ（Ｔｒ４）のエミッタより第二の出力信号（Ｖ
ｏｕｔ′）を出力することを特徴とする請求項１記載の
周波数変換回路。 ３、エミッタに第一の電源が接続された第一及び第二の
ＰＮＰ型バイポーラトランジスタ（Ｔｒ１、Ｔｒ２）の
ベースには、周波数の異なる入力信号（ＩＮ１、ＩＮ２
）とともに所定のバイアス電圧（ＶＢ１、ＶＢ２）がそ
れぞれ入力し、該第一及び第二のトランジスタ（Ｔｒ１
、Ｔｒ２）のコレクタは第三のＰＮＰ型バイポーラトラ
ンジスタ（Ｔｒ３）のエミッタに共通に接続し、該第三
のトランジスタ（Ｔｒ３）のベースはコンデンサ（Ｃ）
を介して第二の電源が接続されるとともに同ベースには
一定のバイアス電圧（ＶＢ３）を供給し、該第三のトラ
ンジスタ（Ｔｒ３）のコレクタには負荷（Ｌ＿０）を介
して第二の電源を供給して同コレクタから出力信号（Ｖ
ｏｕｔ）を出力することを特徴とする周波数変換回路。 ４、前記出力信号（Ｖｏｕｔ）は第四のＰＮＰ型バイポ
ーラトランジスタ（Ｔｒ４）のベースに入力し、該トラ
ンジスタ（Ｔｒ４）のエミッタより第二の出力信号（Ｖ
ｏｕｔ′）を出力することを特徴とする請求項３記載の
周波数変換回路。 ５、前記各バイアス電圧（ＶＢ１、ＶＢ２、ＶＢ３）は
、前記第二の電源であることを特徴とする請求項１乃至
４記載の周波数変換回路。 ６、前記第一及び第二のトランジスタ（Ｔｒ１、Ｔｒ２
）のエミッタには電流源を介して第一の電源が接続され
、該電流源にはコンデンサが並列接続されることを特徴
とする請求項１乃至４記載の周波数変換回路。 ７、前記負荷（Ｌ＿０）は、コイル（Ｌ２）あるいはコ
イルとコンデンサからなる並列共振回路であり、前記第
三のトランジスタ（Ｔｒ３）のベースにはコイル（Ｌ１
）を介して前記コンデンサ（Ｃ）が接続されることを特
徴とする請求項１乃至４記載の周波数変換回路。 ８、前記負荷（Ｌ＿０）はトランス（４）であり、前記
出力信号（Ｖｏｕｔ）は相互誘導作用により該トランス
（４）から出力されることを特徴とする請求項１または
３記載の周波数変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2341009A JPH04208702A (ja) | 1990-11-30 | 1990-11-30 | 周波数変換回路 |
| EP91120331A EP0488257A1 (en) | 1990-11-30 | 1991-11-26 | Frequency conversion circuit |
| KR1019910021729A KR920011049A (ko) | 1990-11-30 | 1991-11-29 | 주파수변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2341009A JPH04208702A (ja) | 1990-11-30 | 1990-11-30 | 周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04208702A true JPH04208702A (ja) | 1992-07-30 |
Family
ID=18342369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2341009A Pending JPH04208702A (ja) | 1990-11-30 | 1990-11-30 | 周波数変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0488257A1 (ja) |
| JP (1) | JPH04208702A (ja) |
| KR (1) | KR920011049A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08154019A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | ミキサ回路 |
| JP4920162B2 (ja) * | 2001-09-04 | 2012-04-18 | 株式会社東芝 | 周波数変換器及びこの周波数変換器を使用した通信装置 |
| CN101888214A (zh) * | 2010-04-30 | 2010-11-17 | 苏州英诺迅科技有限公司 | 效率和线性度提高的Cascode功率放大器 |
| CN101882912A (zh) * | 2010-04-30 | 2010-11-10 | 苏州英诺迅科技有限公司 | 线性度和功率附加效率提高的射频cascode结构功率放大器 |
| CN101882914A (zh) * | 2010-04-30 | 2010-11-10 | 苏州英诺迅科技有限公司 | 效率和线性度提高的功率放大器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56143703A (en) * | 1980-04-10 | 1981-11-09 | Pioneer Electronic Corp | Frequency converting circuit |
| JPS6148205A (ja) * | 1984-08-16 | 1986-03-08 | Sony Corp | ミキサ |
| JPS61159893A (ja) * | 1984-12-31 | 1986-07-19 | Nec Home Electronics Ltd | ビデオテ−プレコ−ダ |
| JP2983996B2 (ja) * | 1988-12-02 | 1999-11-29 | ソニー株式会社 | 直流分カット回路 |
-
1990
- 1990-11-30 JP JP2341009A patent/JPH04208702A/ja active Pending
-
1991
- 1991-11-26 EP EP91120331A patent/EP0488257A1/en not_active Withdrawn
- 1991-11-29 KR KR1019910021729A patent/KR920011049A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0488257A1 (en) | 1992-06-03 |
| KR920011049A (ko) | 1992-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698776B2 (ja) | 低電圧二重平衡型ミキサー回路装置 | |
| US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| JPS6038905A (ja) | 二重平衡ミクサ回路 | |
| KR0157677B1 (ko) | 베이스 접지 트랜지스터 증폭기 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JP2011512741A (ja) | ミキサ回路 | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPH04208702A (ja) | 周波数変換回路 | |
| US6531920B1 (en) | Differential amplifier circuit | |
| JPS63260204A (ja) | 集積結合回路 | |
| JP2914258B2 (ja) | ダブルバランスミキサ回路 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US5144169A (en) | Operational amplifier circuit | |
| JPH03230605A (ja) | 差動形発振回路及び周波数変換回路 | |
| KR100351419B1 (ko) | 저 전압용 발룬 회로 | |
| US20050127999A1 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
| JPS632487B2 (ja) | ||
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS613508A (ja) | プツシユプル増幅回路 | |
| JPH09260956A (ja) | 掛算処理回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH11195961A (ja) | 対称信号を非対称信号に変換するデバイス | |
| US4319143A (en) | Impedance converting circuit |