JPH04198984A - 液晶表示パネル駆動回路 - Google Patents
液晶表示パネル駆動回路Info
- Publication number
- JPH04198984A JPH04198984A JP33536390A JP33536390A JPH04198984A JP H04198984 A JPH04198984 A JP H04198984A JP 33536390 A JP33536390 A JP 33536390A JP 33536390 A JP33536390 A JP 33536390A JP H04198984 A JPH04198984 A JP H04198984A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- row
- signal
- drive circuit
- electrode drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 238000010586 diagram Methods 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000001934 delay Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示パネル駆動回路の制御方式％式％
〔従来の技術〕
第６図は従来の液晶表示パネル駆動回路を示す回路図で
ある。図において、（１１は制御信号発生回路、（２ａ
）、 （２ｂ）・・・・・・（２１）は液晶表示パネル
の行電極、（３ａ）、 （３ｂ）、 Ｃ３ｃ’）・−＝
−（３ｍ）は液晶表示パネルの列電極、（４ａ）、 （
４ｂ）・・・・・・（４重）は行電極駆動回路、（５ａ
）、 （５ｂ）、 （５ｃ）−−（５ｍ）は列電極駆動
回路、（６）は表示データ信号、（７）はクロック信号
、（８）は表示データスタート信号、（９）は行走査ク
ロック信号、αＱは行走査スタート信号、（ｌｌａ）、
（ｌｌｂ）、 （Ｉｎｃ） ・・・・・−（ｌ１ｍ）
は列電極駆動回路のデータ入力、（１２ａ）、（＋２ｂ
）、 （＋２ｃ）・・・・・・（１２ｍ）は列電極駆動
回路のクロック入力、（１３ａ）、 （１３ｂ）、 （
１３ｃ） ＝−・−（１３ｍ）は列電極駆動回路の表示
データサンプルタイミング信号入力、（１４ａ）、 （
１４ｂ）、 （１４ｃ）−・・−（１４ｍ）は列電極駆
動回路の、次段へ送出する表示データサンプルタイミン
グ出力、（１５ａ）、 （１５ｂ）、 （１５ｃ） ＝
−−（１５ｍ）は列電極駆動回路の行走査クロック入力
である。
ある。図において、（１１は制御信号発生回路、（２ａ
）、 （２ｂ）・・・・・・（２１）は液晶表示パネル
の行電極、（３ａ）、 （３ｂ）、 Ｃ３ｃ’）・−＝
−（３ｍ）は液晶表示パネルの列電極、（４ａ）、 （
４ｂ）・・・・・・（４重）は行電極駆動回路、（５ａ
）、 （５ｂ）、 （５ｃ）−−（５ｍ）は列電極駆動
回路、（６）は表示データ信号、（７）はクロック信号
、（８）は表示データスタート信号、（９）は行走査ク
ロック信号、αＱは行走査スタート信号、（ｌｌａ）、
（ｌｌｂ）、 （Ｉｎｃ） ・・・・・−（ｌ１ｍ）
は列電極駆動回路のデータ入力、（１２ａ）、（＋２ｂ
）、 （＋２ｃ）・・・・・・（１２ｍ）は列電極駆動
回路のクロック入力、（１３ａ）、 （１３ｂ）、 （
１３ｃ） ＝−・−（１３ｍ）は列電極駆動回路の表示
データサンプルタイミング信号入力、（１４ａ）、 （
１４ｂ）、 （１４ｃ）−・・−（１４ｍ）は列電極駆
動回路の、次段へ送出する表示データサンプルタイミン
グ出力、（１５ａ）、 （１５ｂ）、 （１５ｃ） ＝
−−（１５ｍ）は列電極駆動回路の行走査クロック入力
である。
（１６ａ）、 （１６ｂ）、 （１６ｃ） −・−（１
６ｍ）は列電極駆動回路の列電極駆動出力であり、それ
ぞれ列電極（３ａ）。
６ｍ）は列電極駆動回路の列電極駆動出力であり、それ
ぞれ列電極（３ａ）。
（３ｂ）・・・・・・（３ｍ）と接続される。
（１７ａ）、 （１７ｂ）・・・・・・（１７ｉ）は行
電極駆動回路の行駆動タイミング入力、（１８ａ）、
（＋８ｂ） ・・−−（１８ｉ）は行電極駆動回路の次
段へ送出する行駆動タイミング出力、（１９ａ）、 （
１９ｂ） −−（１９ｉ）は行電極駆動回路の行走査ク
ロック入力である。
電極駆動回路の行駆動タイミング入力、（１８ａ）、
（＋８ｂ） ・・−−（１８ｉ）は行電極駆動回路の次
段へ送出する行駆動タイミング出力、（１９ａ）、 （
１９ｂ） −−（１９ｉ）は行電極駆動回路の行走査ク
ロック入力である。
（２０ａ）、 （２０ｂ）・・・・・・（２０ｉ）は行
電極駆動回路の行電極駆動出力であり、それぞれ行電極
（２ａ）、 （２ｂ）・・・・・・（２１）と接続され
る。
電極駆動回路の行電極駆動出力であり、それぞれ行電極
（２ａ）、 （２ｂ）・・・・・・（２１）と接続され
る。
第７図は第６図における列電極駆動回路の構成図であり
、図において、（２１）は表示データサンプルタイミン
グ信号出力α４を表示データサンプルタイミング信号人
力０３に対してクロック（７）の１同期期間遅延させる
遅延回路てあり、これは一般にはディジタル回路で構成
する。（２２）はクロック信号人力α２と表示データサ
ンプルタイミング信号人力０３との論理積をとるＡＮＤ
回路、（２３）はＡＮＤ回路（２２）の出力によってデ
ータ人力ａυをラッチするデータラッチ回路、（２４）
はデータラッチ回路（２３）の出力を行走査クロック人
力０５てラッチする出力ラッチ回路、（２５）は出力ラ
ッチ回路（２４）の出力を列駆動電圧に変換する電圧変
換回路である。
、図において、（２１）は表示データサンプルタイミン
グ信号出力α４を表示データサンプルタイミング信号人
力０３に対してクロック（７）の１同期期間遅延させる
遅延回路てあり、これは一般にはディジタル回路で構成
する。（２２）はクロック信号人力α２と表示データサ
ンプルタイミング信号人力０３との論理積をとるＡＮＤ
回路、（２３）はＡＮＤ回路（２２）の出力によってデ
ータ人力ａυをラッチするデータラッチ回路、（２４）
はデータラッチ回路（２３）の出力を行走査クロック人
力０５てラッチする出力ラッチ回路、（２５）は出力ラ
ッチ回路（２４）の出力を列駆動電圧に変換する電圧変
換回路である。
第８図は第６図における行電極駆動回路の構成図であり
、図において、（２６）は行駆動タイミング出力Ｏｇを
行駆動タイミング人力０７）に対して列走査クロック０
９）の１同期期間遅延させる遅延回路てあり、一般には
ディジタル回路て構成される。
、図において、（２６）は行駆動タイミング出力Ｏｇを
行駆動タイミング人力０７）に対して列走査クロック０
９）の１同期期間遅延させる遅延回路てあり、一般には
ディジタル回路て構成される。
（２７）は、行駆動タイミング入力α力を行走査クロッ
ク人力α９てラッチするラッチ回路、（２８）はラッチ
回路（２７）の出力を行駆動電圧に変換する電圧変換回
路である。
ク人力α９てラッチするラッチ回路、（２８）はラッチ
回路（２７）の出力を行駆動電圧に変換する電圧変換回
路である。
次に動作について説明する。
液晶表示は、パネル上の特定の行電極１つのみに大電位
、他のすへての行電極に小電位を与え、一方で、列電極
に表示／非表示に対応する電位を出力し、これを各表示
列毎にくり返すことにより、表示か実現される。
、他のすへての行電極に小電位を与え、一方で、列電極
に表示／非表示に対応する電位を出力し、これを各表示
列毎にくり返すことにより、表示か実現される。
このために、第６図の回路は以下に示すように動作する
。
。
列方向の制御として、制御信号発生回路（１）より表示
データスタート信号（８）、および一連の表示データ信
号（６）、クロック信号（７）１行走査クロック信号（
９）か出力される。この波形の詳細を第９図に示す。
データスタート信号（８）、および一連の表示データ信
号（６）、クロック信号（７）１行走査クロック信号（
９）か出力される。この波形の詳細を第９図に示す。
表示データスタート信号（８）は、クロック信号（７）
の最初のｌクロックと同期して出力され、これか各列電
極駆動回路（５ａ）、 （５ｂ）、 （５ｃ）−−（５
ｍ）を順に通っていくたびに、１クロック同期期間ずつ
遅れていき、結果として、第９図の（＋３ａ）、 （１
３ｂ）・・・・・・（１３ｍ）に示すような表示データ
サンプルタイミング入力か、列電極駆動回路（５ａ）、
（５ｂ）、 （５ｃ）・・・・・・（５ｍ）に人力さ
れる。
の最初のｌクロックと同期して出力され、これか各列電
極駆動回路（５ａ）、 （５ｂ）、 （５ｃ）−−（５
ｍ）を順に通っていくたびに、１クロック同期期間ずつ
遅れていき、結果として、第９図の（＋３ａ）、 （１
３ｂ）・・・・・・（１３ｍ）に示すような表示データ
サンプルタイミング入力か、列電極駆動回路（５ａ）、
（５ｂ）、 （５ｃ）・・・・・・（５ｍ）に人力さ
れる。
この表示データサンプルタイミング入力は、列電極駆動
回路内でクロック信号（７）とＡＮＤをとって表示デー
タ信号をラッチする。
回路内でクロック信号（７）とＡＮＤをとって表示デー
タ信号をラッチする。
従って、列電極駆動回路（５ａ）、 （５ｂ）、 （５
ｃ）・−・・−・（５Ｊ）は制御信号発生回路（１）よ
り、クロックに同期して順に送り出される表示データ信
号（６ａ）、 （６ｂ）、 （６Ｃ）・・・・・・（６
Ｊ）をラッチすることになる。
ｃ）・−・・−・（５Ｊ）は制御信号発生回路（１）よ
り、クロックに同期して順に送り出される表示データ信
号（６ａ）、 （６ｂ）、 （６Ｃ）・・・・・・（６
Ｊ）をラッチすることになる。
このラッチされた信号は最後に行走査クロック（９）に
より列電極駆動回路の出力ラッチ回路（２４）より出力
され、電圧変換回路（２５）で電圧変換され、液晶表示
パネルの列電極を駆動するこの動作が、行走査クロツク
１同期毎にくり返される。
より列電極駆動回路の出力ラッチ回路（２４）より出力
され、電圧変換回路（２５）で電圧変換され、液晶表示
パネルの列電極を駆動するこの動作が、行走査クロツク
１同期毎にくり返される。
行方向の制御としては、制御信号発生回路（１）より、
行走査クロック信号（９）および、行走査スタート信号
αａか出力される。この波形の詳細は、第１０図に示す
。
行走査クロック信号（９）および、行走査スタート信号
αａか出力される。この波形の詳細は、第１０図に示す
。
行走査スタート記号α０）は行走査クロック記号（９）
と同期して出力され、これか各行電極駆動回路（４ａ）
、 （４ｂ）・・・・・・（４１）を順に通っていく毎
に、１走査クロック同期の期間ずつ遅れていく。
と同期して出力され、これか各行電極駆動回路（４ａ）
、 （４ｂ）・・・・・・（４１）を順に通っていく毎
に、１走査クロック同期の期間ずつ遅れていく。
そして、各行電極駆動回路（４ａ）、 （４ｂ）・・・
・・・（４１）には順に行駆動タイミング入力か入るこ
とになり、従って１走査クロツク毎に順番に行電極（２
ａ）、 （２ｂ）・・・・・・（２１）か駆動されるこ
とになる。
・・・（４１）には順に行駆動タイミング入力か入るこ
とになり、従って１走査クロツク毎に順番に行電極（２
ａ）、 （２ｂ）・・・・・・（２１）か駆動されるこ
とになる。
従来の液晶表示パネル駆動回路は以上のように構成され
ているので、なるべく少ない数の制御信号線によって制
御か可能である。
ているので、なるべく少ない数の制御信号線によって制
御か可能である。
ところか、近年、集積回路製造技術の向上により、液晶
表示パネル駆動回路が１チツプのＩＣの中に取りこまれ
るようになるとき、従来の構成では、特に表示パネルの
行数や列数の異なるもの、あるいは同じ行・列数であっ
ても接続電極の異なったものに対しての対応の柔軟性に
欠け、場合によっては、集積回路の再設計を必要とする
ことがあるなとの問題点かあった。
表示パネル駆動回路が１チツプのＩＣの中に取りこまれ
るようになるとき、従来の構成では、特に表示パネルの
行数や列数の異なるもの、あるいは同じ行・列数であっ
ても接続電極の異なったものに対しての対応の柔軟性に
欠け、場合によっては、集積回路の再設計を必要とする
ことがあるなとの問題点かあった。
本発明は上記のような問題点を解消するためになされた
ものであり、様々な仕様の液晶表示ノくネルに柔軟に対
応可能な液晶表示ノ々ネル駆動回路を得ることを目的と
する。
ものであり、様々な仕様の液晶表示ノくネルに柔軟に対
応可能な液晶表示ノ々ネル駆動回路を得ることを目的と
する。
本発明による液晶表示パネル駆動回路は、液晶パネルの
行電極・列電極に接続される駆動回路すべてに対して動
作モード切換信号１表示データ信号を時分割多重化した
バス信号を共通に接続したちのである。
行電極・列電極に接続される駆動回路すべてに対して動
作モード切換信号１表示データ信号を時分割多重化した
バス信号を共通に接続したちのである。
この発明における電極駆動回路は、上記ノくス信号によ
り動作モードをプログラムされ、表示を行う。
り動作モードをプログラムされ、表示を行う。
本発明を図に基づいて説明する。
第１図は本発明の一実施例による液晶表示、（ネル駆動
回路を示す回路図であり、図において、（１）は制御信
号発生回路、（２ａ）、 （２ｂ）・・・・・・（２１
）は液晶表示パネルの行電極、（３ａ）、 （３ｂ）・
・・・・・（３ｍ）は液晶表示パネルの列電極、（２９
ａ）、 （２９ｂ） −・−（２９ｉ）、 （２９」）
、 （２９ｋ） −−（２９ｎ）は電極駆動回路、（６
）はバス信号、（７）はクロック信号、（８）は表示デ
ータスタート信号、（９）は行走査クロック信号、（ｌ
ｌａ）、 （Ｉｌｂ’）−＝ −（ｌｌｉ）、 （１１
Ｊ）、 （Ｉｌｋ） ＝−−（Ｉｌｎ）は電極駆動回路
のバス入力、（１２ａ）、 （＋２ｂ） −＝−（１２
ｉ）、 （＋２７）、 （１２ｋ）・・・・・・（１２
ｎ）は電極駆動回路のクロック入力、（１３ａ）、 （
１３ｂ） −−（＋３ｉ）、 （１３Ｊ）、 （１３ｋ
） −−（１３ｎ）は電極駆動回路の表示データサンプ
ルタイミング信号入力、（１４ａ）、 （１４ｂ） −
−−−（１４１）、 （＋４ｊ）、 （１４ｋ）・・・
・・・（１４ｎ）は電極駆動回路の次段へ送出する表示
データサンプルタイミング出力、（１５ａ）、 （１５
ｂ）・・・−（１５ｉ）、 （１５ｊ）、 （１５ｋ）
＝−−（１５ｎ）は電極駆動回路の行走査クロック入
力である。
回路を示す回路図であり、図において、（１）は制御信
号発生回路、（２ａ）、 （２ｂ）・・・・・・（２１
）は液晶表示パネルの行電極、（３ａ）、 （３ｂ）・
・・・・・（３ｍ）は液晶表示パネルの列電極、（２９
ａ）、 （２９ｂ） −・−（２９ｉ）、 （２９」）
、 （２９ｋ） −−（２９ｎ）は電極駆動回路、（６
）はバス信号、（７）はクロック信号、（８）は表示デ
ータスタート信号、（９）は行走査クロック信号、（ｌ
ｌａ）、 （Ｉｌｂ’）−＝ −（ｌｌｉ）、 （１１
Ｊ）、 （Ｉｌｋ） ＝−−（Ｉｌｎ）は電極駆動回路
のバス入力、（１２ａ）、 （＋２ｂ） −＝−（１２
ｉ）、 （＋２７）、 （１２ｋ）・・・・・・（１２
ｎ）は電極駆動回路のクロック入力、（１３ａ）、 （
１３ｂ） −−（＋３ｉ）、 （１３Ｊ）、 （１３ｋ
） −−（１３ｎ）は電極駆動回路の表示データサンプ
ルタイミング信号入力、（１４ａ）、 （１４ｂ） −
−−−（１４１）、 （＋４ｊ）、 （１４ｋ）・・・
・・・（１４ｎ）は電極駆動回路の次段へ送出する表示
データサンプルタイミング出力、（１５ａ）、 （１５
ｂ）・・・−（１５ｉ）、 （１５ｊ）、 （１５ｋ）
＝−−（１５ｎ）は電極駆動回路の行走査クロック入
力である。
（３０）は制御信号発生回路（１）より出力される表示
モートサンプルスタート信号、（３１ａ）、 （３１ｂ
）・・・・・・（３１ｉ）、 （３Ｎ）、 （３１ｋ）
−−（３１ｎ）は電極駆動回路の表示モードサンプル
タイミング信号入力、（３２ａ）。
モートサンプルスタート信号、（３１ａ）、 （３１ｂ
）・・・・・・（３１ｉ）、 （３Ｎ）、 （３１ｋ）
−−（３１ｎ）は電極駆動回路の表示モードサンプル
タイミング信号入力、（３２ａ）。
（３２ｂ） ・−・−（３２ｉ）、 （３２Ｄ、 （３
２ｋ） −−（３２ｎ）は電極駆動回路の次段へ送出す
る表示モードサンプルタイミング信号出力である。
２ｋ） −−（３２ｎ）は電極駆動回路の次段へ送出す
る表示モードサンプルタイミング信号出力である。
（１６ａ）、 （１６ｂ） −−−・・−（１６ｊ）、
（１６ｊ）、 （１６ｋ） −・−・−（１６ｎ）は
電極駆動回路の駆動出力であるか、このうち（１６ａ）
、 （＋６ｂ） −−（１６ｉ）は行電極（２ａ）、（
２ｂ） ・・・・・・（２１）に接続されており、（１
６ｊ）、 （１６ｋ）・・・・・・（１６ｎ）は列電極
（３ａ）、 （３ｂ）・・・・・・（３ｍ）に接続され
ている。
（１６ｊ）、 （１６ｋ） −・−・−（１６ｎ）は
電極駆動回路の駆動出力であるか、このうち（１６ａ）
、 （＋６ｂ） −−（１６ｉ）は行電極（２ａ）、（
２ｂ） ・・・・・・（２１）に接続されており、（１
６ｊ）、 （１６ｋ）・・・・・・（１６ｎ）は列電極
（３ａ）、 （３ｂ）・・・・・・（３ｍ）に接続され
ている。
第１図中の電極駆動回路（２９ａ）、 （２９ｂ）・・
・・・・（２９ｉ）、 （２９ｊ）、 （２９ｋ） −
−（２９ｎ）の各構成を第２図に示す。
・・・・（２９ｉ）、 （２９ｊ）、 （２９ｋ） −
−（２９ｎ）の各構成を第２図に示す。
図において、（２１）は表示データサンプルタイミング
出力α滲を表示データサンプルタイミング人力α３に対
してクロック（７）の２周期遅延させる遅延回路であり
、又（３３）は表示モードサンプルタイミング出力（３
２）を、表示モードサンプルタイミング入力（３１）に
対してクロック（７）の２周期遅延させる遅延回路であ
る。
出力α滲を表示データサンプルタイミング人力α３に対
してクロック（７）の２周期遅延させる遅延回路であり
、又（３３）は表示モードサンプルタイミング出力（３
２）を、表示モードサンプルタイミング入力（３１）に
対してクロック（７）の２周期遅延させる遅延回路であ
る。
これらの遅延回路（２１）、 （３３）は−射的にはデ
ィジタル回路で構成される。
ィジタル回路で構成される。
（２２）はクロック信号人力ａｚと表示データサンプル
タイミング信号人力０３との論理積をとるＡＮＤ回路、
（２３）はＡＮＤ回路（２２）の出力によりハス入力０
υをラッチするデータラッチ回路、（２４）はデータラ
ッチ回路（２３）の出力を行走査クロック人力αＱてラ
ンチする出力ラッチ回路である。
タイミング信号人力０３との論理積をとるＡＮＤ回路、
（２３）はＡＮＤ回路（２２）の出力によりハス入力０
υをラッチするデータラッチ回路、（２４）はデータラ
ッチ回路（２３）の出力を行走査クロック人力αＱてラ
ンチする出力ラッチ回路である。
（３４）はクロック信号人力Ｏ２と表示モードサンプル
タイミング信号人力ａ３との論理積をとるＡＮＤ回路、
（３５）はＡＮＤ回路（３４）の出力によりバス人力０
υをラッチするモートランチ回路、（３６）はモートラ
ッチ回路（３５）の出力を行走査クロック人力０９てラ
ッチするモート制御信号保持回路である。
タイミング信号人力ａ３との論理積をとるＡＮＤ回路、
（３５）はＡＮＤ回路（３４）の出力によりバス人力０
υをラッチするモートランチ回路、（３６）はモートラ
ッチ回路（３５）の出力を行走査クロック人力０９てラ
ッチするモート制御信号保持回路である。
（３７）は出力ラッチ回路（２４）の出力を駆動電圧に
変換する電圧変換回路である。
変換する電圧変換回路である。
電圧変換回路のモード切替は、電圧変換回路（３７）に
供給される電源電圧をモード制御信号保持回路出力（３
６）のＨ’ ／“Ｌ″に応して切りかえ、行電極駆動モ
ード／列電極駆動モードに切りかえることができる。
供給される電源電圧をモード制御信号保持回路出力（３
６）のＨ’ ／“Ｌ″に応して切りかえ、行電極駆動モ
ード／列電極駆動モードに切りかえることができる。
次に動作について説明する。
制御信号発生回路＋１）より表示データスタート信号（
８）、表示モードサンプルスタート信号（３０）および
、一連のバス信号（６）、クロック信号（７）９行走査
クロック信号（９）か出力される。この波形詳細を第３
図に示す。
８）、表示モードサンプルスタート信号（３０）および
、一連のバス信号（６）、クロック信号（７）９行走査
クロック信号（９）か出力される。この波形詳細を第３
図に示す。
表示データスタート信号（８）はクロック信号（７）の
２クロツク目と同期して出力され、これか各電極駆動回
路（２９ａ）、 （２９ｂ） −−（２９ｉ）、 （２
９Ｄ、 （２９ｋ） −・・・（２９ｎ）を順に通過す
る毎に、２クロック同期期間ずつ遅れていき、結果とし
て、第３図（１３ａ）、 （１３ｂ） −−（＋３ｉ）
、 （１３ｊ）、 （１３ｋ） −−（＋３ｎ）に示す
ような表示データサンプルタイミング入力か、各電極駆
動回路（２９ａ）、 （２９ｂ） −−（２９ｉ）、
（２９ｊ）、 （２９ｋ）・・・・・・（２９ｎ）に入
力される。
２クロツク目と同期して出力され、これか各電極駆動回
路（２９ａ）、 （２９ｂ） −−（２９ｉ）、 （２
９Ｄ、 （２９ｋ） −・・・（２９ｎ）を順に通過す
る毎に、２クロック同期期間ずつ遅れていき、結果とし
て、第３図（１３ａ）、 （１３ｂ） −−（＋３ｉ）
、 （１３ｊ）、 （１３ｋ） −−（＋３ｎ）に示す
ような表示データサンプルタイミング入力か、各電極駆
動回路（２９ａ）、 （２９ｂ） −−（２９ｉ）、
（２９ｊ）、 （２９ｋ）・・・・・・（２９ｎ）に入
力される。
また、表示モードサンプルスタート信号（３０）はクロ
ック信号（７）のｌクロック目と同期して出力され、こ
れか各電極駆動回路（２９ａ）、 （２９ｂ）・・・・
・・（２９ｉ）、 （２９ｊ）、 （２９ｋ） −・＝
（２９ｎ）を順に通過する毎に２クロック周期１期間
ずつ遅れていき、結果として、第３図の（３１ａ）、
（３１ｂ） −−（３１ｉ）、 （３１ｊ）、 （３１
ｋ）・・・・・・（３１ｎ）に示すような表示モードサ
ンプルタイミング入力か、各電極駆動回路（２９ａ）、
（２９ｂ）−−（２９ｉ）、 （２９Ｄ、 （２９ｋ
） ＝−−（２９ｎ）に入力される。
ック信号（７）のｌクロック目と同期して出力され、こ
れか各電極駆動回路（２９ａ）、 （２９ｂ）・・・・
・・（２９ｉ）、 （２９ｊ）、 （２９ｋ） −・＝
（２９ｎ）を順に通過する毎に２クロック周期１期間
ずつ遅れていき、結果として、第３図の（３１ａ）、
（３１ｂ） −−（３１ｉ）、 （３１ｊ）、 （３１
ｋ）・・・・・・（３１ｎ）に示すような表示モードサ
ンプルタイミング入力か、各電極駆動回路（２９ａ）、
（２９ｂ）−−（２９ｉ）、 （２９Ｄ、 （２９ｋ
） ＝−−（２９ｎ）に入力される。
制御信号発生回路（１）はハス（６）に、クロック（７
）に同期して交互に表示モード信号９表示データ信号を
出力する。
）に同期して交互に表示モード信号９表示データ信号を
出力する。
このとき、各電極駆動回路（２９ａ）、 （２９ｂ）・
・・・・（２９ｉ）、 （２９ｊ）、 （２９ｋ） −
−（２９ｎ）は、表示モートサンプルタイミング入力信
号（３１ａ）、 （３１ｂ） −−（３１ｉ）。
・・・・（２９ｉ）、 （２９ｊ）、 （２９ｋ） −
−（２９ｎ）は、表示モートサンプルタイミング入力信
号（３１ａ）、 （３１ｂ） −−（３１ｉ）。
（３１ｊ）、 （３１ｋ） ＝−−−・（３Ｉｎ）とク
ロック（７）とをＡＮＤをとって表示モート信号をラッ
チし、表示データサンプルタイミング入力信号（＋３ａ
）、 （＋３ｂ）・・・・・・（１３１）、 （１３ｊ
）、 （１３ｋ） −−（１３ｎ）とクロック（７）と
をＡＮＤをとって表示データ信号をラッチするので、バ
ス上の表示モード信号（３８ａ）、 （３８ｂ） −−
（３８ｉ）。
ロック（７）とをＡＮＤをとって表示モート信号をラッ
チし、表示データサンプルタイミング入力信号（＋３ａ
）、 （＋３ｂ）・・・・・・（１３１）、 （１３ｊ
）、 （１３ｋ） −−（１３ｎ）とクロック（７）と
をＡＮＤをとって表示データ信号をラッチするので、バ
ス上の表示モード信号（３８ａ）、 （３８ｂ） −−
（３８ｉ）。
（３８ｊ）、 （３８ｋ） ・・・・・−（３８ｎ）、
表示データ信号（６ａ）、 （６ｂ） −・−（６ｉ）
、 （６ｊ）、 （６ｋ）−・・・＝ （６ｎ）か、そ
れぞれ対応する電極駆動回路（２９ａ）、 （２９ｂ）
−・＝ （２９ｉ）、 （２９ｊ）、 （２９ｋ）・・
・・・・（２９０）にラッチされる。
表示データ信号（６ａ）、 （６ｂ） −・−（６ｉ）
、 （６ｊ）、 （６ｋ）−・・・＝ （６ｎ）か、そ
れぞれ対応する電極駆動回路（２９ａ）、 （２９ｂ）
−・＝ （２９ｉ）、 （２９ｊ）、 （２９ｋ）・・
・・・・（２９０）にラッチされる。
制御信号発生回路（１）よりバス（６）に出力される表
示モード信号として、行電極に接続される電極駆動回路
（２９ａ）、 （２９ｂ）・・・・・・（２９ｉ）に対
応するものは、すへて行電極駆動モードに対応するＨ信
号、列電極に接続される電極駆動回路（２９Ｄ、 （２
９ｋ）・・・・・・（２９ｎ）に対応するものは、すへ
て列電極モードに対応するし信号を出し、行電極出力の
うち適当な一出力のみをアクティブするように表示デー
タ信号（６ａ）、 （６ｂ）・・・・・・（６１）のう
ち１つだけをＨにプログラムすることにより、第１図の
回路は従来の第６図の回路と等価な動作を実行させるこ
とか可能である。
示モード信号として、行電極に接続される電極駆動回路
（２９ａ）、 （２９ｂ）・・・・・・（２９ｉ）に対
応するものは、すへて行電極駆動モードに対応するＨ信
号、列電極に接続される電極駆動回路（２９Ｄ、 （２
９ｋ）・・・・・・（２９ｎ）に対応するものは、すへ
て列電極モードに対応するし信号を出し、行電極出力の
うち適当な一出力のみをアクティブするように表示デー
タ信号（６ａ）、 （６ｂ）・・・・・・（６１）のう
ち１つだけをＨにプログラムすることにより、第１図の
回路は従来の第６図の回路と等価な動作を実行させるこ
とか可能である。
その土木実施例による液晶パネル駆動回路は、従来のも
のと異なり、制御信号発生回路（１１のプログラム変更
等の手段でバス（６）に乗せる表示モード信号の割り付
けを変更することにより各電極駆動回路（２９ａ）、
（２９ｂ） −−（２９ｉ）、 （２９ｊ）、 （２９
ｋ） −−（２９ｎ）を自由に行／列駆動回路として切
りかえることが出来る。
のと異なり、制御信号発生回路（１１のプログラム変更
等の手段でバス（６）に乗せる表示モード信号の割り付
けを変更することにより各電極駆動回路（２９ａ）、
（２９ｂ） −−（２９ｉ）、 （２９ｊ）、 （２９
ｋ） −−（２９ｎ）を自由に行／列駆動回路として切
りかえることが出来る。
例として第４図の如く、電極駆動回路（２９ａ）を列駆
動回路（２９ｂ）・・・・・・（２９ｉ）、 （２９Ｄ
を行駆動回路（２９ｋ）・・・・・・（２９ｎ）を列駆
動回路として用いる場合について説明する。
動回路（２９ｂ）・・・・・・（２９ｉ）、 （２９Ｄ
を行駆動回路（２９ｋ）・・・・・・（２９ｎ）を列駆
動回路として用いる場合について説明する。
この場合には、第５図に示すように、制御信号発生回路
（１）のプログラム変更等により、制御信号発生回路（
１）よりバス（６）に出力される表示モート信号として
、電極駆動回路（２９ａ）に対する表示モード信号を列
電極駆動モートに対応する “Ｌ°倍信号電極駆動回路
（２９ｂ）・・・・・・（２９ｉ）、 （２９ｊ）に対
する表示モード信号を行電極駆動モードに対応する。
（１）のプログラム変更等により、制御信号発生回路（
１）よりバス（６）に出力される表示モート信号として
、電極駆動回路（２９ａ）に対する表示モード信号を列
電極駆動モートに対応する “Ｌ°倍信号電極駆動回路
（２９ｂ）・・・・・・（２９ｉ）、 （２９ｊ）に対
する表示モード信号を行電極駆動モードに対応する。
Ｈ゛信号電極駆動回路（２９ｋ）・・・・・・（２９ｎ
）に対応′する表示モード信号を列電極駆動モードに対
応する °Ｌ°信号に設定すれば、第４図の行／列構成
に対応できる。
）に対応′する表示モード信号を列電極駆動モードに対
応する °Ｌ°信号に設定すれば、第４図の行／列構成
に対応できる。
上記の例は電極駆動回路において行駆動／列駆動するも
のを移動した例であるか、同じ手法により行駆動する回
路数、列駆動する回路数の割りあて数を変更することも
可能であることは自明である。
のを移動した例であるか、同じ手法により行駆動する回
路数、列駆動する回路数の割りあて数を変更することも
可能であることは自明である。
この行／列駆動回路の切りかえには、各電極駆動回路お
よび各駆動回路相互の配線の変更は−切必要としない。
よび各駆動回路相互の配線の変更は−切必要としない。
この点は特に、−度製造された後には一切回路配置、配
線の物理的な移動か不可能な集積回路上に液晶表示パネ
ル駆動回路を組みこむ場合、特に有用である。
線の物理的な移動か不可能な集積回路上に液晶表示パネ
ル駆動回路を組みこむ場合、特に有用である。
なお前記実施例では、バス信号線を１本、クロックを１
種類とした場合の例を示したか、ノくス信号数の複数化
、クロックの多相化等を行うことも可能である。
種類とした場合の例を示したか、ノくス信号数の複数化
、クロックの多相化等を行うことも可能である。
以上のように、本発明によれば、液晶表示パネルを駆動
する各行電極・列電極に接続されるすへての駆動回路に
対して、動作モート切換信号と表示データ信号とを時分
割多重化したバス信号を共通接続したことにより、その
構成を柔軟に変更可能な液晶表示パネル駆動回路が得ら
れる効果かある。
する各行電極・列電極に接続されるすへての駆動回路に
対して、動作モート切換信号と表示データ信号とを時分
割多重化したバス信号を共通接続したことにより、その
構成を柔軟に変更可能な液晶表示パネル駆動回路が得ら
れる効果かある。
第１図は本発明の一実施例による液晶表示ノくネル駆動
回路を示す回路図、第２図は第１図内の電極駆動回路の
構成図、第３図は第１図の回路における各信号の波形を
示す図、第４図は第１図による液晶表示パネル駆動回路
において行・列を駆動する電極駆動回路の配置を移動し
た例を示す図、第５図は第４図の回路における各信号の
波形を示す図、第６図は従来の液晶表示パネル駆動回路
を示す回路図、第７図は第６図における列電極駆動回路
の構成図、第８図は第６図における行電極駆動回路の構
成図、第９図は第６図の回路における列電極駆動関係の
各信号の波形を示す図、第１０図は第６図の回路におけ
る行電極駆動関係の各信号の波形を示す図である。 図において、（１）は制御信号発生回路、（２ａｌ （
２ｂ）・・・・・・（２１）は液晶表示パネルの行電極
、（３ａ）。 （３ｂ）、 （３ｃ）・・・・・・（３ｍ）は液晶表示
パネルの列電極、（４） 、 （４ａ）、 （４ｂ）−
−（４ｉ）は行電極駆動回路、（５）、（５ａ）、 （
５ｂ）・・・・・・（５ｍ）は列電極駆動回路、（６）
はバス信号、（７）はクロック信号、（８）は表示デー
タスタート信号、（９）は行走査クロック信号、α０）
は行走査スタート信号、αυ、 （Ｉｌａ）、 （ｌｌ
ｂ）−・−（Ｉｌｎ）は電極駆動回路のデータ入力、α
２ 、 （＋２ａ）、 （１２ｂ）−＝ −（＋２ｎ）
は電極駆動回路のクロック入力、（１３、（１３ａ）、
（１３ｂ）・・・・・・（１３ｎ）は電極駆動回路の
表示データサンプルタイミング入力、α４）、 （１４
ａ）、 （１４ｂ）−−（１４ｎ）は電極駆動回路の次
段へ送出する表示データサンプルタイミング出力、αＳ
、 （１５ａ）、 （＋５ｂ）−＝ ＝−（１５ｎ）は
電極駆動回路の行走査クロック人力、（１ｆ１９． （
＋６ａ）、 （１６ｂ）・・・・・・（１６ｎ）は電極
駆動回路の電極駆動出力、０７）。 （１７ａ）、 （１７ｂ）・・・・・・（１７ｉ）は行
電極駆動回路の行駆動タイミング入力、（１Ｂ 、 （
１８ａ）、 （１８ｂ）−−（１８ｉ）は行電極駆動回
路の次段へ送出する行駆動タイミング出力、α９） 、
（１９ａ）、 （１９ｂ）−−（１９ｉ）は行電極駆
動回路の行走査クロック入力、（至）、 （２０ａ）、
（２０ｂ）・・・・・・（２０ｉ）は行電極駆動回路
の行電極駆動出力、（２１）は表示データサンプルタイ
ミング信号出力を入力に対して遅延させる遅延回路、（
２２）はクロック信号入力と表示データサンプルタイミ
ング信号入力との論理積をとるＡＮＤ回路、（２３）は
ＡＮＤ回路の出力によってデータ入力をラッチするデー
タラッチ回路、（２４）はデータラッチ回路の出力を行
走査クロック入力でラッチする出力ラッチ回路、（２５
）は出力ランチ回路の出力を列駆動電圧に変換する電圧
回路、（２６）は行駆動タイミング出力を行駆動タイミ
ング入力に対して遅延させる遅延回路、（２７）は行駆
動タイミング入力を行走査クロック人力てラッチするラ
ッチ回路、（２８）ラッチ回路の出力を行駆動電圧に変
換する電圧変換回路、（２９）。 （２９ａ）、 （２９ｂ）−−（２９ｎ）は電極駆動回
路、（３０）は表示モートサンプルスタート信号、（３
１）、 （３１ａ）。 （３１ｂ）・・・・・・（３１ｎ）は電極駆動回路の表
示モートサンプルタイミング信号入力、（３２）、 （
３２ａ）、 （３２ｂ）・・・・・・（３２ｎ）は電極
駆動回路の次段へ送出する表示モートサンプルタイミン
グ信号出力、（３３）は表示モードサンプルタイミング
出力を表示モードサンプルタイミング入力に対して遅延
させる遅延回路、（３４）はクロック信号入力と表示モ
ートサンプルタイミング信号入力との論理積をとるＡＮ
Ｄ回路、（３５）はＡＮＤ回路の出力によりバス入力を
ランチするモードラッチ回路、（３６）はモー下ラッチ
回路の出力を行走査クロック入力でラッチするモード制
御信号保持回路、（３７）は出力ラッチ回路の出力を駆
動電圧に変換する電圧変換回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
回路を示す回路図、第２図は第１図内の電極駆動回路の
構成図、第３図は第１図の回路における各信号の波形を
示す図、第４図は第１図による液晶表示パネル駆動回路
において行・列を駆動する電極駆動回路の配置を移動し
た例を示す図、第５図は第４図の回路における各信号の
波形を示す図、第６図は従来の液晶表示パネル駆動回路
を示す回路図、第７図は第６図における列電極駆動回路
の構成図、第８図は第６図における行電極駆動回路の構
成図、第９図は第６図の回路における列電極駆動関係の
各信号の波形を示す図、第１０図は第６図の回路におけ
る行電極駆動関係の各信号の波形を示す図である。 図において、（１）は制御信号発生回路、（２ａｌ （
２ｂ）・・・・・・（２１）は液晶表示パネルの行電極
、（３ａ）。 （３ｂ）、 （３ｃ）・・・・・・（３ｍ）は液晶表示
パネルの列電極、（４） 、 （４ａ）、 （４ｂ）−
−（４ｉ）は行電極駆動回路、（５）、（５ａ）、 （
５ｂ）・・・・・・（５ｍ）は列電極駆動回路、（６）
はバス信号、（７）はクロック信号、（８）は表示デー
タスタート信号、（９）は行走査クロック信号、α０）
は行走査スタート信号、αυ、 （Ｉｌａ）、 （ｌｌ
ｂ）−・−（Ｉｌｎ）は電極駆動回路のデータ入力、α
２ 、 （＋２ａ）、 （１２ｂ）−＝ −（＋２ｎ）
は電極駆動回路のクロック入力、（１３、（１３ａ）、
（１３ｂ）・・・・・・（１３ｎ）は電極駆動回路の
表示データサンプルタイミング入力、α４）、 （１４
ａ）、 （１４ｂ）−−（１４ｎ）は電極駆動回路の次
段へ送出する表示データサンプルタイミング出力、αＳ
、 （１５ａ）、 （＋５ｂ）−＝ ＝−（１５ｎ）は
電極駆動回路の行走査クロック人力、（１ｆ１９． （
＋６ａ）、 （１６ｂ）・・・・・・（１６ｎ）は電極
駆動回路の電極駆動出力、０７）。 （１７ａ）、 （１７ｂ）・・・・・・（１７ｉ）は行
電極駆動回路の行駆動タイミング入力、（１Ｂ 、 （
１８ａ）、 （１８ｂ）−−（１８ｉ）は行電極駆動回
路の次段へ送出する行駆動タイミング出力、α９） 、
（１９ａ）、 （１９ｂ）−−（１９ｉ）は行電極駆
動回路の行走査クロック入力、（至）、 （２０ａ）、
（２０ｂ）・・・・・・（２０ｉ）は行電極駆動回路
の行電極駆動出力、（２１）は表示データサンプルタイ
ミング信号出力を入力に対して遅延させる遅延回路、（
２２）はクロック信号入力と表示データサンプルタイミ
ング信号入力との論理積をとるＡＮＤ回路、（２３）は
ＡＮＤ回路の出力によってデータ入力をラッチするデー
タラッチ回路、（２４）はデータラッチ回路の出力を行
走査クロック入力でラッチする出力ラッチ回路、（２５
）は出力ランチ回路の出力を列駆動電圧に変換する電圧
回路、（２６）は行駆動タイミング出力を行駆動タイミ
ング入力に対して遅延させる遅延回路、（２７）は行駆
動タイミング入力を行走査クロック人力てラッチするラ
ッチ回路、（２８）ラッチ回路の出力を行駆動電圧に変
換する電圧変換回路、（２９）。 （２９ａ）、 （２９ｂ）−−（２９ｎ）は電極駆動回
路、（３０）は表示モートサンプルスタート信号、（３
１）、 （３１ａ）。 （３１ｂ）・・・・・・（３１ｎ）は電極駆動回路の表
示モートサンプルタイミング信号入力、（３２）、 （
３２ａ）、 （３２ｂ）・・・・・・（３２ｎ）は電極
駆動回路の次段へ送出する表示モートサンプルタイミン
グ信号出力、（３３）は表示モードサンプルタイミング
出力を表示モードサンプルタイミング入力に対して遅延
させる遅延回路、（３４）はクロック信号入力と表示モ
ートサンプルタイミング信号入力との論理積をとるＡＮ
Ｄ回路、（３５）はＡＮＤ回路の出力によりバス入力を
ランチするモードラッチ回路、（３６）はモー下ラッチ
回路の出力を行走査クロック入力でラッチするモード制
御信号保持回路、（３７）は出力ラッチ回路の出力を駆
動電圧に変換する電圧変換回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 液晶パネルの行電極・列電極に接続される駆動回路すべ
てに対して、動作モード切換信号、表示データ信号を時
分割多重化したバス信号を、共通に接続したことを特徴
とする液晶表示パネル駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335363A JP2560915B2 (ja) | 1990-11-28 | 1990-11-28 | 液晶表示パネル駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335363A JP2560915B2 (ja) | 1990-11-28 | 1990-11-28 | 液晶表示パネル駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04198984A true JPH04198984A (ja) | 1992-07-20 |
| JP2560915B2 JP2560915B2 (ja) | 1996-12-04 |
Family
ID=18287694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2335363A Expired - Fee Related JP2560915B2 (ja) | 1990-11-28 | 1990-11-28 | 液晶表示パネル駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560915B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461746B1 (ko) * | 1996-04-23 | 2005-04-06 | 소니 가부시끼 가이샤 | 영상표시장치 |
| KR100549450B1 (ko) * | 2001-12-11 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 드라이버 회로를 시분할 다중송신 구동하는 표시장치 |
| JP2006058706A (ja) * | 2004-08-20 | 2006-03-02 | Oki Electric Ind Co Ltd | 液晶表示ドライバ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123881A (ja) * | 1988-11-02 | 1990-05-11 | Mitsubishi Electric Corp | 映像信号処理装置 |
| JPH02212886A (ja) * | 1989-02-14 | 1990-08-24 | Seiko Epson Corp | 液晶駆動回路 |
-
1990
- 1990-11-28 JP JP2335363A patent/JP2560915B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123881A (ja) * | 1988-11-02 | 1990-05-11 | Mitsubishi Electric Corp | 映像信号処理装置 |
| JPH02212886A (ja) * | 1989-02-14 | 1990-08-24 | Seiko Epson Corp | 液晶駆動回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461746B1 (ko) * | 1996-04-23 | 2005-04-06 | 소니 가부시끼 가이샤 | 영상표시장치 |
| KR100549450B1 (ko) * | 2001-12-11 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 드라이버 회로를 시분할 다중송신 구동하는 표시장치 |
| JP2006058706A (ja) * | 2004-08-20 | 2006-03-02 | Oki Electric Ind Co Ltd | 液晶表示ドライバ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2560915B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170158A (en) | Display apparatus | |
| JP4140755B2 (ja) | 液晶表示装置のデータ駆動装置及び方法 | |
| JP4146669B2 (ja) | 液晶表示装置のデータ駆動装置及び方法 | |
| US6201523B1 (en) | Flat panel display device | |
| US7116307B2 (en) | Level converter circuit, display device and portable terminal device | |
| KR100365035B1 (ko) | 반도체장치 및 표시장치모듈 | |
| US4499459A (en) | Drive circuit for display panel having display elements disposed in matrix form | |
| KR100611595B1 (ko) | 화소구동회로, 구동회로 일체형 화소집적장치 및 액정표시장치 | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| KR100248133B1 (ko) | 다계조 액정 디스플레이에 화상을 표시하기 위한 화상신호를 제어하는 화상신호 제어회로 및 그 제어방법 | |
| US20070216631A1 (en) | Image display device | |
| JPH01150197A (ja) | マトリクス型液晶表示装置の列電極駆動回路 | |
| JP2005331709A (ja) | 液晶表示駆動装置および液晶表示システム | |
| CN101640035A (zh) | 显示装置和驱动器 | |
| US6266041B1 (en) | Active matrix drive circuit | |
| CN114694607A (zh) | 信号电平转换电路、驱动电路、显示驱动器以及显示装置 | |
| JP2006072368A (ja) | マルチチャネルシフトレジスタ及びそれを備えるソースドライバ | |
| US5287095A (en) | Display device and its displaying method | |
| KR0127102B1 (ko) | 표시장치의 구동회로 | |
| JP2004085927A (ja) | 表示駆動回路及び表示装置 | |
| JPH04198984A (ja) | 液晶表示パネル駆動回路 | |
| JPH0230027B2 (ja) | ||
| JP2004341497A (ja) | 液晶ディスプレイ装置 | |
| US4538145A (en) | Data transfer control device | |
| JPH09163245A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |