JPH0419788Y2 - - Google Patents
Info
- Publication number
- JPH0419788Y2 JPH0419788Y2 JP1986069480U JP6948086U JPH0419788Y2 JP H0419788 Y2 JPH0419788 Y2 JP H0419788Y2 JP 1986069480 U JP1986069480 U JP 1986069480U JP 6948086 U JP6948086 U JP 6948086U JP H0419788 Y2 JPH0419788 Y2 JP H0419788Y2
- Authority
- JP
- Japan
- Prior art keywords
- feedthrough capacitor
- package
- ground plate
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
この考案は、それぞれ貫通コンデンサを含む複
数の回路を1個の部品として取扱えるようにした
多回路貫通コンデンサに関するものである。
数の回路を1個の部品として取扱えるようにした
多回路貫通コンデンサに関するものである。
[従来の技術]
従来から、何種類もの貫通コンデンサが提案さ
れているが、その中で、チツプ部品として取扱え
るようにしたものとして、第11図に示すような
貫通コンデンサチツプ1がある。
れているが、その中で、チツプ部品として取扱え
るようにしたものとして、第11図に示すような
貫通コンデンサチツプ1がある。
貫通コンデンサチツプ1は、たとえば、誘電体
セラミツクの積層体として構成される本体2を備
える。この本体2は、第12図に示されるような
内部電極3が縦方向に横切つて延びるセラミツク
層4と、第13図に示されるような内部電極5が
横方向に横切つて延びるセラミツク層6とが交互
に積層される部分を備えている。
セラミツクの積層体として構成される本体2を備
える。この本体2は、第12図に示されるような
内部電極3が縦方向に横切つて延びるセラミツク
層4と、第13図に示されるような内部電極5が
横方向に横切つて延びるセラミツク層6とが交互
に積層される部分を備えている。
本体2には、第11図に示すように、その両端
部に外部電極7が形成され、その両側部に外部電
極8が形成される。一方の外部電極7は、前述し
た内部電極3と本体2の両端面において電気的に
接続され、他方の外部電極8は、内部電極5と本
体2の両側面において電気的に接続される。これ
ら外部電極7,8は、第11図では図示されない
が、それぞれ、本体2の下面にまで延びて形成さ
れている。
部に外部電極7が形成され、その両側部に外部電
極8が形成される。一方の外部電極7は、前述し
た内部電極3と本体2の両端面において電気的に
接続され、他方の外部電極8は、内部電極5と本
体2の両側面において電気的に接続される。これ
ら外部電極7,8は、第11図では図示されない
が、それぞれ、本体2の下面にまで延びて形成さ
れている。
上述のような貫通コンデンサチツプ1は、たと
えばプリント回路基板に、1個ずつマウントし
て、はんだ付けを行なつていた。したがつて、貫
通コンデンサを多数必要とする回路では、多数の
貫通コンデンサチツプ1が必要となり、それに応
じて、上述したマウントやはんだ付けの工程数が
多くなり、結果として、コストの上昇を招く。
えばプリント回路基板に、1個ずつマウントし
て、はんだ付けを行なつていた。したがつて、貫
通コンデンサを多数必要とする回路では、多数の
貫通コンデンサチツプ1が必要となり、それに応
じて、上述したマウントやはんだ付けの工程数が
多くなり、結果として、コストの上昇を招く。
このような欠点を解消し得るものとして、第1
4図に示すような多回路貫通コンデンサチツプ1
1が提案されている。この多回路貫通コンデンサ
チツプ11も、誘電体セラミツクの積層体からな
る本体12を備えている。本体12には、第15
図に示すような帯状に延びる複数の内部電極13
〜16が縦方向に横切つて形成されたセラミツク
層17と、第16図に示すような1つの内部電極
18が横方向に横切つて形成されたセラミツク層
19とが交互に積層された部分が存在している。
4図に示すような多回路貫通コンデンサチツプ1
1が提案されている。この多回路貫通コンデンサ
チツプ11も、誘電体セラミツクの積層体からな
る本体12を備えている。本体12には、第15
図に示すような帯状に延びる複数の内部電極13
〜16が縦方向に横切つて形成されたセラミツク
層17と、第16図に示すような1つの内部電極
18が横方向に横切つて形成されたセラミツク層
19とが交互に積層された部分が存在している。
本体12の外表面には、外部電極20〜24
が、それぞれ対をなして形成される。そして、外
部電極20は内部電極13に、外部電極21は内
部電極14に、外部電極22は内部電極15に、
外部電極23は内部電極16に、および外部電極
24は内部電極18に、それぞれ電気的に接続さ
れる。なお、外部電極20〜24は、第14図で
は表われていないが、それぞれ、本体12の下面
にまで延びて形成される。
が、それぞれ対をなして形成される。そして、外
部電極20は内部電極13に、外部電極21は内
部電極14に、外部電極22は内部電極15に、
外部電極23は内部電極16に、および外部電極
24は内部電極18に、それぞれ電気的に接続さ
れる。なお、外部電極20〜24は、第14図で
は表われていないが、それぞれ、本体12の下面
にまで延びて形成される。
このような多回路貫通コンデンサチツプ11
は、内部電極13〜16のそれぞれと内部電極1
8との間で形成される4つの貫通コンデンサを含
む回路を形成する。
は、内部電極13〜16のそれぞれと内部電極1
8との間で形成される4つの貫通コンデンサを含
む回路を形成する。
したがつて、このような多回路貫通コンデンサ
チツプ11は、複数個の貫通コンデンサを備えて
いるにもかかわらず、1個の部品として取扱える
という利点がある。
チツプ11は、複数個の貫通コンデンサを備えて
いるにもかかわらず、1個の部品として取扱える
という利点がある。
[考案が解決しようとする問題点]
しかしながら、従来の多回路貫通コンデンサチ
ツプ11は、その本体12の中央部に位置する回
路ほど、アースラインに接続される内部電極18
にインダクタンスをより多く生じ、挿入損失が悪
くなるという欠点があつた。また、同様の理由か
ら、クロストークも比較的大きく発生するという
問題点もあつた。
ツプ11は、その本体12の中央部に位置する回
路ほど、アースラインに接続される内部電極18
にインダクタンスをより多く生じ、挿入損失が悪
くなるという欠点があつた。また、同様の理由か
ら、クロストークも比較的大きく発生するという
問題点もあつた。
さらに、第14図の多回路貫通コンデンサチツ
プ11は、本体12が露出した状態であるので、
湿度等の周囲の影響を受けやすく、信頼性に劣る
という欠点があつた。
プ11は、本体12が露出した状態であるので、
湿度等の周囲の影響を受けやすく、信頼性に劣る
という欠点があつた。
また、貫通コンデンサを必要とする回路の数や
各回路の条件が変わるごとに、別の設計の貫通コ
ンデンサチツプを用意しなければならない。この
ため、要望が多様な場合には、製造コスト上、極
めて不利である。
各回路の条件が変わるごとに、別の設計の貫通コ
ンデンサチツプを用意しなければならない。この
ため、要望が多様な場合には、製造コスト上、極
めて不利である。
そこで、この考案は、1個の部品として取扱え
る利点を維持したまま、挿入損失やクロストーク
に関して優れた特性を得ることができるととも
に、湿度等の周囲の影響を受けにくく、また、設
計変更を容易にできる、多回路貫通コンデンサを
提供しようとするものである。
る利点を維持したまま、挿入損失やクロストーク
に関して優れた特性を得ることができるととも
に、湿度等の周囲の影響を受けにくく、また、設
計変更を容易にできる、多回路貫通コンデンサを
提供しようとするものである。
[問題点を解決するための手段]
上述の問題点を解決するため、この考案に係る
多回路貫通コンデンサは、次のように構成され
る。
多回路貫通コンデンサは、次のように構成され
る。
すなわち、複数個の貫通コンデンサチツプが、
1個のパツケージ内に収納されるとともに、パツ
ケージ内に組込まれた導電部材からなる1個のア
ース板に各々の一方外部電極が共通に接続された
状態で保持され、かつ、アース板の下端縁はパツ
ケージの底面から露出し、他方、貫通コンデンサ
チツプの各他方外部電極はパツケージの外部に設
けられた端子にそれぞれ接続される。
1個のパツケージ内に収納されるとともに、パツ
ケージ内に組込まれた導電部材からなる1個のア
ース板に各々の一方外部電極が共通に接続された
状態で保持され、かつ、アース板の下端縁はパツ
ケージの底面から露出し、他方、貫通コンデンサ
チツプの各他方外部電極はパツケージの外部に設
けられた端子にそれぞれ接続される。
[考案の作用効果]
この考案では、個々の貫通コンデンサチツプの
アース側の外部電極が、アース板に直接接続さ
れ、このアース板を介してアースラインに接続さ
れる。したがつて、インダクタクスが生じにく
く、すべての貫通コンデンサチツプの挿入損失特
性が優れ、また、クロストークの発生も防止され
る。
アース側の外部電極が、アース板に直接接続さ
れ、このアース板を介してアースラインに接続さ
れる。したがつて、インダクタクスが生じにく
く、すべての貫通コンデンサチツプの挿入損失特
性が優れ、また、クロストークの発生も防止され
る。
また、貫通コンデンサチツプがパツケージ内に
収納されるので、湿度等の周囲の影響を受けにく
くなり、信頼性の高いものとなる。
収納されるので、湿度等の周囲の影響を受けにく
くなり、信頼性の高いものとなる。
また、このような1個のパツケージ内には、複
数個の貫通コンデンサチツプが収納されて、多回
路を形成しているので、個々の回路に対して、第
11図に示したような貫通コンデンサチツプ1を
個々に実装する場合に比べて、高密度実装ができ
る。また、プリント回路基板へのマウントやはん
だ付けに際して、この考案による多回路貫通コン
デンサは、1個の部品として取扱うことができる
ので、実装の能率が向上し、コストの低下を望む
ことができる。
数個の貫通コンデンサチツプが収納されて、多回
路を形成しているので、個々の回路に対して、第
11図に示したような貫通コンデンサチツプ1を
個々に実装する場合に比べて、高密度実装ができ
る。また、プリント回路基板へのマウントやはん
だ付けに際して、この考案による多回路貫通コン
デンサは、1個の部品として取扱うことができる
ので、実装の能率が向上し、コストの低下を望む
ことができる。
また、パツケージ内では、チツプ状態の貫通コ
ンデンサである貫通コンデンサチツプを用いてい
るので、このような貫通コンデンサチツプ自身の
もつ寸法の小ささから、パツケージも小型化する
ことができる。
ンデンサである貫通コンデンサチツプを用いてい
るので、このような貫通コンデンサチツプ自身の
もつ寸法の小ささから、パツケージも小型化する
ことができる。
また、貫通コンデンサを必要とする回路の数や
各回路の条件が変わつても、パツケージ内に収納
される貫通コンデンサチツプの数や種類を変える
だけで、容易にそのような変更に対応することが
できる。たとえば、互いに異なる静電容量をもつ
貫通コンデンサチツプを、任意の順序でアース板
に組込み、これをパツケージ内に収納することが
できる。
各回路の条件が変わつても、パツケージ内に収納
される貫通コンデンサチツプの数や種類を変える
だけで、容易にそのような変更に対応することが
できる。たとえば、互いに異なる静電容量をもつ
貫通コンデンサチツプを、任意の順序でアース板
に組込み、これをパツケージ内に収納することが
できる。
[実施例]
第1図ないし第3図は、この考案の第1の実施
例を示している。この実施例は、第3図に示すよ
うな等価回路を有しており、第1図のように分解
され、第2図のように組立てられる。
例を示している。この実施例は、第3図に示すよ
うな等価回路を有しており、第1図のように分解
され、第2図のように組立てられる。
第2図に示すように、多回路貫通コンデンサ3
1は、パツケージ32を備え、そこから複数の端
子34が引出されている。これら端子34は、ホ
ツト側の端子となるものである。また、パツケー
ジ32の底面からは、たとえば金属板のような導
電部材からなる1個のアース板39が露出し、さ
らに下方に突出している。このアース板39は、
そのままアース側の端子となるものである。
1は、パツケージ32を備え、そこから複数の端
子34が引出されている。これら端子34は、ホ
ツト側の端子となるものである。また、パツケー
ジ32の底面からは、たとえば金属板のような導
電部材からなる1個のアース板39が露出し、さ
らに下方に突出している。このアース板39は、
そのままアース側の端子となるものである。
パツケージ32は、第1図に示すように、キヤ
ツプ35と基板36とから構成され、基板36
は、基板半部36aと36bとに分割される。こ
れらキヤツプ35および基板36は、たとえば、
樹脂またはセラミツクからなる。
ツプ35と基板36とから構成され、基板36
は、基板半部36aと36bとに分割される。こ
れらキヤツプ35および基板36は、たとえば、
樹脂またはセラミツクからなる。
キヤツプ35は、第1図に一部破断された部分
に現れているように、その下面に凹部を形成して
いる。また、キヤツプ35の両側部には、好まし
くは、前述した端子34の水平部分を受入れるた
めの切欠37が形成されている。また、キヤツプ
35の上面壁には、前述したアース板39の上端
縁を受入れるためのスリツト38が形成されてい
る。
に現れているように、その下面に凹部を形成して
いる。また、キヤツプ35の両側部には、好まし
くは、前述した端子34の水平部分を受入れるた
めの切欠37が形成されている。また、キヤツプ
35の上面壁には、前述したアース板39の上端
縁を受入れるためのスリツト38が形成されてい
る。
アース板39は、たとえば6個の貫通コンデン
サチツプ1を個々に受入れるために、穴で構成さ
れた保持部40を備えている。貫通コンデンサチ
ツプ1は、前述した第11図に示したものと同様
である。貫通コンデンサチツプ1のそれぞれは、
保持部40に受入れられた状態で、たとえばはん
だ付けにより、その一方の外部電極8がアース板
39に共通に接続される。また、このような電気
的な接続により、各貫通コンデンサチツプ1は、
アース板39に対して、機械的にも保持された状
態となる。貫通コンデンサチツプ1の他方の外部
電極7は、たとえばはんだ付けにより、それぞれ
対応のホツト側の端子34に接続される。
サチツプ1を個々に受入れるために、穴で構成さ
れた保持部40を備えている。貫通コンデンサチ
ツプ1は、前述した第11図に示したものと同様
である。貫通コンデンサチツプ1のそれぞれは、
保持部40に受入れられた状態で、たとえばはん
だ付けにより、その一方の外部電極8がアース板
39に共通に接続される。また、このような電気
的な接続により、各貫通コンデンサチツプ1は、
アース板39に対して、機械的にも保持された状
態となる。貫通コンデンサチツプ1の他方の外部
電極7は、たとえばはんだ付けにより、それぞれ
対応のホツト側の端子34に接続される。
第1図に分解して示した各要素を組立てるに当
たり、基板36を構成する基板半部36a,36
bを、それぞれ、端子34の水平部分の下面に接
触するようにするとともに、これら基板半部36
aおよび36bによつて、アース板39を挟むよ
うに配置する。そして、キヤツプ35を、上方か
ら、基板36上に置き、各切欠37内に端子34
の各水平部分を受入れるようにするとともに、ア
ース板39の上端縁をスリツト38内に挿入する
ように位置決めする。そして、キヤツプ35が、
たとえば接着等により、基板36に接合されたと
き、第2図に示すような多回路貫通コンデンサ3
1が得られる。
たり、基板36を構成する基板半部36a,36
bを、それぞれ、端子34の水平部分の下面に接
触するようにするとともに、これら基板半部36
aおよび36bによつて、アース板39を挟むよ
うに配置する。そして、キヤツプ35を、上方か
ら、基板36上に置き、各切欠37内に端子34
の各水平部分を受入れるようにするとともに、ア
ース板39の上端縁をスリツト38内に挿入する
ように位置決めする。そして、キヤツプ35が、
たとえば接着等により、基板36に接合されたと
き、第2図に示すような多回路貫通コンデンサ3
1が得られる。
このような多回路貫通コンデンサ31は、第3
図に示すような等価回路を有するものとなる。第
3図において第1図および第2図に示した機械的
構造との対応関係を明らかにするため、第1図お
よび第2図に示した各要素に用いられた参照番号
を対応の要素に付しておく。
図に示すような等価回路を有するものとなる。第
3図において第1図および第2図に示した機械的
構造との対応関係を明らかにするため、第1図お
よび第2図に示した各要素に用いられた参照番号
を対応の要素に付しておく。
第4図および第5図は、この考案の第2の実施
例を示している。これら第4図および第5図は、
前述した第1図および第2図にそれぞれ対応して
いる。
例を示している。これら第4図および第5図は、
前述した第1図および第2図にそれぞれ対応して
いる。
この図示の実施例は、前述した第1の実施例に
比べて、アース側の端子に関連する構成が異なつ
ている。すなわち、第5図に示すように、完成品
となつた多回路貫通コンデンサ31aからわかる
ように、アース板とは別にアース側の端子板33
を備えている。
比べて、アース側の端子に関連する構成が異なつ
ている。すなわち、第5図に示すように、完成品
となつた多回路貫通コンデンサ31aからわかる
ように、アース板とは別にアース側の端子板33
を備えている。
上述の端子板33は、金属板からなるもので、
基板36の下面に沿つて設けられる。端子板33
の全体的な形状は、第4図によく示されており、
その両端部には、立上がり部41が形成されてい
る。これら立上がり部41は、基板36の両端面
に接触するものである。
基板36の下面に沿つて設けられる。端子板33
の全体的な形状は、第4図によく示されており、
その両端部には、立上がり部41が形成されてい
る。これら立上がり部41は、基板36の両端面
に接触するものである。
この第2の実施例では、アース板39aの上下
方向の寸法が前述した第1の実施例におけるアー
ス板39より短くされている。これは、端子板3
3が基板36の下面に沿つて設けられるためであ
り、第5図に示すような組立てられたときには、
アース板39aの下端縁は、パツケージ32の底
面から露出してさえいれば十分であり、ここから
突出する必要はない。組立て状態とされたときに
は、端子板33は、アース板39aと、たとえば
はんだ等により、電気的に接続されかつ機械的に
も固定される。
方向の寸法が前述した第1の実施例におけるアー
ス板39より短くされている。これは、端子板3
3が基板36の下面に沿つて設けられるためであ
り、第5図に示すような組立てられたときには、
アース板39aの下端縁は、パツケージ32の底
面から露出してさえいれば十分であり、ここから
突出する必要はない。組立て状態とされたときに
は、端子板33は、アース板39aと、たとえば
はんだ等により、電気的に接続されかつ機械的に
も固定される。
第2の実施例のその他の構成は、第1の実施例
と実質的に同様であるので、相当の部分には同様
の参照番号を付し、それらの説明を省略する。
と実質的に同様であるので、相当の部分には同様
の参照番号を付し、それらの説明を省略する。
以上述べた第1および第2の実施例において、
多回路貫通コンデンサ31または31aが実装さ
れたとき、各貫通コンデンサチツプ1の2つの外
部電極7にそれぞれ接続される端子34の一方が
入力側となり、他方が出力側となるように用いら
れる。したがつて、これら実施例におけるアース
板39または39aは、入力側と出力側とを遮る
ように位置するため、シールド作用を果たすこと
もできる。
多回路貫通コンデンサ31または31aが実装さ
れたとき、各貫通コンデンサチツプ1の2つの外
部電極7にそれぞれ接続される端子34の一方が
入力側となり、他方が出力側となるように用いら
れる。したがつて、これら実施例におけるアース
板39または39aは、入力側と出力側とを遮る
ように位置するため、シールド作用を果たすこと
もできる。
第6図は、アース板の変形例を説明するための
図である。この変形例は前述した第1および第2
の実施例のいずれにも適用できるものであるが、
説明の便宜上、第1の実施例で適用される寸法で
表わされている。
図である。この変形例は前述した第1および第2
の実施例のいずれにも適用できるものであるが、
説明の便宜上、第1の実施例で適用される寸法で
表わされている。
第6図に示したアース板39bは、貫通コンデ
ンサチツプ1を保持するための保持部40aが、
上方に開いた切欠によつて形成されている。この
ような保持部40aによつても、貫通コンデンサ
チツプ1を位置決めかつ保持する機能は、前述し
た穴で構成した保持部40と変わりはない。それ
にも増して、このような切欠からなる保持部40
aによれば、貫通コンデンサチツプ1の保持部4
0aへの装着がより簡単となる。なぜなら、貫通
コンデンサチツプ1を、保持部40aの上方から
単に挿入するだけでよいからである。
ンサチツプ1を保持するための保持部40aが、
上方に開いた切欠によつて形成されている。この
ような保持部40aによつても、貫通コンデンサ
チツプ1を位置決めかつ保持する機能は、前述し
た穴で構成した保持部40と変わりはない。それ
にも増して、このような切欠からなる保持部40
aによれば、貫通コンデンサチツプ1の保持部4
0aへの装着がより簡単となる。なぜなら、貫通
コンデンサチツプ1を、保持部40aの上方から
単に挿入するだけでよいからである。
なお、第6図に示したアース板39bの右端に
想像線で示すような形状で、保持部40bを形成
してもよい。すなわち、この保持部40bは、下
方に開いた切欠をもつて形成される。
想像線で示すような形状で、保持部40bを形成
してもよい。すなわち、この保持部40bは、下
方に開いた切欠をもつて形成される。
さらに、図示しないが、アース板には、貫通コ
ンデンサチツプ1を特定の位置に積極的に位置決
めするための保持部を特別に形成しなくてもよ
い。すなわち、穴や切欠をもつて敢えて保持部を
形成することなく、アース板の上端縁に沿つて、
貫通コンデンサチツプ1をはんだ付けなどにより
直接取付けることも可能である。
ンデンサチツプ1を特定の位置に積極的に位置決
めするための保持部を特別に形成しなくてもよ
い。すなわち、穴や切欠をもつて敢えて保持部を
形成することなく、アース板の上端縁に沿つて、
貫通コンデンサチツプ1をはんだ付けなどにより
直接取付けることも可能である。
第7図ないし第10図には、それぞれ、パツケ
ージから引出される端子の変形例が示されてい
る。これらの変形例は前述した第1および第2の
実施例のいずれにも適用されるものであるが、説
明の便宜上、第1の実施例で用いた参照番号を対
応の部分に用いることにより、特徴的な構成につ
いてのみ説明する。
ージから引出される端子の変形例が示されてい
る。これらの変形例は前述した第1および第2の
実施例のいずれにも適用されるものであるが、説
明の便宜上、第1の実施例で用いた参照番号を対
応の部分に用いることにより、特徴的な構成につ
いてのみ説明する。
第7図に示す端子34aは、パツケージ32か
ら引出された後、パツケージ32から離れる方向
に延びる端部を形成している。この端子34aの
端部は、パツケージ32の下面と平行に延びる面
を形成する。なお、アース板39の下端縁は、端
子34aの端部下面と同一平面となるように設定
されることが望ましい。
ら引出された後、パツケージ32から離れる方向
に延びる端部を形成している。この端子34aの
端部は、パツケージ32の下面と平行に延びる面
を形成する。なお、アース板39の下端縁は、端
子34aの端部下面と同一平面となるように設定
されることが望ましい。
第8図に示した端子34bは、ほぼ一様な幅を
もつて、パツケージ32から引出され、下方へ延
びている。この例においても、アース板39の下
端縁は、端子34bの端部と同一平面となるよう
に設定されることが望ましい。
もつて、パツケージ32から引出され、下方へ延
びている。この例においても、アース板39の下
端縁は、端子34bの端部と同一平面となるよう
に設定されることが望ましい。
第9図に示した端子34cは、パツケージ32
から引出された後、パツケージ32の下面に接近
するように湾曲される。アース板39の下端縁
は、端子34cの端部下面と同一平面となるよう
に設定されることが望ましい。
から引出された後、パツケージ32の下面に接近
するように湾曲される。アース板39の下端縁
は、端子34cの端部下面と同一平面となるよう
に設定されることが望ましい。
なお、第7図ないし第9図において、第2の実
施例で用いたアース側の端子板33が想像線で示
されている。これは、第2の実施例と組合わされ
た場合に、このような端子板33を備えることを
意味している。この場合には、もちろん、アース
板39の下端縁は、パツケージ32の底面から突
出しないように選ばれる。
施例で用いたアース側の端子板33が想像線で示
されている。これは、第2の実施例と組合わされ
た場合に、このような端子板33を備えることを
意味している。この場合には、もちろん、アース
板39の下端縁は、パツケージ32の底面から突
出しないように選ばれる。
第10図に示した端子34dは、たとえば印刷
により形成された金属膜で構成される。したがつ
て、この端子34dは、図示しないが、基板36
の上面にまで延びて、貫通コンデンサチツプ1の
外部電極7に接続される。なお、第10図に示し
た端子34dを第2実施例に適用する場合、想像
線で示すように、アース側の端子板33に相当す
るアース側の端子33bも、印刷等により形成さ
れた金属膜で構成するのが好ましい。このアース
側の端子33bは、アース板39との接続を確実
にするため、基板36を構成する基板半部36
a,36bの側面にまで延びて形成されるのが好
ましい。
により形成された金属膜で構成される。したがつ
て、この端子34dは、図示しないが、基板36
の上面にまで延びて、貫通コンデンサチツプ1の
外部電極7に接続される。なお、第10図に示し
た端子34dを第2実施例に適用する場合、想像
線で示すように、アース側の端子板33に相当す
るアース側の端子33bも、印刷等により形成さ
れた金属膜で構成するのが好ましい。このアース
側の端子33bは、アース板39との接続を確実
にするため、基板36を構成する基板半部36
a,36bの側面にまで延びて形成されるのが好
ましい。
以上、この考案をいくつかの実施例に関連して
説明したが、この考案に係る多回路貫通コンデン
サに含まれる貫通コンデンサチツプの数は任意で
あり、したがつて、ホツト側の端子の数もそれに
応じて変更されることができる。
説明したが、この考案に係る多回路貫通コンデン
サに含まれる貫通コンデンサチツプの数は任意で
あり、したがつて、ホツト側の端子の数もそれに
応じて変更されることができる。
また、図示の実施例では、基板36を、互いに
分離した基板半部36aおよび36bによつて構
成したが、1個の板状部材によつて構成してもよ
い。この場合にはアース板を基板の下面すなわち
パツケージの底面から露出させるために、基板に
スリツトを形成しておけばよい。
分離した基板半部36aおよび36bによつて構
成したが、1個の板状部材によつて構成してもよ
い。この場合にはアース板を基板の下面すなわち
パツケージの底面から露出させるために、基板に
スリツトを形成しておけばよい。
第1図は、この考案の第1の実施例の分解斜視
図であり、第2図は、同じく組立後の状態を示す
斜視図であり、第3図は、同じく等価回路を示す
図である。第4図は、この考案の第2の実施例を
示す分解斜視図であり、第5図は、同じく組立後
の状態を示す斜視図である。第6図は、アース板
の変形例を説明するための図である。第7図、第
8図、第9図および第10図は、それぞれ、端子
の形状の変形例を示す、多回路貫通コンデンサの
斜視図である。第11図ないし第13図は、従来
の貫通コンデンサチツプ1の構成を説明するため
の図である。第14図ないし第16図は、従来の
多回路貫通コンデンサチツプ11の構成を説明す
るための図である。 図において、1は貫通コンデンサチツプ、7,
8は外部電極、31,31aは多回路貫通コンデ
ンサ、32はパツケージ、34,34a,34
b,34c,34dは端子、39,39a,39
bはアース板、40,40a,40bは保持部で
ある。
図であり、第2図は、同じく組立後の状態を示す
斜視図であり、第3図は、同じく等価回路を示す
図である。第4図は、この考案の第2の実施例を
示す分解斜視図であり、第5図は、同じく組立後
の状態を示す斜視図である。第6図は、アース板
の変形例を説明するための図である。第7図、第
8図、第9図および第10図は、それぞれ、端子
の形状の変形例を示す、多回路貫通コンデンサの
斜視図である。第11図ないし第13図は、従来
の貫通コンデンサチツプ1の構成を説明するため
の図である。第14図ないし第16図は、従来の
多回路貫通コンデンサチツプ11の構成を説明す
るための図である。 図において、1は貫通コンデンサチツプ、7,
8は外部電極、31,31aは多回路貫通コンデ
ンサ、32はパツケージ、34,34a,34
b,34c,34dは端子、39,39a,39
bはアース板、40,40a,40bは保持部で
ある。
Claims (1)
- 複数個の貫通コンデンサチツプが、1個のパツ
ケージ内に収納されるとともに、パツケージ内に
組込まれた導電部材からなる1個のアース板に
各々の一方外部電極が共通に接続された状態で保
持され、かつ、アース板の下端縁はパツケージの
底面から露出し、他方、貫通コンデンサチツプの
各他方外部電極はパツケージの外部に設けられた
端子にそれぞれ接続された、多回路貫通コンデン
サ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986069480U JPH0419788Y2 (ja) | 1986-05-08 | 1986-05-08 | |
US07/047,023 US4739440A (en) | 1986-05-08 | 1987-05-06 | Packaging construction of a plurality of feedthrough capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986069480U JPH0419788Y2 (ja) | 1986-05-08 | 1986-05-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62180930U JPS62180930U (ja) | 1987-11-17 |
JPH0419788Y2 true JPH0419788Y2 (ja) | 1992-05-06 |
Family
ID=13403899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986069480U Expired JPH0419788Y2 (ja) | 1986-05-08 | 1986-05-08 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4739440A (ja) |
JP (1) | JPH0419788Y2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5023578A (en) * | 1987-08-11 | 1991-06-11 | Murata Manufacturing Co., Ltd. | Filter array having a plurality of capacitance elements |
US5130881A (en) * | 1988-01-11 | 1992-07-14 | The United States Of Americas As Represented By The Secretary Of The Air Force | IC socket having overvoltage protection |
US5103289A (en) * | 1990-02-06 | 1992-04-07 | Square D Company | Dual sip package structures |
JP6962305B2 (ja) * | 2018-10-16 | 2021-11-05 | 株式会社村田製作所 | 積層セラミック電子部品 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3602846A (en) * | 1969-07-14 | 1971-08-31 | Pulse Eng Inc | Delay line |
FR2076686A5 (ja) * | 1970-01-23 | 1971-10-15 | Sovcor Electronique | |
US4139726A (en) * | 1978-01-16 | 1979-02-13 | Allen-Bradley Company | Packaged microcircuit and method for assembly thereof |
US4356529A (en) * | 1981-01-21 | 1982-10-26 | Sprague Electric Company | Terminated monolithic ceramic chip capacitor |
-
1986
- 1986-05-08 JP JP1986069480U patent/JPH0419788Y2/ja not_active Expired
-
1987
- 1987-05-06 US US07/047,023 patent/US4739440A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62180930U (ja) | 1987-11-17 |
US4739440A (en) | 1988-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4734818A (en) | Decoupling capacitor for surface mounted leadless chip carriers, surface mounted leaded chip carriers and Pin Grid Array packages | |
US4706162A (en) | Multilayer capacitor elements | |
GB2193038A (en) | Decoupling capacitor for pin grid array package | |
GB2202375A (en) | Decoupling capacltor for integrated circuits | |
JPH06151014A (ja) | ノイズフィルタ付きコネクタ | |
US4594641A (en) | Decoupling capacitor and method of formation thereof | |
JPH0419788Y2 (ja) | ||
US4630170A (en) | Decoupling capacitor and method of manufacture thereof | |
JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
US4622619A (en) | Decoupling capacitor and method of manufacture thereof | |
JPH04159704A (ja) | 電気二重層コンデンサ | |
JPH0419780Y2 (ja) | ||
JPH0224264Y2 (ja) | ||
JPS6025127Y2 (ja) | ストリツプ線路フイルタのパツケ−ジ構造 | |
JPS5911446Y2 (ja) | 複合貫通形lc部品 | |
US6707681B2 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
JPS6025872Y2 (ja) | 多連インダクタンス素子 | |
GB2149970A (en) | Decoupling capacitor and method of manufacture thereof | |
JPH0224263Y2 (ja) | ||
JPH10340825A (ja) | 3端子電子部品アレイ | |
JPH0440267Y2 (ja) | ||
KR200210469Y1 (ko) | 인쇄회로기판의 표면실장용 리드단자 | |
JPS61113223A (ja) | リ−ドレス型電解コンデンサ | |
JPS5844621Y2 (ja) | 時計用icパツケ−ジと回路素子の結合構造 |