JPH04196559A - Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法 - Google Patents

Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法

Info

Publication number
JPH04196559A
JPH04196559A JP2332867A JP33286790A JPH04196559A JP H04196559 A JPH04196559 A JP H04196559A JP 2332867 A JP2332867 A JP 2332867A JP 33286790 A JP33286790 A JP 33286790A JP H04196559 A JPH04196559 A JP H04196559A
Authority
JP
Japan
Prior art keywords
single crystal
thickness
thin film
vapor phase
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2332867A
Other languages
English (en)
Other versions
JPH0834198B2 (ja
Inventor
Yutaka Ota
豊 太田
Masayasu Katayama
正健 片山
Takao Abe
孝夫 阿部
Yasuaki Nakazato
中里　泰章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2332867A priority Critical patent/JPH0834198B2/ja
Priority to EP91310868A priority patent/EP0488642B1/en
Priority to DE69124582T priority patent/DE69124582T2/de
Priority to US07/799,182 priority patent/US5223080A/en
Publication of JPH04196559A publication Critical patent/JPH04196559A/ja
Publication of JPH0834198B2 publication Critical patent/JPH0834198B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0683—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＳＯＩ基板における単結晶薄膜層の膜厚制
御方法に関し、さらに詳しくは、誘電体基板上に接合さ
れた単結晶シリコン層の薄膜化形成のための膜厚制御方
法に係るものである。
〔従来の技術〕
従来、この種の誘電体基板上に接合された単結晶シリコ
ン層の薄膜化形成のためには、一般に次のような各手段
が提案されている。
すなわち、誘電体基板上に単結晶シリコン薄膜層を形成
させる方法の第１の手段としては、例えば、単結晶サフ
ァイア基板上に単結晶シリコン層をエピタキシャル成長
させる技術、すなわち、いわゆるＳ　ＯＳ　（Ｓｉｌｉ
ｃｏｎ　ｏｎ　５ａｐｐｈｉｒｅ）法がよく知られてい
る。
しかし、このＳＯ８法においては、サファイアと気相成
長されるシリコン単結晶との間に格子定数の不整合があ
ることから、シリコン気相成長中にあって、多数の結晶
欠陥が発生し易（実用性に乏しい。
また、第２の手段として、シリコン基板の表面に熱酸化
膜を形成させ、かつ当該熱酸化膜上に多結晶状、もしく
はアモルファス状のシリコン膜を被着させた後に、当該
熱酸化膜に対して電子線。
あるいはレーザー光線などのエネルギービームを線状に
照射させ、かつ当該照射方向を順次直角方向にスキャニ
ング移動させて、核シリコン層を融解・固化させること
で、当該シリコン膜を基板表面の全体に亘って単結晶薄
膜とする技術があり、当該技術の内容は、例えば、特公
昭６２−３４７１６号公報に開示されている。　　゛ そして、この公知技術においては、単結晶シリコン基板
の端部に単結晶突部を露出させておき、この突部を核に
して多結晶膜の単結晶化を図るというものであるが、こ
の場合には、溶融シリコンと酸化膜との相互作用によっ
て、部分的な単結晶化こそ可能ではあるが、未だ実用に
耐える単結晶シリコン薄膜層を得難いのが実情である。
さらに、第３の手段として、イオンインプラ装置を用い
、シリコン基板に酸素イオンを打ち込んだ後、これをア
ニール処理することにより、当該シリコン基板での特定
深さの部分に対して酸化膜層を形成させる技術について
も、いわゆる、ＳＩＭ　Ｏ，Ｘ　（Ｓｅｐａｒａｔｉｏ
ｎ　ｂｙ　Ｉｍｐｌａｎｔａｔｉｏｎ　Ｏｘｙｇｅｎ）
法としてよく知られている。
しかし、この技術の場合にあっても、イオン打ち込みに
よって発生した結晶欠陥が回復せず、こ＼でもまた、現
状では、未だ側底実用に耐え得ないものであった。
そこで、近年に至って、いわゆる、接合ＳＯＩ（Ｓｉｌ
ｉｃｏｎ　ｏｎ、Ｉｎ５ｕｌａｔｏｒ）構造のウェーハ
が、特に注目されている。
この接合ＳＯＩＯ造のウェーハは、２枚の単結晶シリコ
ンウェーハを用い、その少なくとも一方を酸化処理する
ことで、当該酸化処理したウェーハの表面に酸化膜を形
成しておき、まず、これらの各単結晶シリコンウェーハ
のそれぞれを、少なくとも一方に形成されている酸化膜
が中間層になるようにして重ね合わせた後、両者を所定
温度に加熱して接合させ、ついで、上層側のウェーハを
研磨加工することにより薄層化させて構成したものであ
る（以下、一方の接合後に薄層化する側のウェーハをボ
ンドウェーハとも呼び、他方のウェーハをベースウェー
ハとも呼ぶ）。
なおまた、今一つの形態の接合ＳＯＩＯ造による単結晶
シリコンウェー八としては、ベースウェーハに鏡面仕上
げした石英ガラス基板を用い、ボンドウェーハに熱酸化
膜を施さない単結晶基板を用いたものなどがある。
〔発明が解決しようとする課題〕
しかして、前記のように構成される従来の接合ＳＯＩＯ
造の単結晶シリコンウェーへの場合にあっては、その薄
膜化された単結晶シリコン層に対して、周知の半導体集
積回路素子の製造技術によって、各種の微小デバイスが
形成されるのであるが、最近では、当該形成されるデバ
イスの寸法が益々微細化かつ高密度化される傾向にあり
、併せて、特殊な用途２例えば、デイスプレーの駆動回
路などに用いる単結晶シリコンウェーハでは、誘電体基
板上での単結晶シリコン層が全面に亘ってサブミクロン
レベルの高精度に形成されていること、つまり換言する
と、薄膜層の厚さのバラツキが、例えば、平均膜厚に対
して±１０％以内の高精度に制御形成されていることな
どの要求もある。
すなわち、これは、当該薄膜化される単結晶シリコン層
での薄膜層厚のバラツキが、とりもなおさず同層内に形
成される各素子の電気的特性にバラツキをもたらすとい
う重大な影響があるからである。
しかしながら、従来の薄膜化形成技術においては、通常
の場合、平面研削加工、あるいは、鏡面研磨加工技術を
用いて、単結晶シリコン層を薄膜化加工するようにして
おり、かつこの薄膜化加工の際に、基準面となるのは、
ベースウェーハ、つまり、シリコン基板、または石英ガ
ラス基板での非接合面であることから、当該薄膜層の厚
さ精度を高めるためには、まず、ベースウェーハ自体の
厚さ精度のバラツキが問題になり、ついで、ボンドウェ
ーハに対する鏡面研磨技術の平面加工精度が問題となる
。
またこ＼で、ベースウェーハとなるシリコン基板１右英
ガラス基板の厚さ精度について、現状においては、せい
ぜいよ（でも±０．３０μｍ程度であり、このためにサ
ブミクロンレベルの単結晶薄膜層をもつＳＯＩＯ造の単
結晶シリコンウェーハを得るのには、この点が大きな技
術的障害になるものであった。
すなわち、こ＼で、例えば、当該ＳＯＩ構造シリコンウ
ェー八にへける単結晶薄膜層の平均層厚が０．５０μ艶
であるとすれば、その最厚部においては、お＼よそ０．
８０μ艶程度の膜厚、最薄部においては、お＼よそ０，
２０μ艶程度の膜厚を考慮しなければならず、これらの
両膜厚の差、　０．６０μｍは、こ＼での平均的な層厚
以上になり、また一方、当該平均層厚が０．５０μｍ以
下による単結晶薄膜層のＳＯＩＯ造シリコンウェーハで
あれば、従来の加工技術水準によると、その加工途上で
当該単結晶薄膜層の一部が完全に失われることにすらな
りかねないものである。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、サブミクロ
ンレベルの単結晶薄膜層をもつＳＯ工槽構造つまり、誘
電体基板上に単結晶シリコンの薄膜層を接合させたウェ
ーハにおいて、当該単結晶シリコン薄膜層での層厚のバ
ラツキを、平均層厚に対して少なくとも±１０％以内の
精度で加工制御できて、しかも、その加工前後において
当該薄膜層での所要の単結晶品質を確実に保持し得るよ
うにした超薄膜層によるＳＯＩＯ造シリコンウェーハの
製造方法、こ＼では、ＳＯ工基板における単結晶薄膜層
の膜厚制御方法を提供することである。
［課題を解決するための手段］ 前記目的を達成するために、この発明の超薄膜層による
ＳＯＩ構造シリコンウェーハの製造方法は、誘電体基板
上に接合された単結晶シリコン層の薄膜化形成のための
膜厚制御方法であって、前記単結晶シリコン層での薄膜
化のための化学的気相腐食反応を行なう全表面を、予め
選択的かつ仮想的に分割して所要の微小区画を設定する
と共に、各微小区画毎の単結晶シリコンの層厚を測定し
ておき、当該各微小区画毎に、それぞれの測定層厚対応
に調節された化学的気相腐食作用による薄膜化を行なわ
せ、併せて、当該薄膜層厚のバラツキを高精度に制御し
得るようにしたことを特徴とするものである。
こ＼で、この発明に係るＳＯＩ基板における単結晶薄膜
層の膜厚制御方法の場合、対象基板としては、厚さのバ
ラツキ程度が現行の最高水準にあって、かつ単結晶の最
薄層厚が所要の単結晶シリコン層厚を下回らない接合Ｓ
ＯＩ構造のシリコンウェーハを用いる。そして、この場
合、ベースウェーハについては、シリコン単結晶基板、
あるいは、石英ガラス基板の何れであってもよい。
この発明方法においては、まず、薄層化されるボンドウ
ェーハの単結晶シリコン層厚を全面に亘って測定する。
当該測定に際しての測定点は、薄層化のための化学気相
腐食反応を行なうところの、単結晶シリコン層での露出
される全表面に対して、予め所要程度の微小区画をそれ
ぞれ仮想的かつ選択的に分割して設定し、当該各微小区
画毎の単結晶シリコン層厚を代表して測定する。
すなわち９例えば、これらの各微小区画に関して、各々
１箇所の割合で単結晶シリコン層厚を測定する場合には
、当該微小区画のほぼ中央部を測定するようにし、また
、複数箇所を測定する場合には、当該各微小区画をさら
に複数区画に分割した上で、そのほぼ中央部を測定する
ようにさせ、かつまた、後者の場合には、各該当する複
数の測定箇所の平均値が、個々の該当微小区画での単結
晶シリコン層厚を代表するものとする。
なお、前記各微小区画の大きさについては、後述するよ
うに、紫外光の照射量を独立して調節し得る範囲対応に
設定する。
ついで、前記単結晶シリコン層の各微小区画毎に、加工
前、つまりこ−では、化学的気相腐食前の単結晶シリコ
ン層厚と、加工後、つまり、所要通りに薄膜化された単
結晶シリコン層厚との差によって、加工のために必要な
気相腐食量を算出する。
そして、単結晶シリコン層の化学的気相腐食反応による
薄層化は、前記平均層厚の測定結果によって得られる気
相腐食量に伴い、１回、または複数回に亙って繰り返さ
れる調節された化学的気相腐食反応によって行なう。
一方、この発明方法においては、前記各微小区画毎に紫
外光を照射し、当該紫外光の照射によって、弗素、また
は塩素分子、もしくはその化合物を分解して、シリコン
に対して化学的気相腐食作用を有する弗素、または塩素
ラジカル、もしくはこれらの原子を含む分子の活性種を
発生させるのであり、かつまた、各微小区画における気
相腐食量については、当該各微小区画への照射紫外光を
調節することで制御するもので、この結果、当該単結晶
シリコン層厚のバラツキが高精度に制御された状態で、
その薄膜化がなされることになり、所要の結晶性を有効
に保持した単結晶シリコン薄膜層を容易に形成し得るの
である。
次に、この発明において、紫外光には、エキシマレーザ
−を用いることにより、各微小区画が当該エキシマレー
ザ−のビーム断面積に対応して定められ、当該各微小区
画での単結晶シリコン層における気相腐食量は、該当部
への照射パルス数によって制御し得る。
また、紫外光の光源としては、この他にも、連続的に発
光する水銀ランプ、ハロゲンランプ、メタルハライドラ
ップ、および水銀キセノンランプ（以下、これらを総称
して単に紫外線ランプと呼ぶ）を用い、その紫外光をシ
ャッターの帯状（またはマトリックス状）集合体（以下
、単にメカニカルシャッターアレイと呼ぶ）を介して単
結晶シリコン面に照射する。
さらに、当該単結晶シリコン面上での個々の微小区画の
面積は、１つのシャッターの開口面積に比較して若干太
き（とるのが好ましい。その理由は、シャッターによる
紫外光の回折、および連続光の照射に伴い、当該照射部
の境界直近に非照射部においても僅かな化学腐食を生ず
るものと考えられるからである。
そして、このようなメカニカルシャッターアレイを用い
ることにより、複数の微小区画の気相腐食量を当該シャ
ッターの開口時間に対応して同時かつ独立的に制御し得
るのであり、しかもこのメカニカルシャッタアレーは１
セツトに限られず、複数セットを用いること、つまり、
マトリックス状に配置することで、単結晶シリコン面の
全体に亙る制御された所要の化学腐食を行ない得るので
ある。
〔作　　　用］ この発明方法では、薄層化されたＳＯＩ構造の接合シリ
コンウェー八におけるボンドウェーへの単結晶シリコン
層厚を一層、薄層化させて、例えば、この場合、　０．
５０±０．０５μｍの超薄層化されたＳＯＩ構造の接合
ウェーハを得ることができるのである。
−こ＼で、化学的気相腐食反応による薄層化を施す前の
ボンドウェーハの単結晶シリコン層については、通常の
場合、ＳＯＩウェーハの製造手法に従って製造され、か
つその厚さが０．８５±０．３０μｍ程度のものである
ことが望ましい。
そして、この発明方法に用いられるエキシマレーザ−は
、紫外線領域の短波長を有するレーザーであって、その
フォトンエネルギーにより弗素。
または塩素分子、もしくはこれらの化合物の分子の結合
が解離されて、ラジカル種を生成したり、分子の活性化
を促すもので、このように非定常状態にされたラジカル
、分子が極めて反応性に富むことから、その利用によっ
て、化学的気相腐食反応に基づいたシリコン面の加工が
可能になる。また、この加工方法は、高エネルギーの荷
電粒子を用いるものでないために、例えば、反応性プラ
ズマエツチングにおけるような絶縁破壊などのダメージ
を結晶基板に与えることがな（、このために被加工基板
に結晶性劣化などを生ずる慣れが解消される。
次に、−例による紫外光源としてエキシマレーザ−を用
い、かつ腐食ガスに弗素系ガスを用いた場合の作用につ
いて述べる。
すなわち、まず、反応容器内にあって、前記従来の手法
で一応の薄層化をなしたＳＯＩ構造の接合ウェー八を用
い、そのボンドウェーハ側が露出されるようにセットす
ると共に、当該反応容器内を真空排気した上で、弗素化
合物のガス雰囲気。
つまり、Ｎ　Ｆ　ｓガス、またはＣＦ、ガス、またはＳ
Ｆ、ガス雰囲気で、かつ真空圧ｌＯ〜７６０ｔｏｒｒの
もとに、当該ボンドウェーハ上に設定されている各微小
区画毎にエキシマレーザ−を照射させる。
こ＼で、当該エキシマレーザ−においては、ビーム断面
での照射強度が均一であるので、当該紫外光の被照射微
小区画内にあって、はｆ均一な化学的気相腐食反応を生
じ、かつその気相腐食量もまたはｆ均一になる。
また一方、当該エキシマレーザ−は、その照射強度１パ
ルス幅、それに照射面積が固定されているので、各微小
区画での気相腐食量については、該当区画におけるレー
ザーの被照射パルス数に比例する。従って、このため、
該当微小区画での所要腐食量が決まれば、その照射パル
ス数が自動的に定まり、結果的には、単結晶シリコン層
厚を所望厚さになるように良好に腐食制御し得るのであ
る。
さらに、例えば、ＮＦ、ガスの常圧雰囲気において、エ
キシマレーザ−により単結晶シリコン層が照射された場
合には、ＸＰＳの分析による層表面での化学結合の調査
によって、ＮＦ、から解離した弗素原子が、単結晶シリ
コン層での表面、または表面下で励起された珪素原子と
反応結合し、かつこれにエキシマレーザ−が照射される
ことで、最終的には、Ｓ　Ｉ　Ｆ　ａ　＋　もしくはＳ
ｉＦ４を形成して化学気相腐食が終了する（Ｔ、Ｏｇｕ
ｒａ　ｅｔ　ａｌ：“５ｕｒｆａｃｅＰｒｏｃｅｓｓ　
ｉｎ　Ｆｌｕｏｒｉｎ−Ｂａｓｅｄ　Ｐｈｏｔｏｃｈｅ
ｍｉｃａｌ　Ｅｔｃｈ−ｉｎｇ　ｏｆ　５ｉｌｉｃｏｎ
″、Ｅｘｔｅｎｄｅｄ　Ａｂｓｔｒａｃｔ　ｏｆ　ｔｈ
ｅ　１８ｔｈ　（１９８６Ｉｎｔｅｒｎａｔｉｏｎａｌ
）　　Ｃｏｎｆｅｒｅｎｃｅ　ｉｎ　５ｏｌｉｄＳｔａ
ｔｓ　Ｄｅｖｉｃｅ　＆　Ｍａｔｅｒｉａｌｓ、　　Ｔ
ｏｋｙｏ、１９８６．ｐｐ、２０５−２０８）。
一方、光化学反応によるボンドウェーへの化学気相腐食
反応は、当該光がウェーハ表面に直角に照射されること
が必要で、これによって照射部分と非照射部分とが明瞭
に区分される。この場合。
非照射面では殆んど気相腐食が起こらず、このために、
この発明方法におけるところの、超薄層でかつ高精度に
よる層厚制御という優れた特長が発揮されることになる
。またこれは、例えば、ＨＣｌ２ガスのエキシマレーザ
−励起によるドライエツチングのメカニズムが、当該Ｈ
ＣＱの付着後、その吸着種について励起を生じ、これに
よって化学気相腐食反応が進むものと理解されているこ
と１も明らかに一致する（蜜月、３４ｔｈ半導体集積回
路技術Ｓｙｍｐｏｓｉｕｍ、　１９８８．　ｐ７）。
また、このような光化学反応は、一方の反応物質である
被加工体のボンドウェーハでの単結晶シリコンの結合も
励起される必要があることから、化学気相腐食自体を光
の照射部分にのみ極限できるものとも考えられる。
このように弗素原子の解離によるシリコン面上への吸着
、および当該吸着弗素原子とシリコン原子との反応によ
る離脱種の形成には、紫外光が２重に関与しているので
、シリコン面上での気相腐食反応における紫外光照射部
と非照射部との選択比は極めて大きい。
また一方、前記公知の各技術文献によれば、弗素系のガ
スを用いた場合での気相腐食速度については、単結晶シ
リコン基板の導電性に殆んど依存せず、これに対して塩
素系のガスを用いた場合における気相腐食速度について
は、その導電性に依存することが知られており、この点
は、弗素原子と塩素原子との大きさの違い、および両元
素におけるシリコンとの反応性の大きさの違いによるも
のと考えられる。
続いて、紫外光源には、紫外線ランプを用いても、原理
的にエキシマレーザ−を用いた場合と発生する光化学反
応に大きな差異はない。この紫外線ランプを用いる場合
、当該紫外線ランプからの紫外光は、連続供給されるた
めに、前記エキシマレーザ−での場合の照射パルス数に
よる光エネルギー照射量の制御に代えて、例えば、シャ
ッターの開閉操作による照射時間の調整により、こ＼で
も同様に、その光エネルギー照射量の制御をなすことが
できる。
すなわち、前記紫外線ランプからの紫外光ビームの断面
形状は、用いられるシャッターの開口部形状によって可
変である。この場合、１つのシャッターの開口部は、単
結晶シリコン層上に設定される１つの微小区画に対応す
る。そして、紫外線ランプからの紫外光は、レーザー光
に比較して直進性に乏しいので、先にも述べたように、
シャッターによる紫外光の回折の影響を考慮する必要が
あり、このために単結晶シリコン層面に設定される微小
区画の大きさを、シャッター開口部の太きさよりも若干
大きく取るようにする。
また、ボンドウェーへの表面上に設定される各微小区画
については、紫外光源にエキシマレーザ−を用いる場合
、前記したように、そのレーザービーム断面によって決
まるので、例えば、当該レーザービーム断面が５重５＋
ｏｍ２であれば、各微小区画についても同様に５重５ｍ
ｍ”、もしくはその整数倍に選択すればよ（、あるいは
また、レーザービーム断面が比較的大きい場合には、微
小区画を小さ（する目的で、その大きさを当該レーザー
ビーム断面の整数分の１に選択してもよいもので、この
場合にあっては、後述するように、レーザービームを同
時に複数の微小区画に照射させ、かつビームの移動を１
つの微小区画の大きさに対応して行なう手段が採用され
る。
また一方、ボンドウェーハを超薄層化する過程において
は、予め、その層厚を測定しておく必要がある。このた
めには、最近における半導体集積回路素子の集積度の高
密度化傾向から、できるだけ微小間隔範囲内での層厚測
定が好ましい。っまリ、少な（ともこ）での微小区画と
同一程度か、あるいはこれよりも小さな間隔で測定すべ
きである。
そして、当該単結晶シリコン層での層厚の測定には、例
えば、分光干渉法を採用できる。この分光干渉法につい
ては従来からよく知られており、こ＼では、その説明を
省略するが、当該方法に利用する光は、紫外領域から近
赤外領域までの広範囲に亙って選択可能であるが、この
発明方法においては、光化学気相腐食に紫外光を用いる
ことから、例えば、可視光領域、もしくは近赤外領域の
光を用いるのがよく、この場合には、化学気相腐食反応
と同時にボンドウェーハの厚さの測定も可能になり、当
該化学気相腐食反応の進行、ならびにその終了点の把握
に正確さを期することができる。
すなわち９以上の結果として、この発明方法によれば、
単結晶シリコン層厚のバラツキを高精度に制御した状態
で、その超薄膜化加工がなされることになり、所要の結
晶性を有効に保持した単結晶シリコン薄膜層を正確かつ
容易に形成し得るのである。
〔実　施　例〕
以下、この発明に係るＳＯＩ基板における単結晶薄膜層
の膜厚制御方法の実施例について詳細に説明する。
まず最初に、紫外光の光源にレーザー光を用いた第１実
施例の場合につき、第１図、および第２図を参照して述
べる。
この実施例方法においては、レーザー光源として、例え
ば、エキシマレーザ−ＡｒＦ　（波長１９３ｎｍ）。
パルス発生頻度；〜１００ｐｐｓ、スポットの大きさ：
５ＸｌＯｍｍ”、エネルギー密度；　〜５ｗ／ｃｍ”を
用い、また、ボンドウェーハとして、直径；１２５ＩＩ
Ｉｍψ、平均厚さ、０．８１±０．３　ｇｍ、　ｎ型＜
１００＞、　１０Ωｃｍを用いた。
腐食加工の開始に先立って、ボンドウェーへの表面の全
面を仮想的に選択された５Ｘ５ｍｍ”角の微小区画に区
分し、当該各微小区画毎に、その中心部における単結晶
シリコン層の層厚を測定して、必要腐食量を求め、かつ
これらの各データを装置制御のためのＣＰＵに蓄えた。
この実施例方法に適用した気相化学腐食反応装置の概要
構成を第１図に模式的に示す。
この第１図構成において、エキシマレーザ−１１は、メ
カニカルシャッター１２を有し、当該メカニカルシャッ
ター１２は、装置全体の制御を行なうＣＰＵ１３によっ
て開閉制御される。前記エキシマレーザ−１１の光路上
には、ミラー１５を備えたＸ方向可動ステージ１４．お
よびハーフミラ−１７を備えたＸ方向可動ステージ１６
が設けられると共に、これらの各可動ステージ１４．１
６については、それぞれに図示省略したステップモータ
ーを用いて、この場合、該当方向へ５ｍｍピッチ間隔で
制御移動、ならびに移動位置での所定時間毎の停止が可
能にされており、かつハーフミラ−１７の上方には、各
可動ステージ１４．１６の正確な移動、および次に述べ
る化学気相腐食反応の各観察のためのモニターカメラ１
８を配置させである。
また、前記ハーフミラ−１７の下方には１反応容器とし
ての透明石英製の試料セル１９を設けると共に、当該試
料セル１９内の試料台２０上にあって被加工処理対象の
単結晶シリコン層、こＮでは、前記微小区画すを設定し
たボンドウェーハ８面をもつ半導体ウェーハＡが載置保
持されており、当該ハーフミラ−１７を経たエキシマレ
ーザ−光を所期通りに照射し得るようになっている。
そして、前記試料セル１９に対しては、開閉弁２２を介
して真空ポンプ２１．および開閉弁２３を介して排気系
がそれぞれに接続され、当該セル１９内を真空排気可能
にさせ、かつ同時に、ガスボンベ２４からの反応ガス、
この場合には、ＮＦ、ガスを各圧力計２５．２７による
監視のもとに、減圧弁２６．開閉弁２８、マスフローコ
ントローラー２９．開閉弁３０を介して当該セル１９内
に供給可能にさせてあり、さらに、温度調節器３１によ
り半導体ウェーハＡの処理温度を調整可能にさせである
。
なお、符号３２はリーク弁である。
しかして、この実施例方法の場合、ウェーハ雰囲気を真
空置換によってｌａｔｍのＮＦ、ガスとし、かつウェー
ハ温度を１００±５℃に保持した。また、事前の予備実
験により、当該条件での化学気相腐食量は、０．０３３
ｎｍ／パルスであることを確認した。
こ＼で、前記半導体ウェーハＡにおけるボンドウェー八
Ｂ面、ひいては微小区画す面に対する気相化学腐食反応
は、第２図に示されている通り、レーザービームの長辺
方向が進行方向となるように、当該ボンドウェー八Ｂ面
をスキャニングして行なう。
続いて、この第１実施例方法の場合における単結晶シリ
コン層の超薄層化腐食加工の実例について述べる。
レーザースポットの大きさは５Ｘ１０ｍｍ”であって、
前記微小区画すの２区画分を含むので、まず最初に、ウ
ェーハ端の１区画く第１区画）にのみ紫外光照射を行な
う。そして、このときの照射パルス数は、前記したＣＰ
Ｕ１３に蓄えた各微小区画すに対応する必要腐食量から
、その照射時間によって制御する。ついで、照射対象の
微小区画す部分を１個分対応に移動させて、同様に紫外
光照射を行なうことにより、第１．第２の各区画が気相
化学腐食反応を受けるもので、この場合、第１区画の単
結晶シリコン層厚が設定値となるように照射パルス数を
調節する。その後、紫外光照射部を第２．および第３区
画とし、以下、同様にして気相化学腐食反応を続け、１
ライン終了後１次のラインに移動させ１以上の操作を繰
り返して全面の気相化学腐食反応を実施した。
第１表には、ウェーハ中央部でのレーザースキャンライ
ンにおける各微小区画毎の照射前単結晶シリコン層厚、
レーザー光照射部位毎の腐食予定量と照射順序、および
各微小区画毎の照射後単結晶シリコン層厚をそれぞれに
表わしである。
この場合、超薄層化された単結晶シリコン面が鏡面にさ
れており、接触式の表面形状測定装置によって表面凹凸
を測定したところ、レーザービームスキャンニング方向
、およびその直交方向が共に０．０１μＩ以下であった
。
次に、紫外光の光源に紫外線ランプを用いた第２実施例
の場合につき、第３図、ないし第５図を参照して述べる
。
この実施例方法において用いられる装置！構成について
は、第３図に見られる通り、前例の場合とはｆ同様であ
る。
そして、紫外光の光源には、Ｈｇ−Ｘｅランプｌｌａを
用い、当該光源１１ａから適当な光学系１１ｂを介して
光エネルギー量が３００ｍＷ／ｃｍ２で、かつ光路断面
積が１３０Ｘ６ｍｍ”のシート状をなす光束を発生させ
た。そして、当該シート状光束の光路内に、第４図に示
す単位開口部が５Ｘ５ｍｍ”の単位シャッター１２０を
直線上に１ｍｍ間隔で２１個配列させたメカニカルシャ
ッターアレイ１２ａを設けると共に、各単位シャッター
１２ｃの開口時間を、第５図に示すメカニカルシャッタ
ードライバー１２ｂの各ステップモーター１２ｄにより
独立的に開閉調整させるようにして、通過光量、ひいて
は照射光量を制御可能なようにした。
しかして、前記紫外光のシート状光束は、第４図に示さ
れているように、当該光束を一定時間毎に６ｍｍ間隔で
移動させることにより、ボンドウェーハＢ上に仮想的に
選択して設定された６Ｘ６ｍｍ２の各微小図画すに対応
した照射量に制御され、最終的にボンドウェーハＢの全
面に亙って照射される。
こ＼で、前記各単位シャッター１２ｃの開口時間につい
ては、前記各微小区画すにおける単結晶シリコン層厚デ
ータをもとにして、ＣＰＵ１３により計算された必要腐
食量で制御され、また、光路上の可動ステージ１４ａに
配置された可動ミラー１５ａは、紫外光のシート状光束
を前例と同様にボンドウェーハＢ上に照射させると共に
、可動ステージ１４ａにより移動され、各移動位置毎に
一定時間づ＼保持される。
続いて今度は、この第２実施例方法の場合における単結
晶シリコン層の超薄層化腐食加工の実例について述べる
。
この場合、ボンドウェーハＢとしては、平均厚さ０．８
５μｍに研磨された直径１２５關φによるｐ型＜１００
＞、　５Ωｃｍのものを用い、その単結晶シリコン層厚
を６×６ｍがの各微小図画す毎の中央部で測定した結果
をＣＰＵ１３に蓄えておき、また、試料セル１９内にお
けるウェーハ雰囲気を真空置換によってｌａｔｍのＮＦ
、ガスとし、かつ紫外光のシート状光束の１ラインにお
ける照射時間を１Ｏｓｅｃに設定して、該当ラインに存
在する各微小図画す毎の必要腐食量に対応してシャッタ
ーの開口時間を調整した。
この状態で、ボンドウェーハＢでの単結晶シリコン層全
面の気相化学腐食反応を行なった上で、当該ウェーハＡ
を一旦、取り出して、前記と同様に、その単結晶シリコ
ン層厚を測定して確認し、再度、気相化学腐食反応を行
ない、これらの一連の操作を合計５回に亙って繰り返し
た。
第２表には、ウェーハ中央部での１つの紫外光の照射ラ
インにおける各微小区画毎の中央付近の照射前、第１回
照射後、および第５回照射後の各単結晶シリコン層厚を
それぞれに表わしである。
＼ ［発明の効果］ 以上詳述したように、この発明方法によれば、誘電体基
板上に接合された単結晶シリコン層の薄膜化形成のため
の膜厚制徊方法において、単結晶シリコン層での薄膜化
のための化学腐食反応を行なう全表面を、予め、選択か
つ仮想的に分割して所要の微小区画を設定すると共に、
各微小区画毎の単結晶シリコンの層厚を測定しておき、
かつ反応ガスとしての弗素系、または塩素系のガス雰囲
気下で、当該各微小区画毎に、それぞれの測定層厚対応
に調節された照射量の紫外光を照射して、この紫外光照
射により、弗素、または塩素分子。
もしくはその化合物を分解し、シリコンに対して化学的
気相腐食作用を有する弗素、または塩素ラジカル、もし
くはこれらの原子を含む分子の活性種を発生させて、単
結晶シリコン層の化学腐食反応による薄膜化を行なわせ
るようにしたから、単結晶シリコン層厚のバラツキを高
精度に制御した状態で、その薄膜化がなされることにな
り、所要の結晶性を有効に保持した単結晶シリコン薄膜
層を容易に形成し得るのである。
【図面の簡単な説明】
第１図はこの発明方法を適用する第１実施例の気相化学
腐食反応装置の概要構成を模式的に示す斜視説明図、第
２図は同上単結晶シリコン層に対する紫外光照射の態様
を示す説明図であり、また、第３図はこの発明方法を適
用する第２実施例の気相化学腐食反応装置の概要構成を
模式的に示す斜視説明図、第４図は同上単結晶シリコン
層に対する紫外光照射の態様を示す説明図、第５図は同
上メカニカルシャッター機構の概要構成を模式的に示す
斜視説明図である。 １１・・・・エキシマレーザ−１ １１ａ　・・・−）Ｉｇ−Ｘｅランプ、１２．１２ａ・
・・・メカニカルシャッター、１２ｂ・・・・メカニカ
ルシャッタードライバー、１２ｃ・・・・単位シャッタ
ー、 １２ｄ・・・・ステップモーター、 １３・・・・ｃｐｕ。 １４、１４ａ・・・・Ｘ方向可動ステージ、１５．１５
ａ・・・・ミラー、 １６・・・・Ｙ方向可動ステージ、 １７・・・・ハーフミラ−５ １８・・・・モニターカメラ、 １９・・・・試料セル、 ２０・・・・試料台、 ２１・・・・真空ポンプ、 ２２、２３・・・・開閉弁、 ２４・・・・ガスボンベ、 ２５、２７・・・・圧力計、 ２６・・・・減圧弁、 ２８、３０・・・・開閉弁、 ２９・・・・マスフローコントローラー、３１・・・・
温度調節器。 特許部願人　信越半導体株式会社 代理人弁理士　舘　　野　　公　　− 第２図 、） １１ａ 第４区

Claims (8)

    【特許請求の範囲】
  1. （１）誘電体基板上に接合された単結晶シリコン層の薄
    膜化形成のための膜厚制御方法であって、前記単結晶シ
    リコン層での薄膜化のための化学的気相腐食反応を行な
    う全表面を、予め選択的かつ仮想的に分割して所要の微
    小区画を設定すると共に、各微小区画毎の単結晶シリコ
    ンの層厚を測定しておき、 当該各微小区画毎に、それぞれの測定層厚対応に調節さ
    れた化学的気相腐食作用による薄膜化を行なわせ、併せ
    て、当該薄膜層厚のバラツキを高精度に制御し得るよう
    にした ことを特徴とするＳＯＩ基板における単結晶薄膜層の膜
    厚制御方法。
  2. （２）前記単結晶シリコンの層厚測定と、調整された化
    学的気相腐食とを複数回繰り返して行なうことを特徴と
    する請求項１記載のＳＯＩ基板における単結晶薄膜層の
    膜厚制御方法。
  3. （３）前記誘電体基板が石英ガラス基板であることを特
    徴とする請求項１記載のＳＯＩ基板における単結晶薄膜
    層の膜厚制御方法。
  4. （４）前記誘電体基板が熱酸化膜を形成したシリコン基
    板であって、 当該熱酸化膜を介して直接接合された単結晶基板を、そ
    の露出表面側から化学的気相腐食により薄層化させる ことを特徴とする請求項１記載のＳＯＩ基板における単
    結晶薄膜層の膜厚制御方法。
  5. （５）前記誘電体基板に代えて、単結晶、もしくは多結
    晶シリコン基板を用い、 当該単結晶、もしくは多結晶シリコン基板に対して、熱
    酸化膜を形成した単結晶シリコン基板を接合させ、 当該接合後、後者単結晶シリコン基板での露出表面の酸
    化膜を除去して単結晶面を露出させ、当該露出単結晶面
    を化学的気相腐食により薄層化させる ことを特徴とする請求項１記載のＳＯＩ基板における単
    結晶薄膜層の膜厚制御方法。
  6. （６）前記化学反応として、紫外光により弗素、または
    塩素ラジカルを発生させ、 当該弗素、または塩素ラジカルによって、単結晶シリコ
    ン層の化学的気相腐食反応による薄膜化を行なう ことを特徴とする請求項１記載のＳＯＩ基板における単
    結晶薄膜層の膜厚制御方法。
  7. （７）前記紫外光として、エキシマレーザーを用い、 レーザー照射面における化学的気相腐食反応による単結
    晶シリコン基板の気相腐食量を、当該レーザーの照射パ
    ルス数によって制御させる ことを特徴とする請求項６記載のＳＯＩ基板における単
    結晶薄膜層の膜厚制御方法。
  8. （８）前記紫外光の光源として、水銀ランプ、ハロゲン
    ランプ、メタルハライドラップ、および水銀キセノンラ
    ンプの何れかを用い、 当該ランプからの紫外光の照射時間を、各微小区画毎の
    対応するメカニカルシャッターの開閉制御により調整さ
    せ、 光照射される各微小区画毎の化学的気相腐食反応による
    単結晶シリコン基板の気相腐食量を制御させる ことを特徴とする請求項１および／または６記載のＳＯ
    Ｉ基板における単結晶薄膜層の膜厚制御方法。
JP2332867A 1990-11-28 1990-11-28 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法 Expired - Lifetime JPH0834198B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2332867A JPH0834198B2 (ja) 1990-11-28 1990-11-28 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法
EP91310868A EP0488642B1 (en) 1990-11-28 1991-11-26 Method for controlling thickness of single crystal thin-film layer on soi substrate
DE69124582T DE69124582T2 (de) 1990-11-28 1991-11-26 Verfahren zur Dickenkontrolle eines dünnen einkristallinen Filmes auf einem SOI Substrat
US07/799,182 US5223080A (en) 1990-11-28 1991-11-27 Method for controlling thickness of single crystal thin-film layer in soi substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2332867A JPH0834198B2 (ja) 1990-11-28 1990-11-28 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法

Publications (2)

Publication Number Publication Date
JPH04196559A true JPH04196559A (ja) 1992-07-16
JPH0834198B2 JPH0834198B2 (ja) 1996-03-29

Family

ID=18259691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2332867A Expired - Lifetime JPH0834198B2 (ja) 1990-11-28 1990-11-28 Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法

Country Status (4)

Country Link
US (1) US5223080A (ja)
EP (1) EP0488642B1 (ja)
JP (1) JPH0834198B2 (ja)
DE (1) DE69124582T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380367B1 (en) 1999-11-18 2002-04-30 Basf Corporation Continuous process for the production of sucrose based polyether polyols
KR100810633B1 (ko) * 2006-05-17 2008-03-06 삼성에스디아이 주식회사 레이저 조사장치, 레이저 결정화 장치 및 그를 이용한결정화 방법
JP4863409B2 (ja) * 2006-05-11 2012-01-25 ジルトロニック アクチエンゲゼルシャフト エッチングによって半導体ウェハを処理するための方法および装置
JP2016514364A (ja) * 2013-02-26 2016-05-19 ソイテックＳｏｉｔｅｃ 構造を処理するためのプロセス

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643472A (en) * 1988-07-08 1997-07-01 Cauldron Limited Partnership Selective removal of material by irradiation
JPH0817166B2 (ja) * 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
EP0547677A3 (en) * 1991-12-17 1996-10-16 Philips Nv Use of vapor-phase etching in fabrication of semiconductor-on-insulator structure
US5282921A (en) * 1992-06-16 1994-02-01 Hughes Aircraft Company Apparatus and method for optimally scanning a two-dimensional surface of one or more objects
JPH06140365A (ja) * 1992-10-23 1994-05-20 Shin Etsu Handotai Co Ltd Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP3313840B2 (ja) * 1993-09-14 2002-08-12 富士通株式会社 半導体装置の製造方法
US5419803A (en) * 1993-11-17 1995-05-30 Hughes Aircraft Company Method of planarizing microstructures
EP0668614A3 (en) * 1994-02-18 1996-03-27 Hughes Aircraft Co Method for improving the variation of the thickness of a wafer.
US5571429A (en) * 1994-02-25 1996-11-05 Litel Instruments Apparatus and process for high speed laminate processing with computer generated holograms
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5635414A (en) * 1995-03-28 1997-06-03 Zakaluk; Gregory Low cost method of fabricating shallow junction, Schottky semiconductor devices
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
JPH10233375A (ja) * 1997-02-19 1998-09-02 Sony Corp 被加工物の表面加工方法及び半導体薄層の形成方法
US6014944A (en) * 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
US6248651B1 (en) 1998-06-24 2001-06-19 General Semiconductor, Inc. Low cost method of fabricating transient voltage suppressor semiconductor devices or the like
TW580581B (en) * 1998-11-10 2004-03-21 Mosel Vitelic Inc Method of estimating thin-film thickness and formation conditions
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
US6096579A (en) * 1999-03-25 2000-08-01 Vanguard International Semiconductor Corporation Method for controlling the thickness of a passivation layer on a semiconductor device
JP3893868B2 (ja) * 2000-10-11 2007-03-14 東京エレクトロン株式会社 電界効果トランジスタの製造方法、並びに、半導体デバイスの製造方法及びその装置
DE102004054566B4 (de) 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
DE102006023497B4 (de) 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
DE102007006151B4 (de) 2007-02-07 2008-11-06 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475337A (ja) * 1990-07-17 1992-03-10 Seiko Epson Corp 半導体基板の研磨法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367044A (en) * 1980-12-31 1983-01-04 International Business Machines Corp. Situ rate and depth monitor for silicon etching
JPS62245636A (ja) * 1986-04-18 1987-10-26 Hitachi Ltd 観察装置
JPH0669085B2 (ja) * 1986-09-05 1994-08-31 富士通株式会社 半導体基板の製造方法
US4717446A (en) * 1986-09-18 1988-01-05 Motorola Inc. Method of detecting the endpoint of the etch of epitaxially grown silicon
JPH02196425A (ja) * 1989-01-25 1990-08-03 Tokai Univ 紫外レーザー光によるエッチング方法
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0475337A (ja) * 1990-07-17 1992-03-10 Seiko Epson Corp 半導体基板の研磨法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380367B1 (en) 1999-11-18 2002-04-30 Basf Corporation Continuous process for the production of sucrose based polyether polyols
JP4863409B2 (ja) * 2006-05-11 2012-01-25 ジルトロニック アクチエンゲゼルシャフト エッチングによって半導体ウェハを処理するための方法および装置
KR100810633B1 (ko) * 2006-05-17 2008-03-06 삼성에스디아이 주식회사 레이저 조사장치, 레이저 결정화 장치 및 그를 이용한결정화 방법
JP2016514364A (ja) * 2013-02-26 2016-05-19 ソイテックＳｏｉｔｅｃ 構造を処理するためのプロセス

Also Published As

Publication number Publication date
JPH0834198B2 (ja) 1996-03-29
US5223080A (en) 1993-06-29
EP0488642A3 (ja) 1994-02-23
EP0488642A2 (en) 1992-06-03
DE69124582T2 (de) 1997-09-04
DE69124582D1 (de) 1997-03-20
EP0488642B1 (en) 1997-02-05

Similar Documents

Publication Publication Date Title
JPH04196559A (ja) Ｓｏｉ基板における単結晶薄膜層の膜厚制御方法
US8986562B2 (en) Methods of laser processing photoresist in a gaseous environment
JPH04328844A (ja) 超薄膜ｓｏｉ基板の製造方法及び製造装置
EP1857576B1 (de) Verfahren zur Behandlung einer Halbleiterscheibe
JPS631097B2 (ja)
JP6963097B2 (ja) プラズマ処理方法
TW200403709A (en) Method and system for realtime CD microloading control
US5139606A (en) Laser bilayer etching of GaAs surfaces
JP2000256094A (ja) シリコンエピタキシャル成長ウェーハ製造方法およびその装置
JP3136137B2 (ja) 水晶振動子の製造方法及びその装置
JP2022515349A (ja) 照射されたエッチング溶液を使用した材料の粗さ低減方法
JP2717162B2 (ja) 化合物半導体の構造形成方法
TWI637902B (zh) 用於直接形成奈米尺度之特徵的方法及裝置
JP2717165B2 (ja) 化合物半導体の構造形成方法
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
JP2683612B2 (ja) 化合物半導体の構造形成方法
JPS6197912A (ja) Ｃｖｄ装置
JPH04223329A (ja) 微細パタ−ン形成方法および形成装置
JPS6218709A (ja) 光励起成長方法
JP2998336B2 (ja) 化合物半導体のエッチング方法および半導体構造の形成方法
JPH0484429A (ja) 電子ビーム励起ドライエッチング方法及び装置
JPH09324259A (ja) 薄膜人工格子の形成方法および薄膜形成装置
JPS62213116A (ja) 多層積層薄膜の製造方法
WO1998059380A1 (en) Dry-etching of thin film layers
JPH06144823A (ja) シリコン薄膜作製方法