JPH04195316A - 省電力回路 - Google Patents
省電力回路Info
- Publication number
- JPH04195316A JPH04195316A JP2322385A JP32238590A JPH04195316A JP H04195316 A JPH04195316 A JP H04195316A JP 2322385 A JP2322385 A JP 2322385A JP 32238590 A JP32238590 A JP 32238590A JP H04195316 A JPH04195316 A JP H04195316A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- control circuit
- power
- supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000010365 information processing Effects 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 125000002084 dioxo-lambda(5)-bromanyloxy group Chemical group *OBr(=O)=O 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電池駆動の情報処理装置における省電力回路
に間するものである。
に間するものである。
（従来の技術）
電池駆動の情報処理装置では、電池による動作時間を延
ばすことを目的として、消費電力の低減を図る工夫をし
ている。
ばすことを目的として、消費電力の低減を図る工夫をし
ている。
電子機器では、様々な機能を持った複数のデバイスが組
み合わされて一つの装置が構成されているが、これらの
デバイスが常に動作しているのではなく、その機能が必
要なときのみ動作する。しかし、消費電力は、デバイス
が動作をしている時も動作していない時も変わらない。
み合わされて一つの装置が構成されているが、これらの
デバイスが常に動作しているのではなく、その機能が必
要なときのみ動作する。しかし、消費電力は、デバイス
が動作をしている時も動作していない時も変わらない。
そこで、動作していないデバイスの電源やクロックを切
ることにより、消費電力を低減する方式が採られてきた
。
ることにより、消費電力を低減する方式が採られてきた
。
第５図は、その省電力方式を示したもので、１はＣＰＵ
、２はデバイス、３は電源又はクロック供給源（以下単
に供給源という）、４はその供給源３からデバイス２に
対する電源又はクロックの供給・停止の制御を行う電源
又はクロック制御回路（以下単に制御回路という）であ
る。デバイス２が動作していない時は、ＣＰＵＩから制
御回路４に電源又はクロックの切断を指示することで、
供給源３からデバイス２への電源又はクロックの供給を
停止する。これにより、デバイス２での電力消費をなく
することができる。デバイス２が動作するときは、ＣＰ
ＵＩが予め制御回路４に対し電源又はクロックの供給を
指示することで、供給が開始され、デバイス２は動作可
能となる。
、２はデバイス、３は電源又はクロック供給源（以下単
に供給源という）、４はその供給源３からデバイス２に
対する電源又はクロックの供給・停止の制御を行う電源
又はクロック制御回路（以下単に制御回路という）であ
る。デバイス２が動作していない時は、ＣＰＵＩから制
御回路４に電源又はクロックの切断を指示することで、
供給源３からデバイス２への電源又はクロックの供給を
停止する。これにより、デバイス２での電力消費をなく
することができる。デバイス２が動作するときは、ＣＰ
ＵＩが予め制御回路４に対し電源又はクロックの供給を
指示することで、供給が開始され、デバイス２は動作可
能となる。
ＣＰＵＩから制御回路４への指示は、通常、ソフトウェ
アによる制御信号で行われる。しかしながら、この制御
信号のための命令が追加されることになるので、ソフト
ウェアの変更が必要になり、又その変更が大きな負担と
なる欠点があった。
アによる制御信号で行われる。しかしながら、この制御
信号のための命令が追加されることになるので、ソフト
ウェアの変更が必要になり、又その変更が大きな負担と
なる欠点があった。
このような欠点を解消するために、ソフトウェアに負担
をかけずに、ハードウェアで制御回路４に指示を与える
方式もある。第６図は、その方式を示したもので、第５
図と同一符号のものは同一のものを表わしている。ここ
では、制御回路４に指示を与える信号をアクセス検出回
路５により作成する。即ち、ＣＰＵＩとデバイス２との
間の信号を監視して、デバイス２が動作する、つまりＣ
ＰＵＩからデバイス２に対しアクセスされたことをアク
セス検出回路５が検出し、それに基づいて制御回路４に
指示信号を与えることにより、デバイス２への電源又は
クロックの供給が開始される。
をかけずに、ハードウェアで制御回路４に指示を与える
方式もある。第６図は、その方式を示したもので、第５
図と同一符号のものは同一のものを表わしている。ここ
では、制御回路４に指示を与える信号をアクセス検出回
路５により作成する。即ち、ＣＰＵＩとデバイス２との
間の信号を監視して、デバイス２が動作する、つまりＣ
ＰＵＩからデバイス２に対しアクセスされたことをアク
セス検出回路５が検出し、それに基づいて制御回路４に
指示信号を与えることにより、デバイス２への電源又は
クロックの供給が開始される。
しかしながら、この方式の場合、ＣＰＵＩがデバイス２
をアクセスする時に所定時間待つ必要がある。つまり、
電源又はクロックは、第７図及び第８図に示したように
、アクセスがあって、制御回路４が電源等の供給を指示
する信号を受けとってから実際にデバイス２が動作でき
るようになるまで、即ち、電源又はクロックが安定する
まで、１時間かかってしまう。このため、ＣＰＵ１は、
デバイス２をアクセスしようとするとき、１時間待つ必
要があり、ＣＰＵＩが待つためのＷａｉｔ回路６が更に
必要となる。このように、この方式では回路が複雑にな
り、また、Ｔ時間待たされることにより実行速度が低下
するという問題があった。
をアクセスする時に所定時間待つ必要がある。つまり、
電源又はクロックは、第７図及び第８図に示したように
、アクセスがあって、制御回路４が電源等の供給を指示
する信号を受けとってから実際にデバイス２が動作でき
るようになるまで、即ち、電源又はクロックが安定する
まで、１時間かかってしまう。このため、ＣＰＵ１は、
デバイス２をアクセスしようとするとき、１時間待つ必
要があり、ＣＰＵＩが待つためのＷａｉｔ回路６が更に
必要となる。このように、この方式では回路が複雑にな
り、また、Ｔ時間待たされることにより実行速度が低下
するという問題があった。
（発明が解決しようとする課題）
本発明は、上記従来技術の問題点を解決するもので、従
来からのソフトウェアの変更を行う必要がなく、簡単な
回路で、かつ実行速度の低下もない省電力回路を提供す
ることを目的とする。
来からのソフトウェアの変更を行う必要がなく、簡単な
回路で、かつ実行速度の低下もない省電力回路を提供す
ることを目的とする。
（課題を解決するための手段）
この目的を達成するために、本発明は、情報処理装置を
構成する少なくとも一部のブロックに対して電源又はク
ロックの供給を制御する制御回路と、ＣＰＵがメモリ上
の１又は複数の特定領域を読みに行ったことを検出して
特定領域毎に信号を出力する検出回路とを備え、検出回
路から出力された信号により制御回路を駆動し、電源又
はクロックの供給を開始させる構成とするものである。
構成する少なくとも一部のブロックに対して電源又はク
ロックの供給を制御する制御回路と、ＣＰＵがメモリ上
の１又は複数の特定領域を読みに行ったことを検出して
特定領域毎に信号を出力する検出回路とを備え、検出回
路から出力された信号により制御回路を駆動し、電源又
はクロックの供給を開始させる構成とするものである。
また、特定領域を割込みベクタ部とするものである。
（作 用）
上記構成によれば、ＣＰＵがメモリ上の特定領域を読み
に行ったことを検出し、その検出信号に基づいて、デバ
イスの動作開始に先立って電源又はクロックの供給を開
始するので、待ち時間を必要とせず、勿論、ソフトウェ
アの変更もない。
に行ったことを検出し、その検出信号に基づいて、デバ
イスの動作開始に先立って電源又はクロックの供給を開
始するので、待ち時間を必要とせず、勿論、ソフトウェ
アの変更もない。
（実施例）
以下、図面に基づいて実施例を詳細に説明する。
先ず、情報処理装置のソフトウェアは、一般に第２図に
示したような構成になっている。即ち、装置を構成する
ハードウェア１１を動作させるＢＩＯ３１２があり、そ
の上位に０３１３が存在し、その上位にアプリケーショ
ン１４がある。アプリケーション１４からハードウェア
１１を直接操作することはなく、０３１３又は一部ＢＩ
Ｏ３１２を通してハードウェアＩＩに対して動作を要求
する。アプリケーション１４が０３１３又はＢＩＯ３１
２に要求を出すときは、ＩＮＴ ＸＸ （ＸＸは数字）
という特定の命令で、ｘｘの箇所に特定のデバイスに対
する数字を与えることで実行できる。
示したような構成になっている。即ち、装置を構成する
ハードウェア１１を動作させるＢＩＯ３１２があり、そ
の上位に０３１３が存在し、その上位にアプリケーショ
ン１４がある。アプリケーション１４からハードウェア
１１を直接操作することはなく、０３１３又は一部ＢＩ
Ｏ３１２を通してハードウェアＩＩに対して動作を要求
する。アプリケーション１４が０３１３又はＢＩＯ３１
２に要求を出すときは、ＩＮＴ ＸＸ （ＸＸは数字）
という特定の命令で、ｘｘの箇所に特定のデバイスに対
する数字を与えることで実行できる。
さらに第３図は、メモリ７上にアプリケーション１４、
ＢＩＯ３１２，０８１３がどのように存在しているかを
示したもので、ベクタ１５と共にそれぞれ別々に配置さ
れている。ＢＩＯ８１２とベクタ１５は機器によって固
定されている。ここで、ベクタとは、アプリケーション
１４がＩＮＴＸＸの命令を発行したときに、ソフトウェ
アの実行処理がアプリケーション１４からＢＩＯ３１２
又は０３１３ヘジヤンプするが、このジャンプする場所
を表わすデータが格納されている。
ＢＩＯ３１２，０８１３がどのように存在しているかを
示したもので、ベクタ１５と共にそれぞれ別々に配置さ
れている。ＢＩＯ８１２とベクタ１５は機器によって固
定されている。ここで、ベクタとは、アプリケーション
１４がＩＮＴＸＸの命令を発行したときに、ソフトウェ
アの実行処理がアプリケーション１４からＢＩＯ３１２
又は０３１３ヘジヤンプするが、このジャンプする場所
を表わすデータが格納されている。
第４図は、アプリケーション１４がデバイス使用要求し
たときの動作フローを示したもので、アプリケーション
上でデバイスの使用要求が起こると（２１）、アプリケ
ーションはＩＮＴＸＸの命令を発行してＢｉＯ２又はＯ
８にデバイス動作を要求する（２２）。次に、ＣＰＵは
ＩＮＴ ＸＸ（７）命令によるジャンプ先を、ＩＮＴＸ
ＸにおけるＸＸの数字に対応したベクタ箇所から読んで
くる（２３）。
たときの動作フローを示したもので、アプリケーション
上でデバイスの使用要求が起こると（２１）、アプリケ
ーションはＩＮＴＸＸの命令を発行してＢｉＯ２又はＯ
８にデバイス動作を要求する（２２）。次に、ＣＰＵは
ＩＮＴ ＸＸ（７）命令によるジャンプ先を、ＩＮＴＸ
ＸにおけるＸＸの数字に対応したベクタ箇所から読んで
くる（２３）。
ＣＰＵはジャンプできるようにレジスター値の退避など
の処理を行う（２４）。この後、ＢｉＯ２又はＯＳヘジ
ャンプする（２５）。ジャンプしたＢｉＯ２又はＯ８の
中でデバイスを動作させる処理を開始しく２６）、そし
て動作が終了する（２７）、次いで、アプリケーション
にソフトウェアの実行処理が戻るためにＣＰＵが処理を
行い（２８）、そしてジャンプ先へ戻る（２９）、アプ
リケーションはデバイスを使用した結果を受は取り（３
０）、次の処理へ移る（３１）。
の処理を行う（２４）。この後、ＢｉＯ２又はＯＳヘジ
ャンプする（２５）。ジャンプしたＢｉＯ２又はＯ８の
中でデバイスを動作させる処理を開始しく２６）、そし
て動作が終了する（２７）、次いで、アプリケーション
にソフトウェアの実行処理が戻るためにＣＰＵが処理を
行い（２８）、そしてジャンプ先へ戻る（２９）、アプ
リケーションはデバイスを使用した結果を受は取り（３
０）、次の処理へ移る（３１）。
第５図や第６図の従来技術では、第４図におけるフロー
の（２６）の段階で、ソフトウェアやハードウェアによ
りデバイスへの電源又はクロックの供給開始を行ってい
るため、実際にデバイスが動作可能となるまで待たなけ
ればならなかった。しかし、本発明では、（２３）の段
階で、デバイスへの電源又はクロックの供給を開始して
、（２６）で待つ必要がないようにしたものである。
の（２６）の段階で、ソフトウェアやハードウェアによ
りデバイスへの電源又はクロックの供給開始を行ってい
るため、実際にデバイスが動作可能となるまで待たなけ
ればならなかった。しかし、本発明では、（２３）の段
階で、デバイスへの電源又はクロックの供給を開始して
、（２６）で待つ必要がないようにしたものである。
第１図は、本発明の一実施例を示したもので、ｌはＣＰ
Ｕ、２ａ、２ｂはデバイスＡ及びＢ、３ａ。
Ｕ、２ａ、２ｂはデバイスＡ及びＢ、３ａ。
３ｂは電源又はクロックの供給源Ａ及びＢ、４ａ。
４ｂはデバイスに対する電源又はクロックの供給・停止
の制御を行う制御回路Ａ及びＢ、７は第３図に示すメモ
リ、８はベクタ１５の読込みを検出する検出回路である
。
の制御を行う制御回路Ａ及びＢ、７は第３図に示すメモ
リ、８はベクタ１５の読込みを検出する検出回路である
。
第４図の（２３）で、ＣＰＵＩがベクタを読みにくると
きはメモリ７に対してアドレスとリード信号を発行する
。そこで検出回路８がアドレスとリード信号からデバイ
スＡ２ａを動作させるベクタを読みにきたことを検出し
たときは、制御信号Ａを制御回路Ａ４ａに出力する。制
御信号Ａを受けた制御回路Ａ４ａは、供給源Ａ３ａから
の電源又はクロックをデバイスＡ２ａに供給する。検出
回路８がデバイスＢ２ｂを動作させるベクタを読みにき
たことを検出したときも同様に動作する。即ち、検出回
路８から制御信号Ｂを出力し、その制御信号Ｂを受けた
制御回路Ｂ４ｂは供給源Ｂ３ｂからの電源又はクロック
をデバイスＢ２ｂに供給する。
きはメモリ７に対してアドレスとリード信号を発行する
。そこで検出回路８がアドレスとリード信号からデバイ
スＡ２ａを動作させるベクタを読みにきたことを検出し
たときは、制御信号Ａを制御回路Ａ４ａに出力する。制
御信号Ａを受けた制御回路Ａ４ａは、供給源Ａ３ａから
の電源又はクロックをデバイスＡ２ａに供給する。検出
回路８がデバイスＢ２ｂを動作させるベクタを読みにき
たことを検出したときも同様に動作する。即ち、検出回
路８から制御信号Ｂを出力し、その制御信号Ｂを受けた
制御回路Ｂ４ｂは供給源Ｂ３ｂからの電源又はクロック
をデバイスＢ２ｂに供給する。
本実施例では、動作状態から電源又はクロックの供給停
止状態にする構成にはなっていないが、第４図の（２７
）のデバイス動作終了時に、制御回路ＡやＢに対して電
源又はクロックの供給停止の信号を与えたり、一定時間
デバイスＡ、Ｂの動作がない時に、供給停止状態にする
ようにすればよい。
止状態にする構成にはなっていないが、第４図の（２７
）のデバイス動作終了時に、制御回路ＡやＢに対して電
源又はクロックの供給停止の信号を与えたり、一定時間
デバイスＡ、Ｂの動作がない時に、供給停止状態にする
ようにすればよい。
（発明の効果）
以上説明したように、本発明によれば、（１）ソフトウ
ェアの変更や負担がないため、ソフトウェアの互換性が
維持できる。
ェアの変更や負担がないため、ソフトウェアの互換性が
維持できる。
（２）動作開始に際し、待ち時間がないので、処理速度
の低下を防止することができる。
の低下を防止することができる。
（３）待つための回路が必要でないため、ハードウェア
の構成が簡単になる、 等の効果を奏するものである。
の構成が簡単になる、 等の効果を奏するものである。
第１図は、本発明の一実施例のブロック図、第２図は、
情報処理装置のソフトウェアの構成図、第３図は、メモ
リ上のアプリケーション、ＢｒＯ３、Ｏ８及びベクタの
配置図、第４図は、アプリケーションがデバイス使用要
求したときの動作を示すフローチャート、第５図及び第
６図は、それぞれ従来技術における省電力方式を示すブ
ロック図、第７図及び第８図は、従来技術における電源
又はクロックが安定するまでの待ち時間を示す図である
。 １−ＣＰＵ、 ２ａ、２ｂ−・デバイ、７．Ａ、Ｂ。 ３ａ、３ｂ・・・電源又はクロック供給源Ａ、Ｂ。 ４ａ、４ｂ・・・電源又はクロック制御回路Ａ、Ｂ、７
・・・メモリ、 ８ ・・・検出回路。 特許出願人 株式会社 リ コー 第２図 第３図 第４図 第５図
情報処理装置のソフトウェアの構成図、第３図は、メモ
リ上のアプリケーション、ＢｒＯ３、Ｏ８及びベクタの
配置図、第４図は、アプリケーションがデバイス使用要
求したときの動作を示すフローチャート、第５図及び第
６図は、それぞれ従来技術における省電力方式を示すブ
ロック図、第７図及び第８図は、従来技術における電源
又はクロックが安定するまでの待ち時間を示す図である
。 １−ＣＰＵ、 ２ａ、２ｂ−・デバイ、７．Ａ、Ｂ。 ３ａ、３ｂ・・・電源又はクロック供給源Ａ、Ｂ。 ４ａ、４ｂ・・・電源又はクロック制御回路Ａ、Ｂ、７
・・・メモリ、 ８ ・・・検出回路。 特許出願人 株式会社 リ コー 第２図 第３図 第４図 第５図
Claims (2)
- （１）情報処理装置を構成する少なくとも一部のブロッ
クに対して電源又はクロックの供給を制御する制御回路
と、ＣＰＵがメモリ上の１又は複数の特定領域を読みに
行ったことを検出して特定領域毎に信号を出力する検出
回路とを備え、前記検出回路から出力された信号により
前記制御回路を駆動し、電源又はクロックの供給を開始
させることを特徴とする省電力回路。 - （２）特定領域が割込みベクタ部であることを特徴とす
る請求項（１）記載の省電力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322385A JPH04195316A (ja) | 1990-11-28 | 1990-11-28 | 省電力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322385A JPH04195316A (ja) | 1990-11-28 | 1990-11-28 | 省電力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04195316A true JPH04195316A (ja) | 1992-07-15 |
Family
ID=18143070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2322385A Pending JPH04195316A (ja) | 1990-11-28 | 1990-11-28 | 省電力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04195316A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
-
1990
- 1990-11-28 JP JP2322385A patent/JPH04195316A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US7356717B2 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| EP0419908A2 (en) | Computer system with a sleep mode function | |
| JPH0667768A (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| JPH10228340A (ja) | 電子装置 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JP3437238B2 (ja) | コンピュータ、コンピュータシステム及びその制御方法 | |
| JPH1153049A (ja) | コンピュータシステム | |
| JPH04195316A (ja) | 省電力回路 | |
| JP2667411B2 (ja) | パーソナルコンピュータ | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH09138720A (ja) | 表示制御装置 | |
| JP2000285227A (ja) | 情報処理装置とその制御方法 | |
| JPS60263395A (ja) | マイクロ・プロセツサ | |
| KR940001683B1 (ko) | 슬리프 모드 기능을 구비하는 컴퓨터 시스템 | |
| JP2001184304A (ja) | コマンドパケット自動受信シーケンス回路 | |
| JP3231683B2 (ja) | シリアル・データ転送方法及び装置 | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JP3489174B2 (ja) | 半導体集積回路 | |
| JPH0264725A (ja) | 半導体集積回路装置 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH07191954A (ja) | マイクロコンピュータシステム |