JPH04186866A - 半導体装置における電源線の配線方法及び電源配線決定装置 - Google Patents
半導体装置における電源線の配線方法及び電源配線決定装置Info
- Publication number
- JPH04186866A JPH04186866A JP2316789A JP31678990A JPH04186866A JP H04186866 A JPH04186866 A JP H04186866A JP 2316789 A JP2316789 A JP 2316789A JP 31678990 A JP31678990 A JP 31678990A JP H04186866 A JPH04186866 A JP H04186866A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- logic circuit
- wiring
- logic
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 5
- 238000004088 simulation Methods 0.000 claims abstract description 8
- 238000004364 calculation method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 241000536416 Tinopsis Species 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｉ概要：
半導体装置における電源線の配線方法及び電源配線決定
装置に関し、 各論理回路の動作を保証できるとともに、チンプサイス
の縮小化を図ることかできることを目的とし、 半導体装置の論理回路データと、二の半導体装置の動作
を調へるための動作テスト信号データとに基づいて論理
ノミュレーノヨンを実行し、論理シミュレーノヨン結果
に基づいて各論理回路の動作周波数を求め、各論理回路
の動作周波数に応じて当該論理回路に電源を供給するた
めの電源線の配線幅を決定するようにした。
装置に関し、 各論理回路の動作を保証できるとともに、チンプサイス
の縮小化を図ることかできることを目的とし、 半導体装置の論理回路データと、二の半導体装置の動作
を調へるための動作テスト信号データとに基づいて論理
ノミュレーノヨンを実行し、論理シミュレーノヨン結果
に基づいて各論理回路の動作周波数を求め、各論理回路
の動作周波数に応じて当該論理回路に電源を供給するた
めの電源線の配線幅を決定するようにした。
一産業上の利用分野二
本発明は半導体装置における電源線の配線方法及び電源
配線決定装置に関するものである。
配線決定装置に関するものである。
近年のＬＳＩは大規模化、高速化か図られ、そのために
動作保証、チノプサイスの縮１１＼か要求されている。
動作保証、チノプサイスの縮１１＼か要求されている。
そのために各論理回路の動作周波数に応じて当該論理回
路に電源を供給する電源線の配線幅を調節する必要かあ
る。
路に電源を供給する電源線の配線幅を調節する必要かあ
る。
］従来の技述蒼
従来、例えは多層配線構造の半導体装置では、第１層配
線層において各論理回路に対して所定配線幅を持つ基準
電源線を配線するとともに、第２層配線層において補償
用の基準電源線を所定間隔て配線している。そして、各
論理回路に電源を供給するための電源線を、第１層配線
層の基準電源線と当該論理回路上を通過する第２層配線
−の基準電源線とにより構成しており、各論理回路に対
する電源線の配線幅、耶ち電ＪＦ？、線を構成する全て
の基準電源線の配線幅の合計は、入力信号に基つく各論
理回路の動作周波数と無関係に決まっている。
線層において各論理回路に対して所定配線幅を持つ基準
電源線を配線するとともに、第２層配線層において補償
用の基準電源線を所定間隔て配線している。そして、各
論理回路に電源を供給するための電源線を、第１層配線
層の基準電源線と当該論理回路上を通過する第２層配線
−の基準電源線とにより構成しており、各論理回路に対
する電源線の配線幅、耶ち電ＪＦ？、線を構成する全て
の基準電源線の配線幅の合計は、入力信号に基つく各論
理回路の動作周波数と無関係に決まっている。
二発明か解決しようとする課題Ｉ
しかしなから、従来の半導体装置では第２層配線層の補
償電源線か所定間隔て配線されているため、動作周波数
の低い論理回路にとっては過剰配線となって第２層配線
層か無駄に使用されることとなり、チソプサイスか大き
くなるという問題点かあった。又、動作周波数の高い論
理回路にとっては第２層配線層の補償電源線か不足する
場合かあり、その動作を補償てきないという問題点かあ
った。
償電源線か所定間隔て配線されているため、動作周波数
の低い論理回路にとっては過剰配線となって第２層配線
層か無駄に使用されることとなり、チソプサイスか大き
くなるという問題点かあった。又、動作周波数の高い論
理回路にとっては第２層配線層の補償電源線か不足する
場合かあり、その動作を補償てきないという問題点かあ
った。
本発明は上記問題点を解決するためになされたものであ
って、各論理回路の動作を保証できるとともに、チソプ
サイスの縮小化を図ることかできることを目的とするっ 二課題を解決するための手段］ 第１図は本発明の原理説明図である。
って、各論理回路の動作を保証できるとともに、チソプ
サイスの縮小化を図ることかできることを目的とするっ 二課題を解決するための手段］ 第１図は本発明の原理説明図である。
論理シミュレータ部１は、半導体装置の論理回路データ
と、この半導体装置に入力しその動作を調へるための動
作テスト信号データとに基づいて論理シミュレーション
を実行し、各論理回路の出力信号データを出力する。
と、この半導体装置に入力しその動作を調へるための動
作テスト信号データとに基づいて論理シミュレーション
を実行し、各論理回路の出力信号データを出力する。
周波数算出部２は論理ノミュレータ部ｌからの出力信号
データに基づいて各論理回路の動作周波数を算出する。
データに基づいて各論理回路の動作周波数を算出する。
そして、電源線算出部３は、周波数算出部２による各論
理回路の動作周波数と、予め動作周波数に応じて設定さ
れた電源線の配線幅とに基づいて各論理回路に電源を供
給するだめの電源線の配線幅を算出する。
理回路の動作周波数と、予め動作周波数に応じて設定さ
れた電源線の配線幅とに基づいて各論理回路に電源を供
給するだめの電源線の配線幅を算出する。
又、各論理回路に対する電源線は１本又は複数本の所定
配線幅をもつ基準電源線からなり、電源線算出部３は各
論理回路の動作周波数に応じて電源線を構成する基準電
源線の本数を算出する二とにより電源線の配線幅を算出
するとともに、各基準電源線間の配線間隔を算出する。
配線幅をもつ基準電源線からなり、電源線算出部３は各
論理回路の動作周波数に応じて電源線を構成する基準電
源線の本数を算出する二とにより電源線の配線幅を算出
するとともに、各基準電源線間の配線間隔を算出する。
］作用二
従って、各論理回路の動作周波数に応じて当該論理回路
に対する電源線の配線幅か算出されるので、各論理回路
に対する電源線の配線幅か過剰となったり不足したりす
ることはなく、各論理回路の動作か保証される。又、各
論理回路に対する電源線の配線幅か過剰となることかな
いので、配線領域か無駄に使用されることはなく、配線
効率か向上しチップサイズの縮小化か可能となる。
に対する電源線の配線幅か算出されるので、各論理回路
に対する電源線の配線幅か過剰となったり不足したりす
ることはなく、各論理回路の動作か保証される。又、各
論理回路に対する電源線の配線幅か過剰となることかな
いので、配線領域か無駄に使用されることはなく、配線
効率か向上しチップサイズの縮小化か可能となる。
又、各論理回路に対する電源線か１本又は複数本の所定
配線幅をもつ基準電源線で構成される場合には、基準電
源線の本数か算出されることにより電源線の配線幅か算
出されるとともに、各基準電源線間の配線間隔か算出さ
れるので、各論理回路に対する基準電源線の本数か過剰
となることはなく、従って、配線間隔に相当する配線領
域か無駄に使用されることはなく、配線効率が確実に向
上しチップサイズの縮小化かより容易となる。
配線幅をもつ基準電源線で構成される場合には、基準電
源線の本数か算出されることにより電源線の配線幅か算
出されるとともに、各基準電源線間の配線間隔か算出さ
れるので、各論理回路に対する基準電源線の本数か過剰
となることはなく、従って、配線間隔に相当する配線領
域か無駄に使用されることはなく、配線効率が確実に向
上しチップサイズの縮小化かより容易となる。
１実施例］
以下、本発明を具体化した一実施例を第２〜５図に従っ
て説明する。
て説明する。
第２図は一実施例における電源配線決定装置ＩＯを示し
ている。この電源配線決定装置１０は論理回路データフ
ァイル］１、動作テスト信号データファイル１２、論理
シミュレータ部１３、出力信号データファイル１４、周
波数算出部１５、電源線算出部１９及び電源線２−タフ
フィル２０を備えて構成されている。
ている。この電源配線決定装置１０は論理回路データフ
ァイル］１、動作テスト信号データファイル１２、論理
シミュレータ部１３、出力信号データファイル１４、周
波数算出部１５、電源線算出部１９及び電源線２−タフ
フィル２０を備えて構成されている。
論理回路データファイル１）にはＬＳＩを構成する各種
論理フロックのデータが記憶されており、例えは第３図
に示すＬＳｒｓｏでは分周回路３１ Ａとロンツク回路
３１Ｂとを備えた論理フロック３１、分周回路３２Ａと
ロンツク回路３２Ｂとを備えた論理ブロック３２、分周
回路３３Ａとロンツク回路３３Ｂとを備えた論理フロッ
ク３３等のデータか記憶されている２動作テスト信号デ
ータファイル１２にはＬＳＩの動作を調べるための動
−作テスト信号データか記憶されており、例えは第４図
に示すように周期Ｔ及びパターン数Ｐｎを持つメインク
ロック信号のデータか記憶されている。
論理フロックのデータが記憶されており、例えは第３図
に示すＬＳｒｓｏでは分周回路３１ Ａとロンツク回路
３１Ｂとを備えた論理フロック３１、分周回路３２Ａと
ロンツク回路３２Ｂとを備えた論理ブロック３２、分周
回路３３Ａとロンツク回路３３Ｂとを備えた論理フロッ
ク３３等のデータか記憶されている２動作テスト信号デ
ータファイル１２にはＬＳＩの動作を調べるための動
−作テスト信号データか記憶されており、例えは第４図
に示すように周期Ｔ及びパターン数Ｐｎを持つメインク
ロック信号のデータか記憶されている。
論理シミュレータ部１３は、論理回路データファイル１
１から各論理回路のデータを入力するとともに、動作テ
スト信号データファイル１２から例えば第４図に示すメ
インクロック信号データを入力し、論理シミュレーショ
ンを実行する。そして、論理ノミュレータ部１３は各論
理回路フロックについて、例えば第４図に示す出力信号
データを出力し、出力信号データファイル１４に記憶さ
せる。
１から各論理回路のデータを入力するとともに、動作テ
スト信号データファイル１２から例えば第４図に示すメ
インクロック信号データを入力し、論理シミュレーショ
ンを実行する。そして、論理ノミュレータ部１３は各論
理回路フロックについて、例えば第４図に示す出力信号
データを出力し、出力信号データファイル１４に記憶さ
せる。
周波数算出部１５は変化回数算出回路１６、テスト時間
算出回路１７及び演算回路１８で構成されている。変化
回数算出回路１６は出力信号データファイル１４から例
えば第４図に示す出力信号データを入力し、テスト時間
内においてその出力信号の変化回数、即ち、ｒ）（Ｊか
ら「Ｌ」、又は「Ｌ」から「Ｈ」への変化回数０１を算
出する。
算出回路１７及び演算回路１８で構成されている。変化
回数算出回路１６は出力信号データファイル１４から例
えば第４図に示す出力信号データを入力し、テスト時間
内においてその出力信号の変化回数、即ち、ｒ）（Ｊか
ら「Ｌ」、又は「Ｌ」から「Ｈ」への変化回数０１を算
出する。
テスト時間算出回路１７は変化回数算出回路１６か出力
信号データファイル１４から入力した出力信号データに
対応する動作テスト信号データ、即ち、第４図に示すメ
インクロック信号データを動作テスト信号データファイ
ル１２から入力し、そのメインクロック信号データの周
期Ｔとパターン数Ｐｎとを乗することによりテスト時間
（ＴンＰｎ）を算出する。
信号データファイル１４から入力した出力信号データに
対応する動作テスト信号データ、即ち、第４図に示すメ
インクロック信号データを動作テスト信号データファイ
ル１２から入力し、そのメインクロック信号データの周
期Ｔとパターン数Ｐｎとを乗することによりテスト時間
（ＴンＰｎ）を算出する。
演算回路１８は変化回数算出回路１６により算出された
出力信号データの変化回数Ｃｉを２で除するとともに、
テスト時間算出回路１７により算出されたテスト時間（
ＴＸＰｎ）で除することにより、動作周波数Ｆ （＝Ｃ
１ｙ’２ （Ｔ・、Ｐｎ））を算出し、その動作周波数
Ｆを次段の電源線算出部１９に出力する。
出力信号データの変化回数Ｃｉを２で除するとともに、
テスト時間算出回路１７により算出されたテスト時間（
ＴＸＰｎ）で除することにより、動作周波数Ｆ （＝Ｃ
１ｙ’２ （Ｔ・、Ｐｎ））を算出し、その動作周波数
Ｆを次段の電源線算出部１９に出力する。
電源線算出部１９には予め論理回路ブロックの動作周波
数に応じてその論理回路フロックに電源を供給するため
の電源線の配線幅及び配線間隔か設定されている。即ち
、本実施例における論理回路フロックに対する電源線は
、例えは第５図に示すように、少なくとも半導体チップ
４０の外周縁に沿うメイン電源ＶＤＤ、 ＶＣＣから
第１層配線層にて左右方向に延設される所定配線幅を持
つ基準電源線４３を含むとともに、第２層配線層にて配
線間隔！をもって上下方向に延設されかつ論理回路ブロ
ック上を通過する補償用の基準電源線４４を含んで構成
されている。尚、基準電源線４４の配線幅は基準電源線
４３の配線幅と等しく設定されている。従って、電源線
の配線幅は当該電源線を構成する全ての基準電源線４３
．基準電源線４４の配線幅の合計で定義され、配線間隔
ｆは当該電源線を構成する補償用基準電源線４４の本数
と論理回路ブロックの大きさとに基づいて定義されてい
る。
数に応じてその論理回路フロックに電源を供給するため
の電源線の配線幅及び配線間隔か設定されている。即ち
、本実施例における論理回路フロックに対する電源線は
、例えは第５図に示すように、少なくとも半導体チップ
４０の外周縁に沿うメイン電源ＶＤＤ、 ＶＣＣから
第１層配線層にて左右方向に延設される所定配線幅を持
つ基準電源線４３を含むとともに、第２層配線層にて配
線間隔！をもって上下方向に延設されかつ論理回路ブロ
ック上を通過する補償用の基準電源線４４を含んで構成
されている。尚、基準電源線４４の配線幅は基準電源線
４３の配線幅と等しく設定されている。従って、電源線
の配線幅は当該電源線を構成する全ての基準電源線４３
．基準電源線４４の配線幅の合計で定義され、配線間隔
ｆは当該電源線を構成する補償用基準電源線４４の本数
と論理回路ブロックの大きさとに基づいて定義されてい
る。
そして、電源線算出部１９はこれらの設定値と前記演算
回路１８からの動作周波数Ｆとに基づいて、基準電源線
４３と補償用基準電源線４４の本数とを算出することに
より論理フロックに対する電源線の配線幅を算出すると
ともに、補償用基準電源線４４の配線間隔を算出し、電
源線データファイル２０に記憶させる。
回路１８からの動作周波数Ｆとに基づいて、基準電源線
４３と補償用基準電源線４４の本数とを算出することに
より論理フロックに対する電源線の配線幅を算出すると
ともに、補償用基準電源線４４の配線間隔を算出し、電
源線データファイル２０に記憶させる。
第５図は論理回路データファイル１１の論理回路データ
に基づいて半導体チップ４０に論理回路フロック４１．
４２をレイアウトするとともに、当該論理回路ブロック
４Ｌ４２に対応する電源線データファイル２０の電源線
データに基づいて電源線をレイアウトした結果である。
に基づいて半導体チップ４０に論理回路フロック４１．
４２をレイアウトするとともに、当該論理回路ブロック
４Ｌ４２に対応する電源線データファイル２０の電源線
データに基づいて電源線をレイアウトした結果である。
動作周波数の低い論理回路フロック４１においては電源
線は第１層配線層の・基準電源線４３のみてあり、動作
周波数の高い論理回路フロック４２においてｊは電源線
は第１層配線層の基準電源線４３と、配線間隔ｌにて配
線された複数の補償用基準電源線４４とで構成されてい
る。
線は第１層配線層の・基準電源線４３のみてあり、動作
周波数の高い論理回路フロック４２においてｊは電源線
は第１層配線層の基準電源線４３と、配線間隔ｌにて配
線された複数の補償用基準電源線４４とで構成されてい
る。
このように、本実施例では各論理回路フロ、ツクの動作
周波数に応じて当該論理回路フロックに対する電源線の
配線幅か所定配線幅を持つ基準電源線４３．４４の本数
にて算出されるので、各論理回路ブロックに対する電源
線の配線幅か過剰となったり不足したすせずに、各論理
回路フロ、ツクの動作を保証することができる。
周波数に応じて当該論理回路フロックに対する電源線の
配線幅か所定配線幅を持つ基準電源線４３．４４の本数
にて算出されるので、各論理回路ブロックに対する電源
線の配線幅か過剰となったり不足したすせずに、各論理
回路フロ、ツクの動作を保証することができる。
又、本実施例では各論理回路ブロックの動作周波数に応
じて各論理回路ブロックに対する第２層配線層の補償用
基準電源線４４の本数か算出されるとともに、各基準電
源線４４間の配線間隔ｒか算出されるので、各論理回路
ブロックに対する基準電源線４４の本数か過剰となるこ
とはない。従って、配線間隔に相当する第２層配線層の
配線領域か無駄に使用されないので、配線効率か確実に
向上しチップサイズの縮小化を確実に行うことかできる
。特に、第５図に示すように補償用基準電源線４４を必
要としない動作周波数の低い論理回路フロック４１ては
、第２層配線層における論理回路フロック４１上の領域
を他の配線に使用することかできるので、配線効率を確
実に向上してチップサイズの縮小化をより確実に行う二
とかできる。
じて各論理回路ブロックに対する第２層配線層の補償用
基準電源線４４の本数か算出されるとともに、各基準電
源線４４間の配線間隔ｒか算出されるので、各論理回路
ブロックに対する基準電源線４４の本数か過剰となるこ
とはない。従って、配線間隔に相当する第２層配線層の
配線領域か無駄に使用されないので、配線効率か確実に
向上しチップサイズの縮小化を確実に行うことかできる
。特に、第５図に示すように補償用基準電源線４４を必
要としない動作周波数の低い論理回路フロック４１ては
、第２層配線層における論理回路フロック４１上の領域
を他の配線に使用することかできるので、配線効率を確
実に向上してチップサイズの縮小化をより確実に行う二
とかできる。
尚、本実施例においては第１層配線層の基準電源線４３
及び第２層配線層の補償用基準電源線４４の配線幅を等
しく設定したか、基準電源線４３．４４の配線幅を異な
る値としてもよい。
及び第２層配線層の補償用基準電源線４４の配線幅を等
しく設定したか、基準電源線４３．４４の配線幅を異な
る値としてもよい。
■発明の効果■。
以上詳述したように、第１及び第３発明によれは各論理
回路の動作周波数に応じて当該論理回路に対する電源線
の配線幅か算出されるので、各論理回路に対する電源線
の配線幅か過剰となったり不足したりすることはなく、
各論理回路の動作を保証することかできるとともに、各
論理回路に対する電源線の配線幅か過剰となることかな
いため、配線領域か無駄に使用されることはなく、配線
効率を向上してチップサイズの縮小化を図ることかでき
る。
回路の動作周波数に応じて当該論理回路に対する電源線
の配線幅か算出されるので、各論理回路に対する電源線
の配線幅か過剰となったり不足したりすることはなく、
各論理回路の動作を保証することかできるとともに、各
論理回路に対する電源線の配線幅か過剰となることかな
いため、配線領域か無駄に使用されることはなく、配線
効率を向上してチップサイズの縮小化を図ることかでき
る。
又、第２及び第４発明によれは基準電源線の本数か算出
されることにより電源線の配線幅か算出されるとともに
、各基準電、原線間の配線間隔か算出されるので、各論
理回路に対する基準電源線の本数か過剰となることはな
く、従って、配線間隔に相当する配線領域か無駄に使用
されることはないので、配線効率を確実に向上してチッ
プサイズの縮小化をより確実に行うことかできる。
されることにより電源線の配線幅か算出されるとともに
、各基準電、原線間の配線間隔か算出されるので、各論
理回路に対する基準電源線の本数か過剰となることはな
く、従って、配線間隔に相当する配線領域か無駄に使用
されることはないので、配線効率を確実に向上してチッ
プサイズの縮小化をより確実に行うことかできる。
第１図は本発明の原理説明図、
第２図は一実施例を示すフロック図、
第３図は論理設計データを示す図、
第４図は一実施例の作用説明図、
第５図は配置配線処理後のレイアウト図である。
図において、
１は論理ノミュレータ部、
２は周波数算出部、
３は電源線算出部である。
第１図
本発明の原理説明図
処理結果
Claims (1)
- 【特許請求の範囲】 １、半導体装置の論理回路データと、この半導体装置に
入力しその動作を調べるための動作テスト信号データと
に基づいて論理シミュレーションを実行し、論理シミュ
レーション結果に基づいて各論理回路の動作周波数を求
め、各論理回路の動作周波数に応じて当該論理回路に電
源を供給するための電源線の配線幅を決定するようにし
たことを特徴とする半導体装置の電源線の配線方法。 ２、各論理回路に対する電源線は１本又は複数本の所定
配線幅をもつ基準電源線からなり、各論理回路の動作周
波数に応じて電源線を構成する基準電源線の本数を決定
することにより電源線の配線幅を決定するとともに、各
基準電源線間の配線間隔を決定するようにしたことを特
徴とする請求項１に記載の半導体装置の電源線の配線方
法。 ３、半導体装置の論理回路データと、この半導体装置に
入力しその動作を調べるための動作テスト信号データと
に基づいて論理シミュレーションを実行し、各論理回路
の出力信号データを出力する論理シミュレータ部（１）
と、 前記論理シミュレータ部（１）からの出力信号データに
基づいて各論理回路の動作周波数を算出する周波数算出
部（２）と、 前記周波数算出部（２）による各論理回路の動作周波数
と予め動作周波数に応じて設定された電源線の配線幅と
に基づいて各論理回路に電源を供給するための電源線の
配線幅を算出する電源線算出部（３）と を備えたことを特徴とする電源配線決定装置。 ４、各論理回路に対する電源線は１本又は複数本の所定
配線幅をもつ基準電源線からなり、前記電源線算出部（
３）は各論理回路の動作周波数に応じて電源線を構成す
る基準電源線の本数を算出することにより電源線の配線
幅を算出するとともに、各基準電源線間の配線間隔を算
出することを特徴とする請求項３に記載の電源配線決定
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316789A JPH04186866A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置における電源線の配線方法及び電源配線決定装置 |
| US08/494,146 US5502649A (en) | 1990-11-21 | 1995-06-23 | Method and apparatus for determining power supply wirings of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316789A JPH04186866A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置における電源線の配線方法及び電源配線決定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186866A true JPH04186866A (ja) | 1992-07-03 |
Family
ID=18080941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2316789A Pending JPH04186866A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置における電源線の配線方法及び電源配線決定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5502649A (ja) |
| JP (1) | JPH04186866A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073868A (ja) * | 2008-09-18 | 2010-04-02 | Renesas Technology Corp | 半導体装置 |
| JP2013214071A (ja) * | 2005-03-08 | 2013-10-17 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689432A (en) * | 1995-01-17 | 1997-11-18 | Motorola, Inc. | Integrated circuit design and manufacturing method and an apparatus for designing an integrated circuit in accordance with the method |
| US5808900A (en) * | 1996-04-30 | 1998-09-15 | Lsi Logic Corporation | Memory having direct strap connection to power supply |
| US6148390A (en) * | 1996-06-12 | 2000-11-14 | Quicklogic Corporation | Techniques and circuits for high yield improvements in programmable devices using redundant logic |
| US6075934A (en) * | 1997-05-01 | 2000-06-13 | Motorola, Inc. | Method for optimizing contact pin placement in an integrated circuit |
| US6083271A (en) * | 1998-05-05 | 2000-07-04 | Lsi Logic Corporation | Method and apparatus for specifying multiple power domains in electronic circuit designs |
| US6279142B1 (en) | 1998-10-02 | 2001-08-21 | International Business Machines Corporation | Method of on-chip interconnect design |
| US6338025B1 (en) | 1998-10-08 | 2002-01-08 | International Business Machines Corp. | Data processing system and method to estimate power in mixed dynamic/static CMOS designs |
| DE10348167A1 (de) * | 2003-10-16 | 2005-03-10 | Infineon Technologies Ag | Verfahren zum Verdrahten von Schaltelementen in einer integrierten Schaltung |
| JP5079342B2 (ja) | 2007-01-22 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173855A (ja) * | 1984-02-20 | 1985-09-07 | Hitachi Ltd | 集積回路 |
| JPS6110253A (ja) * | 1984-06-26 | 1986-01-17 | Nec Corp | 半導体集積回路 |
| JPS63104443A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 大規模集積回路 |
| JPS63293854A (ja) * | 1987-05-26 | 1988-11-30 | Nec Ic Microcomput Syst Ltd | ゲ−トアレイ |
| JPH01205546A (ja) * | 1988-02-12 | 1989-08-17 | Hitachi Ltd | 半導体集積回路装置 |
| JP2803119B2 (ja) * | 1988-12-23 | 1998-09-24 | 日本電気株式会社 | Ｃｍｏｓゲートアレイ消費電力計算方式 |
| US5051938A (en) * | 1989-06-23 | 1991-09-24 | Hyduke Stanley M | Simulation of selected logic circuit designs |
| US5218551A (en) * | 1990-04-30 | 1993-06-08 | International Business Machines Corporation | Timing driven placement |
| JP2580065B2 (ja) * | 1990-07-17 | 1997-02-12 | 株式会社日立製作所 | 大規模集積回路の電源配線方法 |
-
1990
- 1990-11-21 JP JP2316789A patent/JPH04186866A/ja active Pending
-
1995
- 1995-06-23 US US08/494,146 patent/US5502649A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214071A (ja) * | 2005-03-08 | 2013-10-17 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
| US9262985B2 (en) | 2005-03-08 | 2016-02-16 | Epson Imaging Devices Corporation | Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus |
| JP2010073868A (ja) * | 2008-09-18 | 2010-04-02 | Renesas Technology Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5502649A (en) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4160733B2 (ja) | 集積回路内のマクロを横切る配線をマクロ内に設計する方法およびシステム | |
| JP2800527B2 (ja) | フロアプラン装置 | |
| JP2001022816A (ja) | 半導体集積回路装置のレイアウト方法 | |
| JPH04186866A (ja) | 半導体装置における電源線の配線方法及び電源配線決定装置 | |
| US6684373B1 (en) | Optimize global net timing with repeater buffers | |
| US7399648B2 (en) | Methods and apparatus for determining location-based on-chip variation factor | |
| JP2004246557A (ja) | 半導体集積回路の検証方法及びレイアウト方法 | |
| JP2521041B2 (ja) | 集積回路における配線方法 | |
| JP2798048B2 (ja) | 半導体集積回路の自動配置方法 | |
| JP2817476B2 (ja) | 集積回路の予測配線長計算法 | |
| JPH033348A (ja) | Ｌｓｉの設計方法 | |
| JPH02171861A (ja) | Ｃｍｏｓゲートアレイ消費電力計算方式 | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| JPH03175720A (ja) | 半導体集積回路 | |
| US6721931B2 (en) | System and method for simplifying clock construction and analysis | |
| JP3091013B2 (ja) | Ｌｓｉ設計用データベースの作成装置 | |
| JPH09232436A (ja) | 論理合成方法及び装置並びに半導体集積回路設計方法 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| Nayak et al. | Power optimization issues in dual voltage design | |
| JPH03104138A (ja) | 階層設計処理方式 | |
| JPH10340959A (ja) | レイアウト方法 | |
| JPH11272725A (ja) | ライブラリ生成方法およびシミュレーション方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JPH09251484A (ja) | 配線パターン作成装置 | |
| EP0352523A2 (en) | Method of providing a layout for a data path block |