JPH04178998A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04178998A JPH04178998A JP2307633A JP30763390A JPH04178998A JP H04178998 A JPH04178998 A JP H04178998A JP 2307633 A JP2307633 A JP 2307633A JP 30763390 A JP30763390 A JP 30763390A JP H04178998 A JPH04178998 A JP H04178998A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pair
- transistors
- input
- emitters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000000295 complement effect Effects 0.000 claims abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バイポーラトランジスタによるエミッタフォロワ型差動
増幅器に関し、 エミッタフォロワ型差動増幅器で使用するバイポーラト
ランジスタのベース・エミッタ間に生しる逆バイアスを
緩和してトランジスタ特性の劣化を防止することを目的
とし、 一対のバイポーラトランジスタのエミッタを互いに接続
して構成されるエミッタフォロワ型差動増幅器の各トラ
ンジスタのベースには一対の入力ハイポーラトランジス
タのエミッタを接続し、該一対の入力トランジスタのベ
ースには相補入力信号を入力してエミッタフォロワ型差
動増幅器の各トランジスタから出力信号を出力する半導
体集積回路であって、前記入力トランジスタのエミッタ
間には一対のダイオードを互いに極性を逆方向にして接
続して構成する。
増幅器に関し、 エミッタフォロワ型差動増幅器で使用するバイポーラト
ランジスタのベース・エミッタ間に生しる逆バイアスを
緩和してトランジスタ特性の劣化を防止することを目的
とし、 一対のバイポーラトランジスタのエミッタを互いに接続
して構成されるエミッタフォロワ型差動増幅器の各トラ
ンジスタのベースには一対の入力ハイポーラトランジス
タのエミッタを接続し、該一対の入力トランジスタのベ
ースには相補入力信号を入力してエミッタフォロワ型差
動増幅器の各トランジスタから出力信号を出力する半導
体集積回路であって、前記入力トランジスタのエミッタ
間には一対のダイオードを互いに極性を逆方向にして接
続して構成する。
この発明はバイポーラトランジスタによるエミッタフォ
ロワ型差動増幅器に関するものである。
ロワ型差動増幅器に関するものである。
近年の半導体集積回路を構成するバイポーラトランジス
タはその速度の向上を図るためにベース及びエミッタの
不純物拡散濃度か高くなり、エミッタ領域か小さくなる
傾向にある。このため、へ−ス・エミッタ間の逆バイア
スによりトランジスタ特性か劣化し易くなっているため
、このような逆バイアスによるトランジスタ特性の劣化
を防止する回路構成が必要となっている。
タはその速度の向上を図るためにベース及びエミッタの
不純物拡散濃度か高くなり、エミッタ領域か小さくなる
傾向にある。このため、へ−ス・エミッタ間の逆バイア
スによりトランジスタ特性か劣化し易くなっているため
、このような逆バイアスによるトランジスタ特性の劣化
を防止する回路構成が必要となっている。
半導体記憶装置内でセンスアンプとして使用されるエミ
ッタフォロワ型差動増幅器の従来例を第４図に従って説
明すると、エミッタカップルトランジスタＴ ｒｌ、
Ｔ ｒ２のエミッタには定電流源１ａか接続され、コ
レクタには抵抗Ｒ１，Ｒ２を介して電源〜’ｃｃか供給
されている。トランジスタＴ「１゜Ｔｒ２のベースは一
対の入力トランジスタＴｒ３． Ｔｒ４のエミッタに
接続され、両人力トランジスタＴｒ３． Ｔｒ４のエ
ミッタはそれぞれ定電流源１ｂ、ＩＣに接続されている
っまた、入力トランジスタＴｒ３． Ｔｒ４のベースに
は相補入力信号ＩＮ、ＩＮか入力され、コレクタには電
源＼４ｃｃか供給されている。
ッタフォロワ型差動増幅器の従来例を第４図に従って説
明すると、エミッタカップルトランジスタＴ ｒｌ、
Ｔ ｒ２のエミッタには定電流源１ａか接続され、コ
レクタには抵抗Ｒ１，Ｒ２を介して電源〜’ｃｃか供給
されている。トランジスタＴ「１゜Ｔｒ２のベースは一
対の入力トランジスタＴｒ３． Ｔｒ４のエミッタに
接続され、両人力トランジスタＴｒ３． Ｔｒ４のエ
ミッタはそれぞれ定電流源１ｂ、ＩＣに接続されている
っまた、入力トランジスタＴｒ３． Ｔｒ４のベースに
は相補入力信号ＩＮ、ＩＮか入力され、コレクタには電
源＼４ｃｃか供給されている。
このような構成により入力トランジスタＴ「３゜Ｔｒ４
に相補入力信号Ｉ［、ＩＮか入力されると、差動増幅器
のトランジスタＴ ｒｌ、 Ｔ ｒ２のコレクタから
出力信号ＯＵＴ、ＯＵＴがそれぞれ出力される。
に相補入力信号Ｉ［、ＩＮか入力されると、差動増幅器
のトランジスタＴ ｒｌ、 Ｔ ｒ２のコレクタから
出力信号ＯＵＴ、ＯＵＴがそれぞれ出力される。
ところが、上記のようなセンスアンプでは第５図に示す
ように入力信号ＩＮ、ＩＮの電位差が大きくなると、差
動増幅器ではトランジスタＴｒ２のエミッタ電位Ｖｅｌ
よりトランジスタＴｒｉのベース電位Ｖｂｌの方か低く
なって、同トランジスタＴｒｉのベース・エミッタ間に
逆バイアスαｌが生じる。
ように入力信号ＩＮ、ＩＮの電位差が大きくなると、差
動増幅器ではトランジスタＴｒ２のエミッタ電位Ｖｅｌ
よりトランジスタＴｒｉのベース電位Ｖｂｌの方か低く
なって、同トランジスタＴｒｉのベース・エミッタ間に
逆バイアスαｌが生じる。
そして、このような逆バイアス状態か繰り返し生じると
トランジスタＴｒｌあるいは同Ｔｒ２の特性が劣化する
という問題点がある。
トランジスタＴｒｌあるいは同Ｔｒ２の特性が劣化する
という問題点がある。
この発明の目的は、エミッタフォロワ型差動増幅器で使
用するバイポーラトランジスタのベース・エミッタ間に
生しる逆バイアスを緩和してトランジスタ特性の劣化を
防止可能とする半導体集積回路を提供することにある。
用するバイポーラトランジスタのベース・エミッタ間に
生しる逆バイアスを緩和してトランジスタ特性の劣化を
防止可能とする半導体集積回路を提供することにある。
第１図は本発明の原理説明図である。すなわち、一対の
バイポーラトランジスタＴ ｒｌ、 Ｔ ｒ２のエミ
ッタを互いに接続して構成されるエミッタフォロワ型差
動増幅器の各トランジスタのベースには一対の入カバイ
ポーラトランシスタＴ ｒ３． Ｔ ｒ４のエミッタを
接続し、該一対の人力トランジスタのベースには相補入
力信号ＩＮ、ＩＮを入力してエミッタフォロワ型差動増
幅器の各トランジスタから出力信号を出力する半導体集
積回路で、前記入力トランジスタＴ ｒ３． Ｔ ｒ
４のエミッタ間には一対のダイオ−１”Ｄ１、Ｄ２を互
いに極性を逆方向にして接続している。
バイポーラトランジスタＴ ｒｌ、 Ｔ ｒ２のエミ
ッタを互いに接続して構成されるエミッタフォロワ型差
動増幅器の各トランジスタのベースには一対の入カバイ
ポーラトランシスタＴ ｒ３． Ｔ ｒ４のエミッタを
接続し、該一対の人力トランジスタのベースには相補入
力信号ＩＮ、ＩＮを入力してエミッタフォロワ型差動増
幅器の各トランジスタから出力信号を出力する半導体集
積回路で、前記入力トランジスタＴ ｒ３． Ｔ ｒ
４のエミッタ間には一対のダイオ−１”Ｄ１、Ｄ２を互
いに極性を逆方向にして接続している。
相補入力信号ＩＮ、ＩＮの電位差か大きくなっても差動
増幅器を構成するトランジスタＴｒＬＴｒ２のベースの
電位差はダイオードＤ１、Ｄ２のいずれかの順方向電圧
降下に相当する電位差にクランプされるため、トランジ
スタＴ ｒｌ、 Ｔ ｒ２での逆バイアスの発生は防止
され、入力トランジスタＴｒ３． Ｔ’ｒ４での逆バ
イアスはダイオードＤ１、Ｄ２のいずれかの順方向電圧
降下に相当する電圧降下分だけ緩和される。
増幅器を構成するトランジスタＴｒＬＴｒ２のベースの
電位差はダイオードＤ１、Ｄ２のいずれかの順方向電圧
降下に相当する電位差にクランプされるため、トランジ
スタＴ ｒｌ、 Ｔ ｒ２での逆バイアスの発生は防止
され、入力トランジスタＴｒ３． Ｔ’ｒ４での逆バ
イアスはダイオードＤ１、Ｄ２のいずれかの順方向電圧
降下に相当する電圧降下分だけ緩和される。
以下、この発明を具体化した第一の実施例を第２図に従
って説明する。なお、前記従来例と同一構成部分は同一
番号を付してその説明を省略する。
って説明する。なお、前記従来例と同一構成部分は同一
番号を付してその説明を省略する。
この実施例はＳＲＡＭに使用したセンスアンプを示すも
のであり、そのセンスアンプ２は前記従来例に対し、入
力トランジスタＴ ｒ３． Ｔ ｒ４のエミッタ間に一
対のダイオ−ｔ”Ｄ１、Ｄ２を互いに極性を逆方向にし
て接続した点においてのみ相違する。そして、入力トラ
ンジスタＴ ｒ３． Ｔ ｒ４のベースにはデータバス
ＤＢ、ＤＢ及びコラム選択信号Ｃ８か入力される選択ゲ
ート３を介してビット線ＢＬ、ＢＬか接続され、そのビ
ット線ＢＬ、 ＢＬには例えばフリップフロップ回路
で構成される記憶セル４が接続されている。そして、記
憶セル４にはデータバスＤＢ、ＤＢに接続されたライト
アンプ５によりセル情報が書き込まれている。
のであり、そのセンスアンプ２は前記従来例に対し、入
力トランジスタＴ ｒ３． Ｔ ｒ４のエミッタ間に一
対のダイオ−ｔ”Ｄ１、Ｄ２を互いに極性を逆方向にし
て接続した点においてのみ相違する。そして、入力トラ
ンジスタＴ ｒ３． Ｔ ｒ４のベースにはデータバス
ＤＢ、ＤＢ及びコラム選択信号Ｃ８か入力される選択ゲ
ート３を介してビット線ＢＬ、ＢＬか接続され、そのビ
ット線ＢＬ、 ＢＬには例えばフリップフロップ回路
で構成される記憶セル４が接続されている。そして、記
憶セル４にはデータバスＤＢ、ＤＢに接続されたライト
アンプ５によりセル情報が書き込まれている。
さて、このように構成されたセンスアンプ２では選択ゲ
ート３にコラム選択信号Ｃ８が入力されてライトアンプ
５により記憶セル４にセル情報か書き込まれる場合には
、データバスＤＢ、ＤＢの電位差か通常の読出し動作時
に比べて大きく拡幅され、センスアンプ２の入力トラン
ジスタＴ ｒ３゜Ｔｒ４のベースに第３図に示すような
大きな振幅の入力信号ＩＮ、ＩＮが入力される。
ート３にコラム選択信号Ｃ８が入力されてライトアンプ
５により記憶セル４にセル情報か書き込まれる場合には
、データバスＤＢ、ＤＢの電位差か通常の読出し動作時
に比べて大きく拡幅され、センスアンプ２の入力トラン
ジスタＴ ｒ３゜Ｔｒ４のベースに第３図に示すような
大きな振幅の入力信号ＩＮ、ＩＮが入力される。
しかし、ダイオ−）”Ｄ１、Ｄ２の動作により差動増幅
器のトランジスタＴ ｒｌ、 Ｔ ｒ２のベース電位Ｖ
ｂｌ、 Ｖｂ２の電位差はダイオードＤＩの順方向電
圧降下Ｖｐ分にクランプされる。従って、トランジスタ
Ｔｒｉのエミッタ電位ＶｅｌはトランジスタＴ「２のベ
ース電位Ｖｂ２から同トランジスタＴｒ２のへ一ス・エ
ミッタ間電圧降下Ｘ・”ｂｅ分たけ低下した電位となっ
てベース電位Ｖｂｌとほぼ等しくなるので、同トランジ
スタＴｒｉのベース・エミッタ間に逆ｌ＼イアスは生じ
ない。
器のトランジスタＴ ｒｌ、 Ｔ ｒ２のベース電位Ｖ
ｂｌ、 Ｖｂ２の電位差はダイオードＤＩの順方向電
圧降下Ｖｐ分にクランプされる。従って、トランジスタ
Ｔｒｉのエミッタ電位ＶｅｌはトランジスタＴ「２のベ
ース電位Ｖｂ２から同トランジスタＴｒ２のへ一ス・エ
ミッタ間電圧降下Ｘ・”ｂｅ分たけ低下した電位となっ
てベース電位Ｖｂｌとほぼ等しくなるので、同トランジ
スタＴｒｉのベース・エミッタ間に逆ｌ＼イアスは生じ
ない。
一方、トランジスタＴｒ４のベース・エミッタ間には逆
バイアスα２か発生するか、その電位差はダイオードＤ
１を設けない場合にトランジスタＴｒ１のベース・エミ
ッタ間に生しる逆バイアスα１よりダイオードＤ１の順
方向電圧降下Ｖ ｐ分たけ緩和される。また、入力信号
ＩＮ、ＩＮの電位か逆転した場合にはトランジスタＴｒ
２での逆バイアスが防止され、トランジスタＴｒ３にタ
イオートＤ２の順方向電圧降下Ｖｐ分たけ緩和された逆
ノ＼イアスが生じる。
バイアスα２か発生するか、その電位差はダイオードＤ
１を設けない場合にトランジスタＴｒ１のベース・エミ
ッタ間に生しる逆バイアスα１よりダイオードＤ１の順
方向電圧降下Ｖ ｐ分たけ緩和される。また、入力信号
ＩＮ、ＩＮの電位か逆転した場合にはトランジスタＴｒ
２での逆バイアスが防止され、トランジスタＴｒ３にタ
イオートＤ２の順方向電圧降下Ｖｐ分たけ緩和された逆
ノ＼イアスが生じる。
従って、このセンスアンプ２ではトランジスタＴ ｒｌ
、 Ｔ ｒ２での逆バイアスの発生を防止し、入力トラ
ンジスタＴ ｒ３． Ｔ ｒ４に発生する逆バイアスを
緩和してトランジスタＴｒｉ〜Ｔｒ４の劣化を抑制する
ことかできる。
、 Ｔ ｒ２での逆バイアスの発生を防止し、入力トラ
ンジスタＴ ｒ３． Ｔ ｒ４に発生する逆バイアスを
緩和してトランジスタＴｒｉ〜Ｔｒ４の劣化を抑制する
ことかできる。
以上詳述したように、この発明はエミッタフォロワ型差
動増幅器で使用するバイポーラトランジスタのベース・
エミッタ間に生じる逆ノーイアスを緩和してトランジス
タ特性の劣化を防止することができる優れた効果を発揮
する。
動増幅器で使用するバイポーラトランジスタのベース・
エミッタ間に生じる逆ノーイアスを緩和してトランジス
タ特性の劣化を防止することができる優れた効果を発揮
する。
第１図は本発明の原理説明図、
第２図は本発明の一実施例を示す回路図、第３図は一実
施例の動作時における各部の電位を示す説明図、 第４図は従来例を示す回路図、 第５図は従来例の動作時における各部の電位を示す説明
図である。 図中、 Ｔ ｒｌ、 Ｔ ｒ２はバイポーラトランジスタ、Ｔ
ｒ３． Ｔ ｒ４は入力ハイポーラトランジスタ、
Ｄ１、Ｄ２はダイオード、 ＩＮ、ＩＮは相補入力信号である。 第１図 本発明の原理説明図 第３図
施例の動作時における各部の電位を示す説明図、 第４図は従来例を示す回路図、 第５図は従来例の動作時における各部の電位を示す説明
図である。 図中、 Ｔ ｒｌ、 Ｔ ｒ２はバイポーラトランジスタ、Ｔ
ｒ３． Ｔ ｒ４は入力ハイポーラトランジスタ、
Ｄ１、Ｄ２はダイオード、 ＩＮ、ＩＮは相補入力信号である。 第１図 本発明の原理説明図 第３図
Claims (1)
- 【特許請求の範囲】 １、一対のバイポーラトランジスタ（Ｔｒ１、Ｔｒ２）
のエミッタを互いに接続して構成されるエミッタフォロ
ワ型差動増幅器の各トランジスタのベースには一対の入
力バイポーラトランジスタ（Ｔｒ３、Ｔｒ４）のエミッ
タを接続し、該一対の入力トランジスタのベースには相
補入力信号（ＩＮ、■■）を入力してエミッタフォロワ
型差動増幅器の各トランジスタから出力信号を出力する
半導体集積回路であって、 前記入力トランジスタ（Ｔｒ３、Ｔｒ４）のエミッタ間
には一対のダイオード（Ｄ１、Ｄ２）を互いに極性を逆
方向にして接続したことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307633A JP3012310B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2307633A JP3012310B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04178998A true JPH04178998A (ja) | 1992-06-25 |
| JP3012310B2 JP3012310B2 (ja) | 2000-02-21 |
Family
ID=17971386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2307633A Expired - Fee Related JP3012310B2 (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012310B2 (ja) |
-
1990
- 1990-11-14 JP JP2307633A patent/JP3012310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3012310B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2588590B2 (ja) | 半導体記憶装置 | |
| US5644548A (en) | Dynamic random access memory having bipolar and C-MOS transistor | |
| US5359553A (en) | Low power ECL/MOS level converting circuit and memory device and method of converting a signal level | |
| US5172340A (en) | Double stage bipolar sense amplifier for BICMOS SRAMS with a common base amplifier in the final stage | |
| JPH0430393A (ja) | センスアンプ | |
| JPH04178998A (ja) | 半導体集積回路 | |
| JPS582435B2 (ja) | キオクカイロ | |
| US5047986A (en) | Semiconductor memory | |
| JP2548737B2 (ja) | ドライバ回路 | |
| JPH0152834B2 (ja) | ||
| JP3192012B2 (ja) | 半導体メモリ | |
| JPH04188496A (ja) | 半導体記憶装置 | |
| JPS60217725A (ja) | バツフア回路 | |
| WO1995020223B1 (en) | Bicmos memory cell with current access | |
| JPH06232725A (ja) | 半導体集積回路装置 | |
| JPS62140295A (ja) | バイポーラｒａｍセル | |
| JP2610894B2 (ja) | 半導体記憶装置 | |
| JPH01106398A (ja) | 半導体記憶装置 | |
| JPH0585999B2 (ja) | ||
| JPS61190788A (ja) | 半導体集積回路装置 | |
| JPS59229785A (ja) | バイポ−ラ型ｒａｍ | |
| JPH07312090A (ja) | 半導体装置 | |
| JPH04259987A (ja) | 半導体記憶装置 | |
| JPS5984395A (ja) | バイポ−ラ型ｒａｍ | |
| JPS6258486A (ja) | ＢｉＣＭＯＳメモリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |