JPH0417562A - サイリスタ変換器の保護方法 - Google Patents
サイリスタ変換器の保護方法Info
- Publication number
- JPH0417562A JPH0417562A JP11859090A JP11859090A JPH0417562A JP H0417562 A JPH0417562 A JP H0417562A JP 11859090 A JP11859090 A JP 11859090A JP 11859090 A JP11859090 A JP 11859090A JP H0417562 A JPH0417562 A JP H0417562A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- arm
- signal
- thyristor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000000470 constituent Substances 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はサイリスタ変換器の保護方法に係り、特に直流
送電等の高電圧のサイリスタ変換器の構成アームに通電
終了直後に印加される過電圧に対する保護に関する。
送電等の高電圧のサイリスタ変換器の構成アームに通電
終了直後に印加される過電圧に対する保護に関する。
(従来の技術)
サイリスタを多数直列または直並列に接続して構成され
る直流送電等に用いられるサイリスク変換器はアームの
通電終了直後、順耐圧特性が徐々にしか回復しないため
、所定期間逆電圧(以下余裕角と記す)を加えてから順
電圧が加わるように制御(余裕角γ一定制御)されてい
る。しかし、万−何らかの過渡的要因(系統電圧低下、
電圧歪、外需過電圧侵入等)で余裕角が所定値(サイリ
スタ素子のターンオフ時間等にリンクした値)より、小
さくなった場合、これを検出してそのアームを構成する
全サイリスタに一斉に点弧パルスを与える、いわゆる強
制点弧保護が行われる。これは対象となるアームの通電
終了直後には、そのアームを構成するサイリスタ内部に
は多数の残留キャリアが存在し、この残留キャリアが消
滅するまで順回復しないこと、及び順回復特性が、サイ
リスタ素子により大幅にばらつくことに起因して、次の
ような不具合が生じるためである。
る直流送電等に用いられるサイリスク変換器はアームの
通電終了直後、順耐圧特性が徐々にしか回復しないため
、所定期間逆電圧(以下余裕角と記す)を加えてから順
電圧が加わるように制御(余裕角γ一定制御)されてい
る。しかし、万−何らかの過渡的要因(系統電圧低下、
電圧歪、外需過電圧侵入等)で余裕角が所定値(サイリ
スタ素子のターンオフ時間等にリンクした値)より、小
さくなった場合、これを検出してそのアームを構成する
全サイリスタに一斉に点弧パルスを与える、いわゆる強
制点弧保護が行われる。これは対象となるアームの通電
終了直後には、そのアームを構成するサイリスタ内部に
は多数の残留キャリアが存在し、この残留キャリアが消
滅するまで順回復しないこと、及び順回復特性が、サイ
リスタ素子により大幅にばらつくことに起因して、次の
ような不具合が生じるためである。
短い逆電圧期間では順回復する素子と順回復しない素子
が混在しく部分転流失敗現象)、この結果順回復したサ
イリスタ素子のみに全回路電圧が加わりそのサイリスタ
素子が破損する。この現象を整理すると、−次のように
なる。
が混在しく部分転流失敗現象)、この結果順回復したサ
イリスタ素子のみに全回路電圧が加わりそのサイリスタ
素子が破損する。この現象を整理すると、−次のように
なる。
■順回復過程で順回復電圧以上の電圧が外部より加わる
とそのサイリスタ素子は自己点弧(又はブレークオーバ
ー)し、このとき電圧又は電流が大きい部分破損する。
とそのサイリスタ素子は自己点弧(又はブレークオーバ
ー)し、このとき電圧又は電流が大きい部分破損する。
■直列接続の場合順回復の特性にばらつきがあるので、
外部より順回電圧以上の電圧が加わったとき、自己点弧
がばらばら(部分転流失敗)になり■の現象が拡大し、
サイリスタ素子の破損するケースが増大する。このよう
な異常現象を防止するため前述したように、定常時には
余裕角γ一定副制御まりγが一定値以上になるような制
御を行い、過渡時には強制点弧つまり過渡的にγ≦70
(70所定値)になったら強制的にそのアームを構成す
る全サイリスタ素子に点弧パリスを供給する等の制御・
保護が行われている。前述した従来の制御点弧保護は余
裕角γが所定値γ。より大きいか否かで判定している。
外部より順回電圧以上の電圧が加わったとき、自己点弧
がばらばら(部分転流失敗)になり■の現象が拡大し、
サイリスタ素子の破損するケースが増大する。このよう
な異常現象を防止するため前述したように、定常時には
余裕角γ一定副制御まりγが一定値以上になるような制
御を行い、過渡時には強制点弧つまり過渡的にγ≦70
(70所定値)になったら強制的にそのアームを構成す
る全サイリスタ素子に点弧パリスを供給する等の制御・
保護が行われている。前述した従来の制御点弧保護は余
裕角γが所定値γ。より大きいか否かで判定している。
即ち余裕角期間における保護しかしていない。
(発明が解決しようとする課題)
しかしながら、余裕角後にサイリスタ素子には順電圧(
商用周波)が加わるが、万一この期間に雷インパルスと
か開閉インパルス状の過電圧が重畳した場合に、ばらば
らに自己点弧(部分転流失敗)現象が発生し、危険な状
況になり、サイリスタ素子が破損するケースが生じる。
商用周波)が加わるが、万一この期間に雷インパルスと
か開閉インパルス状の過電圧が重畳した場合に、ばらば
らに自己点弧(部分転流失敗)現象が発生し、危険な状
況になり、サイリスタ素子が破損するケースが生じる。
これは、余裕角γが所定値γ。(約400〜600μs
〉サイリスタ素子のターンオフ時間Tq)より十分大き
い場合でも、余裕角γ終了時近傍ではサイリスタ内部に
キャリアか残存し、サイリスタはある電圧以上の順方向
電圧に耐えられないためである。この現象について第4
図、第5図を用いて説明する。第4図は直流送電等に用
いられるサイリスタ変換器の回路構成を示し、(a)は
主回路構成を示し、(b)は変換器自身のアーム構成の
詳細を示す。
〉サイリスタ素子のターンオフ時間Tq)より十分大き
い場合でも、余裕角γ終了時近傍ではサイリスタ内部に
キャリアか残存し、サイリスタはある電圧以上の順方向
電圧に耐えられないためである。この現象について第4
図、第5図を用いて説明する。第4図は直流送電等に用
いられるサイリスタ変換器の回路構成を示し、(a)は
主回路構成を示し、(b)は変換器自身のアーム構成の
詳細を示す。
1はサイリスタ変換器、2はサイリスタ変換器1用の変
圧器、3は平滑用の直流リアクトルを示す。
圧器、3は平滑用の直流リアクトルを示す。
この構成でサイリスク変換器1で交流から直流へ又は直
流から交流へそれぞれへ電力を変換する。
流から交流へそれぞれへ電力を変換する。
この種のサイリスタ変換器は通常電圧が高いので(b)
に示すように、多数の直列サイリスタ41〜4Nから構
成される。ここでNは直列数であり一例としてN −1
00〜200個である。5.〜5Nは各サイリスタ電圧
を均等にするための分圧回路で7□〜7Nはサイリスタ
4.〜4N (この例では光サイリスク)の光点弧信
号を大地レベルのゲート制御装置(図示しない)より伝
送するライトガイドである。61〜6Mはサイリスタの
di/dt及びdv/dtを制御するためのアノード又
はカソードリアクトルである。ここでM≦Nである。か
かる構成のサイリスタ変換器に於いて、通電終了直後に
アームにインパルス状の過電圧が加わった例を第5図に
示す。
に示すように、多数の直列サイリスタ41〜4Nから構
成される。ここでNは直列数であり一例としてN −1
00〜200個である。5.〜5Nは各サイリスタ電圧
を均等にするための分圧回路で7□〜7Nはサイリスタ
4.〜4N (この例では光サイリスク)の光点弧信
号を大地レベルのゲート制御装置(図示しない)より伝
送するライトガイドである。61〜6Mはサイリスタの
di/dt及びdv/dtを制御するためのアノード又
はカソードリアクトルである。ここでM≦Nである。か
かる構成のサイリスタ変換器に於いて、通電終了直後に
アームにインパルス状の過電圧が加わった例を第5図に
示す。
第5図は問題となるサイリスタ変換器として運転してい
る例で、(a)はアーム電圧を、(b)はアーム電流を
それぞれ示す。通常は、実線で示すような電圧、電流、
波形となり、サイリスク変換器は正常に運転できる。こ
のときγ≧γ。である。しかしながらtxi、(Δj
”” j + j o +Δtは0〜数百μs)で
、点線で示すインパルス状の過電圧が加わると、各サイ
リスタにはキャリアがまだ残っているためこの過電圧(
ピーク値−V+、)に耐えられないケースが生しる(部
分自己点弧つまり部分転流失敗)。この現象は、Vl、
。
る例で、(a)はアーム電圧を、(b)はアーム電流を
それぞれ示す。通常は、実線で示すような電圧、電流、
波形となり、サイリスク変換器は正常に運転できる。こ
のときγ≧γ。である。しかしながらtxi、(Δj
”” j + j o +Δtは0〜数百μs)で
、点線で示すインパルス状の過電圧が加わると、各サイ
リスタにはキャリアがまだ残っているためこの過電圧(
ピーク値−V+、)に耐えられないケースが生しる(部
分自己点弧つまり部分転流失敗)。この現象は、Vl、
。
dV+、/dtが大きい程、又Δtか小さい程、発生し
やすい。Vlp大小、dV、、/dtの大小、Δtの大
小により次のようになる。
やすい。Vlp大小、dV、、/dtの大小、Δtの大
小により次のようになる。
■ケースA : V 、P又ハv+ p/ d tが中
〜大かつΔtが小〜中の場合で全サイリスタ素子か転流
を失敗する。
〜大かつΔtが小〜中の場合で全サイリスタ素子か転流
を失敗する。
■ケースB:V、、又はVl、/dtが小でかつΔtが
大の場合で全サイリスタ素子が順電圧に対し阻止機能を
回復する。
大の場合で全サイリスタ素子が順電圧に対し阻止機能を
回復する。
■’y−スC:V+p又It V 1p / d t
オJ:びΔt 7><共にケースA、Bの中間の場合で
部分転流失敗である。
オJ:びΔt 7><共にケースA、Bの中間の場合で
部分転流失敗である。
ケースA、Bはサイリスタにとって過大ストレスになる
ことがなく、保護の必要性は少ない。
ことがなく、保護の必要性は少ない。
方ケースCは部分転流失敗が生じ1部のサイリスタが過
電圧により破損する。従って保護は必ず必要である。し
かるに、従来の強制点弧保護は余裕角γと所定値γ。を
比較し、γ≦γ。の条件で強制点弧を行っており、この
方法では第5図に示すように、順電圧が加わった時(t
” t o )以降に加わった過電圧には全く保護が
なされない。従ってΔt(−〇〜数百μs)期間にイン
パルス性の過電圧が侵入した場合にサイリスタ素子一部
もしくは全素子を破損させる危険性があった。
電圧により破損する。従って保護は必ず必要である。し
かるに、従来の強制点弧保護は余裕角γと所定値γ。を
比較し、γ≦γ。の条件で強制点弧を行っており、この
方法では第5図に示すように、順電圧が加わった時(t
” t o )以降に加わった過電圧には全く保護が
なされない。従ってΔt(−〇〜数百μs)期間にイン
パルス性の過電圧が侵入した場合にサイリスタ素子一部
もしくは全素子を破損させる危険性があった。
本発明は上述の問題点に鑑みてなされたものをであり、
余裕角の範囲のみならず更に広範囲に渡ろ過電圧に対し
構成サイリスタ素子を保護するサイリスタ変換器の保護
方法を提供することを目的とする。
余裕角の範囲のみならず更に広範囲に渡ろ過電圧に対し
構成サイリスタ素子を保護するサイリスタ変換器の保護
方法を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
上記目的を達成するため、前項のケースCの部分転流失
敗に伴う過電圧ストレスを抑制するため、この領域で部
分転流失敗、又はそれを予測し得るデータの検出を行い
、強制点弧信号を与えるもので、本発明のサイリスク変
換器の保護方法は、サイリスタを直列に配列してアーム
を構成してなるサイリスタ変換器の保護方法において、
通電終了したアームの通電終了後より所定時間以内にそ
のアームの電圧が所定電圧以上となった場合そのアーム
を構成する全てのサイリスタに強制的にゲートパルスを
与えるようにしたものである。また、アームを構成する
サイリスタのいずれかが所定電圧以上となった場合その
アームを構成する全てのサイリスクに強制的にゲートパ
ルスを与えるようにしたものである。
敗に伴う過電圧ストレスを抑制するため、この領域で部
分転流失敗、又はそれを予測し得るデータの検出を行い
、強制点弧信号を与えるもので、本発明のサイリスク変
換器の保護方法は、サイリスタを直列に配列してアーム
を構成してなるサイリスタ変換器の保護方法において、
通電終了したアームの通電終了後より所定時間以内にそ
のアームの電圧が所定電圧以上となった場合そのアーム
を構成する全てのサイリスタに強制的にゲートパルスを
与えるようにしたものである。また、アームを構成する
サイリスタのいずれかが所定電圧以上となった場合その
アームを構成する全てのサイリスクに強制的にゲートパ
ルスを与えるようにしたものである。
(作用)
上記構成により通電終了したアームの通電終了後より所
定時間以内にそのアーム電圧が所定電圧以上となるとそ
のアームを構成する全サイリスクに強制的にケートパル
スが加えられるのでその所定時間以内にインパルス等の
過電圧が加わってもサイリスタは保護される。この所定
時間は当然余裕角より大きくし、サイリスタの容量によ
り変化するが直流送電等に用いられる大電力サイリスク
の一例として400〜600μs程度である。また、そ
のアームを構成するサイリスタのいずれかの電圧が所定
電圧以上となるとそのアームを構成する全サイリスタに
強制的にゲートパルスを加えることにより箇々のサイリ
スタごとの保護が強化される。
定時間以内にそのアーム電圧が所定電圧以上となるとそ
のアームを構成する全サイリスクに強制的にケートパル
スが加えられるのでその所定時間以内にインパルス等の
過電圧が加わってもサイリスタは保護される。この所定
時間は当然余裕角より大きくし、サイリスタの容量によ
り変化するが直流送電等に用いられる大電力サイリスク
の一例として400〜600μs程度である。また、そ
のアームを構成するサイリスタのいずれかの電圧が所定
電圧以上となるとそのアームを構成する全サイリスタに
強制的にゲートパルスを加えることにより箇々のサイリ
スタごとの保護が強化される。
(実施例)
以下本発明の実施例を第1図〜第4図を用いて説明する
。第1図は本発明の第1実施例を示すブロック図である
。第1図は第4図に示す1つのアームの詳細を表した図
である。第1図において、41〜4Nは1つのアームを
構成する直列に接続光点弧サイリスタ素子、61〜6M
はサイリスタ素子4に直列に接続されたりアクドルでサ
イリスタ素子4の筒数N以下である。7□〜7Nはサイ
リスタ素子4を点弧する光を導くライトガイド、81〜
8Nは各サイリスタ素子4に設けられた抵抗とコンデン
サを直列にして構成したスナバ、9、〜9Nはサイリス
タ素子4の分圧器でサイリスタ素子4の電圧検出用検出
抵抗を兼ねている。
。第1図は本発明の第1実施例を示すブロック図である
。第1図は第4図に示す1つのアームの詳細を表した図
である。第1図において、41〜4Nは1つのアームを
構成する直列に接続光点弧サイリスタ素子、61〜6M
はサイリスタ素子4に直列に接続されたりアクドルでサ
イリスタ素子4の筒数N以下である。7□〜7Nはサイ
リスタ素子4を点弧する光を導くライトガイド、81〜
8Nは各サイリスタ素子4に設けられた抵抗とコンデン
サを直列にして構成したスナバ、9、〜9Nはサイリス
タ素子4の分圧器でサイリスタ素子4の電圧検出用検出
抵抗を兼ねている。
10□〜IONはサイリスタ素子4の順電圧を検出する
発光素子、111〜IINはサイリスタ素子4の逆電圧
の検出する発光素子、12□〜12Nは発光素子10の
ライトガイド、13+ 〜13Nは発光素子11のライ
トガイドである。141〜14N 115+〜15Nは
大地レベルの受光素子で、それぞれライトガイド12.
13より順電圧、逆電圧の光信号を受光する。
発光素子、111〜IINはサイリスタ素子4の逆電圧
の検出する発光素子、12□〜12Nは発光素子10の
ライトガイド、13+ 〜13Nは発光素子11のライ
トガイドである。141〜14N 115+〜15Nは
大地レベルの受光素子で、それぞれライトガイド12.
13より順電圧、逆電圧の光信号を受光する。
16はアーム電圧検出用抵抗、17はアームの順電圧を
検出する発光素子、18はアームの逆電圧を検出する発
光素子である。19.20はそれぞれ発光素子17.1
8のライトガイドで、21.22はそれぞれライトガイ
ド17.18の光信号を受光する受光素子である。23
は受光素子14.15で電気信号に変換された順電圧、
逆電圧信号を増幅する受光回路、24は受光回路23の
出力を論理積又は論理和処理する(−般に順電圧信号は
論理和、逆電圧信号は論理積処理する)論理回路、25
は受光素子17.18で電気信号に変換された順電圧、
逆電圧信号を増幅する受光回路、2Bは受光回路25の
出力中順電圧信号dより電圧レベル(又は電圧変化率レ
ベル)を判定する電圧(又は電圧変化率)判定回路、2
7は受光回路25よりの逆電圧信号eを入力し保護期間
を決定する保護期間決定回路である。電圧判定回路26
はゲート制御信号aを用いてアーム通電終了直後の順電
圧の電圧又は電圧変化率が所定値以上か否かを判定し、
所定値以上のとき信号fを出力する。
検出する発光素子、18はアームの逆電圧を検出する発
光素子である。19.20はそれぞれ発光素子17.1
8のライトガイドで、21.22はそれぞれライトガイ
ド17.18の光信号を受光する受光素子である。23
は受光素子14.15で電気信号に変換された順電圧、
逆電圧信号を増幅する受光回路、24は受光回路23の
出力を論理積又は論理和処理する(−般に順電圧信号は
論理和、逆電圧信号は論理積処理する)論理回路、25
は受光素子17.18で電気信号に変換された順電圧、
逆電圧信号を増幅する受光回路、2Bは受光回路25の
出力中順電圧信号dより電圧レベル(又は電圧変化率レ
ベル)を判定する電圧(又は電圧変化率)判定回路、2
7は受光回路25よりの逆電圧信号eを入力し保護期間
を決定する保護期間決定回路である。電圧判定回路26
はゲート制御信号aを用いてアーム通電終了直後の順電
圧の電圧又は電圧変化率が所定値以上か否かを判定し、
所定値以上のとき信号fを出力する。
−刃保護期間決定回路27はアームの逆電圧信号eとゲ
ート制御信号aとを入力し、アーム通電終了後の逆電圧
が零になる点(第2図において1−18の点)からの設
定時間Δtを決定し信号gを出力する。28は信号fと
信号gの論理積をとるアンド回路、29は図示していな
い中央制御装置からのゲート制御信号a(導通期間信号
)および論理回路24の出力である順電圧信号す。、逆
電圧信号C8を用いてサイリスタ変換器のゲート制御(
ゲート光信号の発生)およびアンド回路28から強制点
弧信号りを入力して通常点弧信号に割込みでゲート光信
号iを出力するゲート制御回路である。
ート制御信号aとを入力し、アーム通電終了後の逆電圧
が零になる点(第2図において1−18の点)からの設
定時間Δtを決定し信号gを出力する。28は信号fと
信号gの論理積をとるアンド回路、29は図示していな
い中央制御装置からのゲート制御信号a(導通期間信号
)および論理回路24の出力である順電圧信号す。、逆
電圧信号C8を用いてサイリスタ変換器のゲート制御(
ゲート光信号の発生)およびアンド回路28から強制点
弧信号りを入力して通常点弧信号に割込みでゲート光信
号iを出力するゲート制御回路である。
次に動作を第2図を用いて説明する、第2図は逆変換時
のアーム電圧と各信号のタイムチャートを示し、実線が
定常時、点線が過電圧侵入時を示す。定常時にはtwj
oで信号gがΔを期間“1”になるが、アーム電圧は所
定値V0.に達せず、信号fは“0”のままであり従っ
て信号り、lはMO”を継続する。一方、t≧t4ては
信号fは“1′になるものの、信号gは“0”にリセッ
トされているので、この場合り、iは出力されない。
のアーム電圧と各信号のタイムチャートを示し、実線が
定常時、点線が過電圧侵入時を示す。定常時にはtwj
oで信号gがΔを期間“1”になるが、アーム電圧は所
定値V0.に達せず、信号fは“0”のままであり従っ
て信号り、lはMO”を継続する。一方、t≧t4ては
信号fは“1′になるものの、信号gは“0”にリセッ
トされているので、この場合り、iは出力されない。
以上のように、定常運転(過電圧の侵入か無い場合)の
ケースは最終的に強制点弧信号り、iは発生しない。一
方、過電圧が1−1.で侵入した点線で示すケースは、
過電圧がV。Lを越える期間f信号は“1”となり、g
信号とのアンド条件が成立してり、i信号は“1”とな
る。即ちサイリスタ変換器の当該アームの全サイリスタ
に一斉に強制点弧信号が与えられ、各サイリスタは点弧
により保護される。ここでVLoはアーム電圧又は第2
実施例のサイリスタ電圧でサイリスタ内に残留キャリア
が存在した状態で自己点弧したときサイリスタが破損し
ない最小電圧に基づいて(アーム電圧く最小破損サイリ
スタ電圧×直列数Xアンバランス係数、サイリスタ電圧
く最小破損サイリスタ電圧)決めればよく、具体例を次
に示す。
ケースは最終的に強制点弧信号り、iは発生しない。一
方、過電圧が1−1.で侵入した点線で示すケースは、
過電圧がV。Lを越える期間f信号は“1”となり、g
信号とのアンド条件が成立してり、i信号は“1”とな
る。即ちサイリスタ変換器の当該アームの全サイリスタ
に一斉に強制点弧信号が与えられ、各サイリスタは点弧
により保護される。ここでVLoはアーム電圧又は第2
実施例のサイリスタ電圧でサイリスタ内に残留キャリア
が存在した状態で自己点弧したときサイリスタが破損し
ない最小電圧に基づいて(アーム電圧く最小破損サイリ
スタ電圧×直列数Xアンバランス係数、サイリスタ電圧
く最小破損サイリスタ電圧)決めればよく、具体例を次
に示す。
Es (t = t4 )xK、≦VLo≦VRsM
xK2Es (t=t4)はES電圧の1−14の値
。
xK2Es (t=t4)はES電圧の1−14の値
。
K、は定常変動率等を考慮した余裕係数で概略1.3〜
1,5以上が適切である。K2は定格電圧に対する定格
係数で0.8〜1.0以下が適切である。
1,5以上が適切である。K2は定格電圧に対する定格
係数で0.8〜1.0以下が適切である。
また保護期間決定回路27の設定値Δtは、基本的に残
留キャリアか零近くになり、順回復がある程度回復する
時間である。実際にはサイリスタの容量で種々変わるが
、直流送電等に用いられる大電力サイリスタでは概路次
のような値とする。
留キャリアか零近くになり、順回復がある程度回復する
時間である。実際にはサイリスタの容量で種々変わるが
、直流送電等に用いられる大電力サイリスタでは概路次
のような値とする。
γ0+Δtを略1000μSとするとΔtは略1000
μs −(400〜600 t、t s ) −400
〜800 tt sとなる。ここでγ。は余裕角γの整
定値である。なお第1図、第2図では保護期間を順電圧
印加後、Δを時間としたか、過電圧は、逆電圧期間にも
侵入するので、保護期間をΔt+γ。=Δt′としても
よい。むしろΔt′の方が現実的である。次に電圧判定
回路26を電圧変化率判定回路とした場合について説明
する。順電圧信号dはアーム電圧そのものであるため、
電圧変化率判定回路26の微分回路によりその変化率(
d V s / d t )が得られる。判定値d V
OL/ d tを次式のように決め、またΔtを前記
のようにすれば所定のd V LO/ d を以上て強
制点弧保護ができる。
μs −(400〜600 t、t s ) −400
〜800 tt sとなる。ここでγ。は余裕角γの整
定値である。なお第1図、第2図では保護期間を順電圧
印加後、Δを時間としたか、過電圧は、逆電圧期間にも
侵入するので、保護期間をΔt+γ。=Δt′としても
よい。むしろΔt′の方が現実的である。次に電圧判定
回路26を電圧変化率判定回路とした場合について説明
する。順電圧信号dはアーム電圧そのものであるため、
電圧変化率判定回路26の微分回路によりその変化率(
d V s / d t )が得られる。判定値d V
OL/ d tを次式のように決め、またΔtを前記
のようにすれば所定のd V LO/ d を以上て強
制点弧保護ができる。
K′1は定常運転時に対する余裕係数で、定常時のd
V N / d tの変動率等で決まり1.3〜1.5
以上の値が用いられる。
V N / d tの変動率等で決まり1.3〜1.5
以上の値が用いられる。
通電終了直後の順電圧期間に於いて、サイリスタの残留
キャリアに起因して過電圧が加わったときに部分転流失
敗を発生し、回復したサイリスタ素子は過電圧にて破損
するが本実施例によればこの領域(Δt)の過電圧に伴
う部分転流失敗を予測し得る信号(VN 、 Vpi
/ d t )で検出し、それがサイリスタ変換器の限
界に余裕を見込んだ値以上となる場合強制点弧を行う。
キャリアに起因して過電圧が加わったときに部分転流失
敗を発生し、回復したサイリスタ素子は過電圧にて破損
するが本実施例によればこの領域(Δt)の過電圧に伴
う部分転流失敗を予測し得る信号(VN 、 Vpi
/ d t )で検出し、それがサイリスタ変換器の限
界に余裕を見込んだ値以上となる場合強制点弧を行う。
これによりΔtの領域の部分転流失敗に伴う過電圧から
確実に保護できる。又、Δを以外の領域での過電圧(ア
レスタ保護レベル以下の過電圧)に対してサイリスタ変
換器は確実に耐えるので、部分転流失敗の危険性は全く
ない。従って、過電圧侵入時による不安定な強制点弧信
号をΔtの期間“1°となるg信号で確実にロックする
ことができる。このようにΔを以外の期間の過電圧はサ
イリスタ素子を破損させることも不要な点弧により運転
へ支障を与えることもない。
確実に保護できる。又、Δを以外の領域での過電圧(ア
レスタ保護レベル以下の過電圧)に対してサイリスタ変
換器は確実に耐えるので、部分転流失敗の危険性は全く
ない。従って、過電圧侵入時による不安定な強制点弧信
号をΔtの期間“1°となるg信号で確実にロックする
ことができる。このようにΔを以外の期間の過電圧はサ
イリスタ素子を破損させることも不要な点弧により運転
へ支障を与えることもない。
次に、第2実施例を第3図を用いて説明する。
第3図はゲート制御および保護用の順電圧、逆電圧検出
信号を過電圧の検出にも使用するものである。第3図に
於いて、第1図と同一符号の要素は同一機能を有する。
信号を過電圧の検出にも使用するものである。第3図に
於いて、第1図と同一符号の要素は同一機能を有する。
電圧(電圧変化率)判定回路26′ は第1図の電圧判
定回路26と同一機能であるが、第1図の電圧回路26
はアーム電圧の電圧(電圧変化率)を判定するのに対し
第3図の電圧判定回路2Bはサイリスタ素子の電圧(電
圧変化率)を判定する。従って第3図電圧判定回路26
′の基準値は第1図電圧判定回路2Bの略1/Nとなる
ように設定する。(VNL−路1/NxVNL。
定回路26と同一機能であるが、第1図の電圧回路26
はアーム電圧の電圧(電圧変化率)を判定するのに対し
第3図の電圧判定回路2Bはサイリスタ素子の電圧(電
圧変化率)を判定する。従って第3図電圧判定回路26
′の基準値は第1図電圧判定回路2Bの略1/Nとなる
ように設定する。(VNL−路1/NxVNL。
d V NL/ d t −”略1/ N X d V
NL/ d t )本実施例は第1実施例と全く作用
効果が得られると共に、第1実施例に比較してて、次の
利点がある。
NL/ d t )本実施例は第1実施例と全く作用
効果が得られると共に、第1実施例に比較してて、次の
利点がある。
■アーム電圧の検出回路(第1図の16.17.18)
を省略できる。
を省略できる。
■過電力により部分転流失敗か発生した状態も検出でき
第1実施例より保護範囲が広(なる。
第1実施例より保護範囲が広(なる。
(第1実施例はアーム電圧を監視しているので、部分転
流失敗が起こりはじめてもその電圧又は電圧変化率はあ
まり変わらないため検出が遅くなる。)以上のように、
第2実施例によれば、検出の速い保護が出来き従って保
護範囲が広く、確実な保護ができる。なお第1図、第3
図の電圧判定回路26.26 ’を電圧変化率判定回路
とした場合、その回路構成は積分回路と基準時間回路、
基準電圧回路からなりd VN / d VOLを越え
たことを検出する。又第1及び第3図で受光回路23の
順電圧信号dを保護期間決定回路27に破線で示すよう
に入力しているがこれはΔtの時間の基点をd信号又は
eとd信号の組合わせでつくる場合に用いる。
流失敗が起こりはじめてもその電圧又は電圧変化率はあ
まり変わらないため検出が遅くなる。)以上のように、
第2実施例によれば、検出の速い保護が出来き従って保
護範囲が広く、確実な保護ができる。なお第1図、第3
図の電圧判定回路26.26 ’を電圧変化率判定回路
とした場合、その回路構成は積分回路と基準時間回路、
基準電圧回路からなりd VN / d VOLを越え
たことを検出する。又第1及び第3図で受光回路23の
順電圧信号dを保護期間決定回路27に破線で示すよう
に入力しているがこれはΔtの時間の基点をd信号又は
eとd信号の組合わせでつくる場合に用いる。
更に第1図及び第3図では過電圧(電圧上昇率)レベル
を大地側(電圧判定回路26.28 ’ )としている
が、必要に応じて高圧部(17,18又は10.11
)で過電圧(電圧上昇率)レベルを決めてもよい。
を大地側(電圧判定回路26.28 ’ )としている
が、必要に応じて高圧部(17,18又は10.11
)で過電圧(電圧上昇率)レベルを決めてもよい。
更に第1図及び第3図の説明から明らかのように順又は
逆電圧検出回路と過電圧検出回路とを各サイリスク単位
に別個に設けても同様の効果が得られる。
逆電圧検出回路と過電圧検出回路とを各サイリスク単位
に別個に設けても同様の効果が得られる。
[発明の効果]
以上の説明から明らかなように、本発明は通電終了した
アームの通電終了後より所定時間以内にそのアーム電圧
又はそのアームを構成するサイリスタの電圧が所定値以
上となったときそのアームを構成する全サイリスタに強
制的にゲートパルスを与えるので、過電圧に対し確実な
保護を行うことができる。
アームの通電終了後より所定時間以内にそのアーム電圧
又はそのアームを構成するサイリスタの電圧が所定値以
上となったときそのアームを構成する全サイリスタに強
制的にゲートパルスを与えるので、過電圧に対し確実な
保護を行うことができる。
第1図は本発明の第1実施例の構成図、第2図は第1図
の動作を説明する保護タイムチャート図、第3図は本発
明の第2実施例の構成図、第4図はサイリスタ変換器の
回路構成図、第5図は余裕角直後アームにインパルス過
電圧が重畳した時の部分転流失敗説明図である。 4・・・サイリスク、 6・・・リアクトル、7、
12.13.19.20・・・ライトカイト、8・・・
スナバ回路、 9・・・直流分圧回路、10、11.
14.15.17.1g、 21.22.30・・・発
光素子、23、25・・・受光回路、 24・・・論理
回路、26・・・電圧判定回路、 27・・・保護期間決定回路、 28・・ アン ド回路、 29・・ ゲー ト制御回路。
の動作を説明する保護タイムチャート図、第3図は本発
明の第2実施例の構成図、第4図はサイリスタ変換器の
回路構成図、第5図は余裕角直後アームにインパルス過
電圧が重畳した時の部分転流失敗説明図である。 4・・・サイリスク、 6・・・リアクトル、7、
12.13.19.20・・・ライトカイト、8・・・
スナバ回路、 9・・・直流分圧回路、10、11.
14.15.17.1g、 21.22.30・・・発
光素子、23、25・・・受光回路、 24・・・論理
回路、26・・・電圧判定回路、 27・・・保護期間決定回路、 28・・ アン ド回路、 29・・ ゲー ト制御回路。
Claims (2)
- (1)サイリスタを直列に配列してアームを構成してな
るサイリスタ変換器の保護方法において、通電終了した
アームの通電終了後より所定時間以内にそのアームの電
圧が所定電圧以上となった場合そのアームを構成する全
てのサイリスタに強制的にゲートパルスを与えることを
特徴とするサイリスタ変換器の保護方法。 - (2)サイリスタを直列に配列してアームを構成してな
るサイリスタ変換器の保護方法において、通電終了した
アームの通電終了後より所定時間以内にそのアームを構
成するサイリスタのいずれかが所定電圧以上となった場
合そのアームを構成する全てのサイリスタに強制的にゲ
ートパルスを与えることを特徴とするサイリスタ変換器
の保護方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11859090A JPH0417562A (ja) | 1990-05-10 | 1990-05-10 | サイリスタ変換器の保護方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11859090A JPH0417562A (ja) | 1990-05-10 | 1990-05-10 | サイリスタ変換器の保護方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0417562A true JPH0417562A (ja) | 1992-01-22 |
Family
ID=14740353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11859090A Pending JPH0417562A (ja) | 1990-05-10 | 1990-05-10 | サイリスタ変換器の保護方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0417562A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020031526A (ja) * | 2018-08-24 | 2020-02-27 | 三菱電機株式会社 | 半導体モジュール |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51116663A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Gate control unit for thyrister valve |
-
1990
- 1990-05-10 JP JP11859090A patent/JPH0417562A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51116663A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Gate control unit for thyrister valve |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020031526A (ja) * | 2018-08-24 | 2020-02-27 | 三菱電機株式会社 | 半導体モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3736964B1 (en) | Method for controlling shutdown wave blocking of multilevel inverter circuit and application apparatus thereof | |
JPH0258849B2 (ja) | ||
JPH0421353A (ja) | サイリスタバルブの保護装置 | |
JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
Chavan et al. | Coordination of solid-state circuit breakers for dc grids under high-fault-di/dt conditions | |
JPS644376B2 (ja) | ||
JPH0417562A (ja) | サイリスタ変換器の保護方法 | |
KR100437505B1 (ko) | 고전압 직류전원의 출력 단락 보호를 위한 고속 출력스위칭 기법 및 장치 | |
JP2577340B2 (ja) | サイリスタバルブの過電圧保護装置 | |
JPH08317694A (ja) | 過電圧保護装置 | |
JPH05199737A (ja) | 交流入力の電源装置 | |
JPH0488826A (ja) | サイリスタ変換器の保護装置 | |
JPH09233833A (ja) | 交直変換装置 | |
JPH053667A (ja) | サイリスタ回路の保護装置 | |
JPH11275872A (ja) | 電力変換回路のコンデンサ過電圧保護装置 | |
JPH07255182A (ja) | インバータにおける上下アーム短絡事故の検出・保護方法 | |
JPH02114821A (ja) | スナバエネルギ回生回路の保護方法 | |
JPH0866047A (ja) | 電圧形電力変換装置 | |
JPH0697833B2 (ja) | サイリスタ変換器の過電圧保護装置 | |
JP2725950B2 (ja) | 光サイリスタバルブの保護装置 | |
JPH02276419A (ja) | Vвоフリーサイリスタ変換装置 | |
JPH04322157A (ja) | サイリスタ変換装置 | |
JPH077925A (ja) | サイリスタバルブの保護装置 | |
JPH0283604A (ja) | 静止形無効電力補償装置 | |
JPH0145837B2 (ja) |