JPH04174373A - パルス入力判定用回路 - Google Patents
パルス入力判定用回路Info
- Publication number
- JPH04174373A JPH04174373A JP2300211A JP30021190A JPH04174373A JP H04174373 A JPH04174373 A JP H04174373A JP 2300211 A JP2300211 A JP 2300211A JP 30021190 A JP30021190 A JP 30021190A JP H04174373 A JPH04174373 A JP H04174373A
- Authority
- JP
- Japan
- Prior art keywords
- boundary scan
- input
- clock
- flop
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 238000010998 test method Methods 0.000 description 2
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術(第3図〜第6図)
発明が解決しようとする課題
課題を解決するための手段(第1図)
作用
実施例(第2図)
発明の効果
〔概要〕
パルス入力判定用回路に関し、
バウンダリスキャンによる試験時に、パルス入力があっ
たか否かを判定できるようにして、集積回路の十分な故
障原因調査ができるようにすることを目的とし、 バウンダリスキャンにより、集積回路の試験を行うため
のバウンダリスキャン用フリップフロップを設けた集積
回路のパルス入力判定用回路において、 パルス入力ビンを、バウンダリスキャン用フリップフロ
ップの取り込みクロック用端子に接続すると共に、該バ
ウンダリスキャン用フリップフロップの出力を反転して
、データ入力用端子に接続することにより、バウンダリ
スキャンによって、前記バウンダリスキャン用フリップ
フロップの値ヲ観測し、パルス入力の判定ができるよう
に構成する。
たか否かを判定できるようにして、集積回路の十分な故
障原因調査ができるようにすることを目的とし、 バウンダリスキャンにより、集積回路の試験を行うため
のバウンダリスキャン用フリップフロップを設けた集積
回路のパルス入力判定用回路において、 パルス入力ビンを、バウンダリスキャン用フリップフロ
ップの取り込みクロック用端子に接続すると共に、該バ
ウンダリスキャン用フリップフロップの出力を反転して
、データ入力用端子に接続することにより、バウンダリ
スキャンによって、前記バウンダリスキャン用フリップ
フロップの値ヲ観測し、パルス入力の判定ができるよう
に構成する。
本発明はパルス入力判定用回路に関し、更に詳しくいえ
ば、プリント板上に搭載した集積回路素子(IC,LS
I)に故障が存在するか否がのテストを行う際に用いら
れ、特に、バウンダリスキャン方式による非接触のテス
トで、パルス信号(例えばクロック)が入力されたか否
かを判定できるようにしたパルス入力判定用回路に関す
る。
ば、プリント板上に搭載した集積回路素子(IC,LS
I)に故障が存在するか否がのテストを行う際に用いら
れ、特に、バウンダリスキャン方式による非接触のテス
トで、パルス信号(例えばクロック)が入力されたか否
かを判定できるようにしたパルス入力判定用回路に関す
る。
第3図乃至第6図は、従来例を示した図であり、第3図
は、従来のプリント板テスト方法説明図、第4図は、従
来のバウンダリスキャン方式の説明図、第5図は、バウ
ンダリスキャン回路の説明図、第6図は、バウンダリス
キャン回路の信号取込み説明図である。
は、従来のプリント板テスト方法説明図、第4図は、従
来のバウンダリスキャン方式の説明図、第5図は、バウ
ンダリスキャン回路の説明図、第6図は、バウンダリス
キャン回路の信号取込み説明図である。
図中、lはプリント板、2はLSI、3はIC。
4は端子部、5はバウンダリスキャン用フリップフロッ
プ(FF)、6はバウンダリスキャンチエイン、7は入
力ビンを示す。
プ(FF)、6はバウンダリスキャンチエイン、7は入
力ビンを示す。
近年、機器の小型化にともない、プリント板やその上に
搭載される部品もますます小型になりつつある。また、
部品を小型化するにとどまらず、高密度に実装されるた
め、プリント板単体、もしくは装置の試験で不良が発見
された時に、その原因を調査することが困難になりつつ
ある。
搭載される部品もますます小型になりつつある。また、
部品を小型化するにとどまらず、高密度に実装されるた
め、プリント板単体、もしくは装置の試験で不良が発見
された時に、その原因を調査することが困難になりつつ
ある。
ところで、従来のプリント板テスト方法としては、一般
に、第3図に示した方法でテストが行われていた。
に、第3図に示した方法でテストが行われていた。
プリント板l上には、LSI2やIC3等の集積回路素
子が搭載されており、これらの素子が故障しているか否
かを判定するには、プリント板lの入力端子からテスト
用の人カバターン信号を与え、出力端子に現れる信号を
計測する。
子が搭載されており、これらの素子が故障しているか否
かを判定するには、プリント板lの入力端子からテスト
用の人カバターン信号を与え、出力端子に現れる信号を
計測する。
この出力端子に現れた計測データを、予め求めておいた
期待値と比較することにより、被試験体である集積回路
素子の良否判定を行っていた。
期待値と比較することにより、被試験体である集積回路
素子の良否判定を行っていた。
しかし、この方法では、被試験体の論理が深かったり、
複雑な場合には、回路内部を診断することは困難であっ
た。
複雑な場合には、回路内部を診断することは困難であっ
た。
そこで近年、バウンダリスキャン方式の開発にともない
、それらの方式を具備する回路では、非接触の試験方法
を採用することができるようになった。以下、従来のバ
ウンダリスキャン方式について説明する。
、それらの方式を具備する回路では、非接触の試験方法
を採用することができるようになった。以下、従来のバ
ウンダリスキャン方式について説明する。
バウンダリスキャンとは、第4図に示したように、LS
[2及びlc3の人出力ピンにバウンダリスキャン用F
F(試験用のフリップフロップ)5を設けてバウンダリ
チエイン6で接続し、LSI2、及びIC3の物理境界
において、状態値の設定、あるいは読み出しを、システ
ム本来の動作とは別の手段により行って、テストを行う
手法である。
[2及びlc3の人出力ピンにバウンダリスキャン用F
F(試験用のフリップフロップ)5を設けてバウンダリ
チエイン6で接続し、LSI2、及びIC3の物理境界
において、状態値の設定、あるいは読み出しを、システ
ム本来の動作とは別の手段により行って、テストを行う
手法である。
このバウンダリスキャン方式により、プリント板l上に
搭載されたLSIであっても、他のLSIとの接続や論
理を考慮しなくても、入力値を自由に与えることができ
、また、出力状態埜についても、後段の回路の論理を考
えることなく、バウンダリスキャンチエイン6を用いて
読み出すことができる。
搭載されたLSIであっても、他のLSIとの接続や論
理を考慮しなくても、入力値を自由に与えることができ
、また、出力状態埜についても、後段の回路の論理を考
えることなく、バウンダリスキャンチエイン6を用いて
読み出すことができる。
更に、LSI間の結線についても、出力側のLSIのビ
ンに、バウンダリスキャンで値を与え、入力側のLSI
のビンに設けられたバウンダリスキャン用FF5で、そ
の値を受取り、スキャン動作で外部へ読み出すことによ
り、容易に試験をすることができる。
ンに、バウンダリスキャンで値を与え、入力側のLSI
のビンに設けられたバウンダリスキャン用FF5で、そ
の値を受取り、スキャン動作で外部へ読み出すことによ
り、容易に試験をすることができる。
バウンダリスキャン回路は、例えば第5図のように構成
されている。バウンダリスキャン用FF5の入力には、
「取り込みクロック」、「データ入力」、「シフトクロ
ック」、′シフトデータ」があり、入力ビン7からの入
力信号は、′データ入力」としてバウンダリスキャン用
FF5に入力する。
されている。バウンダリスキャン用FF5の入力には、
「取り込みクロック」、「データ入力」、「シフトクロ
ック」、′シフトデータ」があり、入力ビン7からの入
力信号は、′データ入力」としてバウンダリスキャン用
FF5に入力する。
また、このバウンダリスキャン用FF5の出力は、次段
のバウンダリスキャン用FFの「シフトデータ」の入力
端子に接続される。
のバウンダリスキャン用FFの「シフトデータ」の入力
端子に接続される。
このようなバウンダリスキャン回路では、入力ビン7へ
の入力信号がクロックであっても、データであっても、
全てデータ信号として取り込んでいる。この状態を第6
図に示す。第6図では、A図がデータの場合を示し、B
図がクロックの場合を示す。
の入力信号がクロックであっても、データであっても、
全てデータ信号として取り込んでいる。この状態を第6
図に示す。第6図では、A図がデータの場合を示し、B
図がクロックの場合を示す。
データの場合は、取り込みクロックが印加された時の入
力ビン7の値がバウンダリスキャン用FF5に取り込ま
れるので、その時点で何が入力されていたかを知ること
ができる。しかし、入力ビン7にクロック信号が入力し
た場合、取り込みクロックが印加された時には、常にオ
フ値になっている(クロックが消失している)ので、前
記FF5の値は常に一定値(オフ値)を取り込むことに
なる。
力ビン7の値がバウンダリスキャン用FF5に取り込ま
れるので、その時点で何が入力されていたかを知ること
ができる。しかし、入力ビン7にクロック信号が入力し
た場合、取り込みクロックが印加された時には、常にオ
フ値になっている(クロックが消失している)ので、前
記FF5の値は常に一定値(オフ値)を取り込むことに
なる。
このため、入力ビン7に、クロックが印加されたか否か
を知ることは困難である。
を知ることは困難である。
上記のような従来のものにおいては次のような欠点があ
った。
った。
(1)従来のバウンダリスキャン方式では、端子ピンに
クロックが印加した場合、バウンダリスキャン用FFO
値は、常に一定値(オフ値)を取り込むため、クロック
が印加されたか否かを知ることはできない。
クロックが印加した場合、バウンダリスキャン用FFO
値は、常に一定値(オフ値)を取り込むため、クロック
が印加されたか否かを知ることはできない。
このため、集積回路素子の故障時における原因調査が十
分にできない。
分にできない。
(2)クロック信号が伝わったか否かを確認するには、
オシロスコープ等を用いて、信号波形を調べなければな
らず、テストの作業がめんどうであった。
オシロスコープ等を用いて、信号波形を調べなければな
らず、テストの作業がめんどうであった。
(3)高密度実装により、集積回路素子の端子に直接接
触することができないプリント板の場合には、非接触で
試験できなければ故障箇所を特定することができない。
触することができないプリント板の場合には、非接触で
試験できなければ故障箇所を特定することができない。
このため、プリント板を修理するには、疑わしい部品を
新品と交換するしか方法がなかった。
新品と交換するしか方法がなかった。
本発明はこのような従来の欠点を解消し、バウンダリス
キャンによる試験時に、パルス入力があったか否かを判
定できるようにして、集積回路の十分な故障原因の調査
ができるようにすることを目的とする。
キャンによる試験時に、パルス入力があったか否かを判
定できるようにして、集積回路の十分な故障原因の調査
ができるようにすることを目的とする。
第1図は本発明の原理図であり、図中、5はバウンダリ
スキャン用フリップフロップ、8はパルス入力ピン、9
はインバータを示す。
スキャン用フリップフロップ、8はパルス入力ピン、9
はインバータを示す。
本発明は、上記の目的を達成するため、バウンダリスキ
ャンにより、集積回路の試験を行うためのバウンダリス
キャン用フリップフロップ5を設けた集積回路のパルス
入力判定用回路において、パルス入力ピン8を、バウン
ダリスキャン用フリップフロップ5の取り込みクロック
用端子に接続すると共に、 該バウンダリスキャン用フリップフロップ5の出力を反
転して、データ入力用端子に接続することにより、 バウンダリスキャンによって、前記バウンダリスキャン
用フリップフロップ5の値を観測し、パルス入力の判定
ができるようにしたものである。
ャンにより、集積回路の試験を行うためのバウンダリス
キャン用フリップフロップ5を設けた集積回路のパルス
入力判定用回路において、パルス入力ピン8を、バウン
ダリスキャン用フリップフロップ5の取り込みクロック
用端子に接続すると共に、 該バウンダリスキャン用フリップフロップ5の出力を反
転して、データ入力用端子に接続することにより、 バウンダリスキャンによって、前記バウンダリスキャン
用フリップフロップ5の値を観測し、パルス入力の判定
ができるようにしたものである。
本発明は上記のように構成したので、次のような作用が
ある。
ある。
パルス入力ピン8にパルス信号が印加されると、このパ
ルス信号は、バウンダリスキャン用フリップフロップ5
の取り込みクロックとして入力する。
ルス信号は、バウンダリスキャン用フリップフロップ5
の取り込みクロックとして入力する。
その結果、該バウンダリスキャン用フリップフロップ5
では、それまで保持していた出力の反転した値(逆の値
)をデータ入力として取り込む。
では、それまで保持していた出力の反転した値(逆の値
)をデータ入力として取り込む。
パルス信号が入力されたか否かは、バウンダリスキャン
用フリップフロップ5が保持している値を、バウンダリ
スキャンによって外部へ読み出し、パル入信号の印加前
に保持していた値と、反転しているかどうかで判定する
。
用フリップフロップ5が保持している値を、バウンダリ
スキャンによって外部へ読み出し、パル入信号の印加前
に保持していた値と、反転しているかどうかで判定する
。
反転していればパルス信号が印加されたことになり、逆
に同じ値を保持していた場合はパルス信号が印加されな
かったということになる。
に同じ値を保持していた場合はパルス信号が印加されな
かったということになる。
このように、パルス入力の判定が回置となることにより
、集積回路の故障原因の調査が十分にできるようになる
。
、集積回路の故障原因の調査が十分にできるようになる
。
以下、本発明の実施例を図面に基づいて説明する。
第2図は、本発明の1実施例を示した図であり、A図は
、パルス入力判定回路例、B図は、クロック入力時の説
明図である。
、パルス入力判定回路例、B図は、クロック入力時の説
明図である。
図中、5はバウンダリスキャン用フリップフロップ(ま
たはラッチ)、8Aはクロック入力ピン、9はインバー
タを示す。
たはラッチ)、8Aはクロック入力ピン、9はインバー
タを示す。
この実施例は、パルス信号として、クロックを用いた場
合の例である。集積回路には、クロックピン8Aが設け
られており、このクロックピン8Aを、バウンダリスキ
ャン用フリップフロップ(またはラッチ)5の取り込み
クロック端子に接続する。
合の例である。集積回路には、クロックピン8Aが設け
られており、このクロックピン8Aを、バウンダリスキ
ャン用フリップフロップ(またはラッチ)5の取り込み
クロック端子に接続する。
また、前記バウンダリスキャン用フリップフロップ5の
出力は、インバータ9を介してデータ入力端子に接続す
る。これにより、バウンダリスキャン用フリップフロッ
プ5の出力を反転し、データ入力に取り込むことができ
る。
出力は、インバータ9を介してデータ入力端子に接続す
る。これにより、バウンダリスキャン用フリップフロッ
プ5の出力を反転し、データ入力に取り込むことができ
る。
前記バウンダリスキャン用フリップフロップ5の出力は
、次段のバウンダリスキャン用、フリップフロップのシ
フトデータへ接続され、以下、順次、バウンダリスキャ
ン用フリップフロップを上記と同様に接続し、バウンダ
リスキャンに組み込む。
、次段のバウンダリスキャン用、フリップフロップのシ
フトデータへ接続され、以下、順次、バウンダリスキャ
ン用フリップフロップを上記と同様に接続し、バウンダ
リスキャンに組み込む。
今、クロック入力ビン8Aにクロックが印加されると、
バウンダリスキャン用フリップフロップ5は、それまで
保持していた値の逆値(インバータ9で反転した値)を
取り込む(第2図B参照)。
バウンダリスキャン用フリップフロップ5は、それまで
保持していた値の逆値(インバータ9で反転した値)を
取り込む(第2図B参照)。
クロックが印加されない時は、バウンダリスキャン用フ
リップフロップ5は、出力の値をそのまま保持する。従
って、入力ピン8Aにクロックが印加される前と後のバ
ウンダリスキャン用フリップフロップの値を観測すれば
、クロック入力ピン8Aにクロックが印加されたか否か
を知ることができる。
リップフロップ5は、出力の値をそのまま保持する。従
って、入力ピン8Aにクロックが印加される前と後のバ
ウンダリスキャン用フリップフロップの値を観測すれば
、クロック入力ピン8Aにクロックが印加されたか否か
を知ることができる。
なお、データ入力ピンに入力するデータは、従来と同様
にデータ入力としてバウンダリスキャン用フリップフロ
ップ(クロック用とは別のフリップフロップ)に取り込
み、上記のパルス入力判定回路のバウンダリスキャン用
フリップフロップと共に、バウンダリスキャンチエイン
に組み込んでバウンダリスキャンを行う。
にデータ入力としてバウンダリスキャン用フリップフロ
ップ(クロック用とは別のフリップフロップ)に取り込
み、上記のパルス入力判定回路のバウンダリスキャン用
フリップフロップと共に、バウンダリスキャンチエイン
に組み込んでバウンダリスキャンを行う。
以上実施例について説明したが、本発明は次のようにし
ても実施可能である。
ても実施可能である。
(1) バウンダリスキャン用フリップフロップ(ま
たはラッチ)は、レーシング防止の目的で、マスタース
レーブ構成とすることが望ましい。
たはラッチ)は、レーシング防止の目的で、マスタース
レーブ構成とすることが望ましい。
伐) バウンダリスキャン用フリップフロップ(または
ラッチ)は、それ自身がスキャン機能を有しても良いし
、他のバウンダリスキャンの7リツプフロツプがデータ
を取り込む時に、スキャン機能を有する他のフリップフ
ロップに一緒に取り込まれる構成でも良い。
ラッチ)は、それ自身がスキャン機能を有しても良いし
、他のバウンダリスキャンの7リツプフロツプがデータ
を取り込む時に、スキャン機能を有する他のフリップフ
ロップに一緒に取り込まれる構成でも良い。
(3)試験時には、自身がスキャン機能を有する場合、
予めスキャンされた値に対して、パルス信号が印加され
る時は反転値を期待し、印加されない時は同じ値を期待
する。
予めスキャンされた値に対して、パルス信号が印加され
る時は反転値を期待し、印加されない時は同じ値を期待
する。
一方、自身がスキャン機能を有しない場合は、直前に読
み出した値に対して、パルス信号が印加される時は反転
値を期待し、印加されない時は同じ値を期待することが
考えられる。
み出した値に対して、パルス信号が印加される時は反転
値を期待し、印加されない時は同じ値を期待することが
考えられる。
また、バウンダリスキャン用フリップフロップ(または
ラッチ)にリセット機能を持たせ、試験開始時に、少な
くとも一度リセットすることによって、シュミレーショ
ン等の方法により、途中の読み出しの期待値を得ること
が可能となる。
ラッチ)にリセット機能を持たせ、試験開始時に、少な
くとも一度リセットすることによって、シュミレーショ
ン等の方法により、途中の読み出しの期待値を得ること
が可能となる。
以上説明したように、本発明によれば次のような効果が
ある。
ある。
(13+cJPLs+の集積回路素子を搭載したプリン
ト板に不良箇所がある場合に、パルス信号を印加するネ
ットの信号値を確認する作業が非接触で行える。
ト板に不良箇所がある場合に、パルス信号を印加するネ
ットの信号値を確認する作業が非接触で行える。
(2)装置試験やフィールドでの障害発生時にも、状況
を再現させながらスキャンアウトにより、入力端子の状
B値を取り出すことができるので、故障箇所の特定が容
易になる。
を再現させながらスキャンアウトにより、入力端子の状
B値を取り出すことができるので、故障箇所の特定が容
易になる。
【図面の簡単な説明】
第1図は本発明の原理図、
第2図は本発明の1実施例を示した図であり、A図はパ
ルス入力判定回路例、B図はクロック入力時の説明図で
ある。 第3図乃至第6図は従来例を示した図であり、第3図は
一般的なプリント板テスト方法説明図、第4図はバウン
ダリスキャン方式の説明図、第5図はバウンダリスキャ
ン回路の説明図、第6図はバウンダリスキャン回路の信
号取込み説明図である。 5−バウンダリスキャン用フリップフロップ8−パルス
入力ピン 9−インバータ
ルス入力判定回路例、B図はクロック入力時の説明図で
ある。 第3図乃至第6図は従来例を示した図であり、第3図は
一般的なプリント板テスト方法説明図、第4図はバウン
ダリスキャン方式の説明図、第5図はバウンダリスキャ
ン回路の説明図、第6図はバウンダリスキャン回路の信
号取込み説明図である。 5−バウンダリスキャン用フリップフロップ8−パルス
入力ピン 9−インバータ
Claims (1)
- 【特許請求の範囲】 バウンダリスキャンにより、集積回路の試験を行うため
のバウンダリスキャン用フリップフロップ(5)を設け
た集積回路のパルス入力判定用回路において、 パルス入力ピン(8)を、バウンダリスキャン用フリッ
プフロップ(5)の取り込みクロック用端子に接続する
と共に、 該バウンダリスキャン用フリップフロップ(5)の出力
を反転して、データ入力用端子に接続することにより、 バウンダリスキャンによって、前記バウンダリスキャン
用フリップフロップ(5)の値を観測し、パルス入力の
判定ができるようにしたことを特徴とするパルス入力判
定用回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2300211A JPH04174373A (ja) | 1990-11-06 | 1990-11-06 | パルス入力判定用回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2300211A JPH04174373A (ja) | 1990-11-06 | 1990-11-06 | パルス入力判定用回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04174373A true JPH04174373A (ja) | 1992-06-22 |
Family
ID=17882058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2300211A Pending JPH04174373A (ja) | 1990-11-06 | 1990-11-06 | パルス入力判定用回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04174373A (ja) |
-
1990
- 1990-11-06 JP JP2300211A patent/JPH04174373A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100757264B1 (ko) | 연결선 지연 고장 테스트 제어기 및 이를 이용한 연결선고장 테스트 장치 | |
US6721923B2 (en) | System and method for generating integrated circuit boundary register description data | |
US5487074A (en) | Boundary scan testing using clocked signal | |
JPH04212524A (ja) | 半導体集積回路 | |
US20030084413A1 (en) | Scan diagnosis system and method | |
US6058255A (en) | JTAG instruction decode test register and method | |
KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
Huang et al. | Using fault model relaxation to diagnose real scan chain defects | |
Ungar et al. | IEEE-1149. X standards: achievements vs. expectations | |
JPH04174373A (ja) | パルス入力判定用回路 | |
US20050039096A1 (en) | Scan testing mode control of gated clock signals for flip-flops | |
KR100672082B1 (ko) | 이종 코아를 가진 시스템 온 칩에서의 연결선 지연 고장점검 테스트 제어기 및 이를 구비한 시스템 온 칩 | |
Jandhyala et al. | Design-for-test analysis of a buffered sdram dimm | |
US7900107B2 (en) | High speed ATPG testing circuit and method | |
JP3293386B2 (ja) | 集積回路 | |
JP3487810B2 (ja) | バウンダリスキャン回路およびその方法 | |
JPH0843494A (ja) | 電子回路 | |
Ziaja | Using LSSD to test modules at the board level | |
KR200215939Y1 (ko) | 에러검출이 가능한 바운더리 스캔 테스트 장치 | |
JPH02281160A (ja) | 短絡検査方式 | |
JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
Arya et al. | IEEE 1149.1 test acess port (JTAG) verification using verilog simulation | |
Bennetts | IEEE 1149.1 JTAG and Boundary-Scan Tutorial | |
JP4221140B2 (ja) | スキャン障害解析方法および試験装置 | |
JP2669400B2 (ja) | 可動式プローブ型試験機 |