JPH04172804A

JPH04172804A - 増幅装置

Info

Publication number: JPH04172804A
Application number: JP2303696A
Authority: JP
Inventors: Yasuo Higuchi; 樋口　泰生
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-11-07
Filing date: 1990-11-07
Publication date: 1992-06-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ＢＴＬ接続された２つの演算増幅器を備える
増幅装置に関する。

（従来の技術）第２図は、従来の増幅装置の回路図を示し、同図におい
て、２１は第１の演算増幅器、２２は入力抵抗、２３，
２４．２５は各々帰還抵抗、２６は第２の演算増幅器で
ある。

第１の演算増幅器２１は、その正入力端子が入力抵抗２
２を介して接地されていると共に増幅装置全体の入力端
子２７に設定されており、その出力端子２８が帰還抵抗
２３を介して自らの負入力端子に接続されて非反転増幅
器を構成している。

また、第１の演算増幅器２１の負入力端子は、帰還抵抗
２４を介して第２の演算増幅器２６の負入力端子に接続
されている。

第２の演算増幅器２６は、その出力端子２９が自らの負
入力端子に接続されると共に、その正入力端子が直接接
地されて反転増幅器を構成している。

そして、第１及び第２の演算増幅器２１．２６の出力端
子２８．２９間の電圧が、増幅装置全体の出力になって
いる。

以下、前記増幅装置の動作を説明する。

入力端子２７から第１の演算増幅器２１の正入力端子に
入力信号が印加されると、入力信号は第１の演算増幅器
２１により帰還抵抗２３．２４の比で定まる増幅度で増
幅されて出力端子２８に出力される。

また、入力信号は、第１の演算増幅器２〕の両入力端子
間のイマジナリショートを通して該第１の演算増幅器２
１の負入力端子にも現われ、該信号が、第２の演算増幅
器２６により帰還抵抗２４゜２５の比で定まる増幅度で
増幅されて出力端子２９に出力される。この結果、両出
力端子２８，２９間から増幅された信号か取り出される
のである。

（発明が解決しようとする課題）しかるに、前記従来の増幅装置では、反転増幅器として
構成された第２の演算増幅器２６の正入力端子が接地さ
れているために、非反転増幅器として構成された第１の
演算増幅器２１の正入力端子及び入力抵抗２２に流れる
電流によって入力端子２７に入力オフセット電圧が発生
し、これか増幅されて出力端子２８．２９間にオフセッ
ト電圧が現われるという問題があった。

前記に鑑みて、本発明は、出力端子間のオフセット電圧
を低減させることを目的とする。

（３題を解決するための手段）前記の目的を達成するため、本発明は、反転増幅器の正
入力端子側にオフセット電圧を発生させ、該オフセット
電圧によって非反転増幅器の正入力端子に発生する入力
オフセット電圧を打消すものである。

具体的に本発明か講じた解決手段は、第１及び第２の演
算増幅器を備え、第１及び第２の演算増幅器の出力端子
は各々抵抗を介して自らの負入力端子に接続され、第１
及び第２の演算増幅器の負入力端子同士は抵抗を介して
互いに接続され、第１の演算増幅器の正入力端子は抵抗
を介して接地され、第２の演算増幅器の正入力端子は抵
抗を介して接地されていると共に定電流源に接続されて
いる構成とするものである。

（作用）以上の構成により、第１の演算増幅器が非反転増幅器と
して働き、第２の演算増幅器が反転増幅器として働き、
非反転増幅器として構成された第１の演算増幅器には従
来通り入力オフセット電圧が発生する。

ところが、第２の演算増幅器の正入力端子に抵抗と定電
流源とが接続されているため、該抵抗と定電流源との値
を適当に選定することにより、第２の演算増幅器の正入
力端子にオフセット電圧を発生させることができ、該オ
フセット電圧によって第１の演算増幅器に発生する入力
オフセット電圧を打ち消すことができる。このため、第
１の演算増幅器の入力端子に発生する入力オフセット電
圧が増幅され再演算増幅器の出力端子間に現われるとい
うことはなくなる。

（実施例）以下、本発明の実施例を図面に基づき説明する。

第１図は、本発明の一実施例に係る増幅装置の回路図で
あって、同図において、ｌは第１の演算増幅器、２は入
力抵抗、３．４．５は各々帰還抵抗、６は第２の演算増
幅器、７は抵抗、８は定電流源である。

第１の演算増幅器１は、その正入力端子が入力抵抗２を
介して接地されていると共に増幅装置全体の入力端子９
に設定されており、その出力端子１０か帰還抵抗３を介
して自らの負入力端子に接続されて非反転増幅器を構成
している。また、第１の演算増幅器１の負入力端子は、
帰還抵抗４を介して第２の演算増幅器２の買入ツ〕端子
に接続されている。

第２の演算増幅器６は、その出力端子１１が帰還抵抗５
を介して自らの負入力端子に接続されていると共に、そ
の正入力端子が抵抗７を介して接地されて反転増幅器を
構成している。また、第２の演算増幅器６の正入力端子
に定電流源８が接続されている。

そして、第１及び−第２の演算増幅器１，６の出力端子
１０．ＩＩＩＪφ電圧が、増幅装置全体の出力になって
いる。

本実施例の増幅装置は以上のように構成されているため
、第１図に示す従来の増幅装置と同様に、入力端子９か
ら第１の演算増幅器１の正入力端子に入力信号が印加さ
れると、入力信号は第１の演算増幅器１により帰還抵抗
３．４の比で定まる増幅度で増幅されて出力端子１０に
出力される。

また、入力信号は、第１の演算増幅器１の両入力端子間
のイマジナリショートを通して該第１の演算増幅器１の
負入力端子にも現われ、該信号が、第２の演算増幅器６
により帰還抵抗４，５の比で定まる増幅度で増幅されて
出力端子］１に出力される。

そして、非反転増幅器として構成された第１の演算増幅
器］の正入力端子及び入力抵抗２に流れる電流によって
入力端子９に入力オフセント電圧か発生するか、反転増
幅器として構成された第２の演算増幅器６の正入力端子
に接続された抵抗７と定電流源８との値を適当に選定す
ることにより、入力端子９に発生する入力オフセット電
圧と同電位のオフセット電圧を抵抗７の両端間に発生さ
せることができる。

このため両オフセット電圧が互いに打消し合うので、入
力端子９に発生する入力オフセット電圧が増幅されて第
１及び第２の演算増幅器］、６の出力端子１０．１１間
にオフセント電圧か現われるということはない。

（発明の効果）以上説明したように、本発明に係る増幅装置によると、
反転増幅器として働く第２の演算増幅器の正入力端子か
抵抗を介して接地されていると共に定電流源に接続され
ているため、非反転増幅器として働く第１の演算増幅器
に発生する入力オフセット電圧を、第２の演算増幅器に
発生する入力オフセット電圧で打ち消すことができるの
で、両演算増幅器の出力端子間のオフセット電圧は低減
する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る増幅装置の回路図、第
２図は従来の増幅装置の回路図である。１・・・第１の演算増幅器２・・・入力抵抗３．４．５・・・帰還抵抗６・・第２の演算増幅器７・抵抗８・・・定電流源９・・・入力端子１０．１．１・・出力端子１・・・第１の演算増幅器２・・・入力抵抗３．４．５・・・帰還抵抗６・・・第２の演算増幅器７・・抵抗８・・・定電流源９・・・入力端子１０．１１・・・出力端子第２図

Claims

【特許請求の範囲】

（１）第１及び第２の演算増幅器を備え、第１及び第２
の演算増幅器の出力端子は各々抵抗を介して自らの負入
力端子に接続され、第１及び第２の演算増幅器の負入力
端子同士は抵抗を介して互いに接続され、第１の演算増
幅器の正入力端子は抵抗を介して接地され、第２の演算
増幅器の正入力端子は抵抗を介して接地されていると共
に定電流源に接続されていることを特徴とする増幅装置
。