JPH04172659A - 映像信号記録再生装置 - Google Patents

映像信号記録再生装置

Info

Publication number
JPH04172659A
JPH04172659A JP30160590A JP30160590A JPH04172659A JP H04172659 A JPH04172659 A JP H04172659A JP 30160590 A JP30160590 A JP 30160590A JP 30160590 A JP30160590 A JP 30160590A JP H04172659 A JPH04172659 A JP H04172659A
Authority
JP
Japan
Prior art keywords
circuit
emphasis
digital
video signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30160590A
Other languages
English (en)
Inventor
Yasutaka Kotani
保孝 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30160590A priority Critical patent/JPH04172659A/ja
Publication of JPH04172659A publication Critical patent/JPH04172659A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はビデオテープレコーダなどの映像信号記録再生
装置に関するものであり、特に、記録時に映像信号にエ
ンファシス処理を行い、再生時に映像信号にデエンフア
シス処理を行う映像信号記録再生装置の回路構成を簡単
にする技術に関する〔従来の技術] ビデオテープレコーダなどの映像信号記録再生装置にお
いては、S/Nを向上させるため映像信号を記録媒体に
記録するときエンファシス(ブリュンファンス)、特に
振幅制限するノンリニア(非線形)エンファシスをかけ
、記録媒体かろ再生するときデエンフアシス、特二こ5
 ノンリニア・デエンフアシスをかける。
このようなノンリニア・エンファシスおよびノンリニア
・デエンフアシスをかけて記録・再生を行う映像信号記
録再生装置の従来例として、第5図にハイビジョン用V
TR(HDVTR)装置の回路構成を示す。このHDV
TR装置は回転ドラム30を挟んで記録系RECと再生
糸PBからなる。
記録系RPCはアナログ/ディジタル信号変換回路(A
DC)1〜3.ディジタル式ノンリニア・エンファシス
回路27〜29.記録用ディジタル信号処理回路5.同
期信号発生回路6を有している。さらに記録系RECは
チャネルAを構成する信号加算回路7.ディジタル/ア
ナログ信号変110回路(DAC)9.アナログ式メイ
ン・エンファノス回路IQ、FM変調器11.および、
チャネルBを構成する信号加算回路1.4.DAC16
、アナログ式メイン・エンファシス回路17.FM変調
器1日を有している。
同様に再生糸PBは、チャネルAを構成するFM復調器
31.アナログ式メイン・デエンファノス回路32.A
DC33、および、チャネルBを構成するFM復調器3
6.アナログ式メイン・デエンフアシス回路37.AD
C38を有してし\る。さらに再生糸PBは同期信号抽
出回路42.再生用ディジタル信号処理回路43.ディ
ジタル式ノンリニア・デエンフアシス回路55〜57.
DAC45〜47を有している。
記録系RECの動作について第6図(a)〜(C)の信
号波形図を参照して述べる。
第6図(a)に図示するベースハン)・の記録用輝度信
号Yおよび記録用色差信号PB、PRかADCI〜3で
ディジタル信号に変換される。これらディジタル変換さ
れた輝度信号Yおよび色差信号PR,PBについてディ
ジタル式ノンリニア・エンファシス回路27〜29がノ
ンリニア・エンファシス処理をsす。ノンリニア・エン
ファシス処理された輝度信号Yは記録用ディジタル信号
処理回路5において時間軸伸長される。またノンリニア
・エンファシス処理された色差信号PR,PBは記録用
ディジタル信号処理回路5においてフィルタリング処理
が行われ1時間軸圧縮される。
さらにこれら信号処理された輝度信号Yおよび色差信号
PR,PBは記録用ディジタル信号処理回路5において
2回転ドラム30を介して磁気テープ(図示せず)に記
録するのに適した信号フォーマ、トのTCI信号にシャ
フリングされる。これら記録用ディジタル信号処理回路
5の出力信号に同期信号発生回路6から同期信号5YN
Cとバースト信号BURSTが挿入され、第6図(b)
に示すように、IHが同期信号5YNCおよびバースト
信号BUR3Tからなる部分、チャネルAについての色
差信号PRまたはチャネルBについての色差信号PB、
および7vL度信号YからなるTC1映像信号が生成さ
れる。これらチャネルA。
BのTCI形態の映像信号はDA、C9,16でアナロ
グ信号に変換され、さらにアナログ回路のエンファシス
回路10.17でリニア エンファーメス処理が行われ
、FM変調器11.18でFM変調されて3回転トラム
30内の磁気へノドを介して磁気テープに記録される。
第6図(C)に磁気テープに記録されるデータフォーマ
ントを示す。
再生糸PBの動作は上述した記録系RECの動作の逆に
なる。
上述したように、上記記録系RECにおいてS/Nを向
上させるため、ディジタル式ノンリニア・エンファシス
回路27〜29.および、アナログ式リニア・エンファ
シス回路10.17が設けられている。これら記録系R
ECにおけるエンファシス回路27〜29.10〜17
に対応して。
再生糸PBにも上記エンファシス回路の逆回路としての
ディジタル式ノンリニア・デエンフアシス回路55〜5
7およびアナログ式リニア・デエンフアシス回路32.
37が設けられている。
また上述したノンリニア・エンファシス回路27〜29
ではノンリニア・エンファシス特性が不十分な場合2第
5図に破線で示したように記録系RECQこアナログ式
ノンリニア・エンファシス回路21〜23を設けること
がある。再生糸PBでも記録系RECに対応して破線で
示したようにアナログ式ノンリニア・デエンフアシス回
路51〜53を設ける。
〔発明が解決しようとする課題] 記録系RECにおける3個のディジタル式ノンリニア・
エンファシス回路27〜29のそれぞれは通常、第7図
に示すようにディジタル式バイパスフィルタ271と、
バイパスフィルタ271の出力振幅を制限するROMで
形成されたリミング272と2元の信号とりミンク27
2からの出力を加算するディジタル加算回路273で構
成される。また再生糸PBXこおける3個のディジタル
式ノンリニア・デエンフアシス回路55〜57のそれぞ
れは上記ノンリニア・エンファシス回路構成と逆回路構
成となる。
ディジタル式バイパスフィルタ271は通常トランスバ
ーサルフィルタで構成し、HDVTR装置における高速
で商精度の信号処理を行うためには高速動作回路素子と
複雑な回路構成が要求され高価格になる。第5図のHD
VTR装置の記録系RECにはこのような高価格で複雑
な回路構成のノンリニア・エンファシス回路27〜29
が3系統設けられ、同様に再生糸PBにも高価格で複雑
な回路構成のノンリニア・デエンフアシス回路55〜5
7が3系統設けられているので、装置全体として高価格
かつ複雑な回路となっている。
なお上記例示においては、全てノンリニア・エンファシ
ス処理およびノンリニア・デエンフアシス処理を行う回
路構成を示したが、単に、エンファシス処理およびデエ
ンフアシス処理を行う場合も、ディジタル式バイパスフ
ィルタに係わる上記同様の問題が発生する。
また上記例は7本発明にかかる映像信号記録再生装置の
従来例としてHDVTR装置を例示したが1通常のVT
R装置、あるいは、上記同様のディジタル式(ノンリニ
ア)エンファシス処理またはディジタル式(ノンリニア
)デエンフアシス処理を行う映像信号処理装置において
も上記同様の問題が発生している。
したがって1本発明は映像信号処理装置の上述した回路
構成を簡単することを目的とする。
〔課題を解決するだめの手段〕
本発明は上記問題を解決するため、記録系のディジタル
式エンファシス回路(以下5本発明において7工ンフア
シス回路はノンリニア・エンファシス回路をも含む)を
、その個数が減少する側。
たとえば、上述したHDVTR装置の例においては、記
録用ディジタル信号処理回路の後段にチャネルごとに設
ける。また、再生系のディジタル式7177791回路
)以下・本発明において、デエンフアシス回路はノンリ
ニア・デエンフアシス回路をも含む)がその個数が減少
する側、すなわち、再生用ディジタル信号処理回路の前
段のチャネルごとに設ける。
したがって1本発明によれば、映像信号をディジタル信
号処理によって複数チャネルに分割し記録媒体に記録す
る装置であって、前記ディジタル信号処理の後に各チャ
ネルの映像信号に対してディジタル式エンファシス処理
を行う回路を有する映像信号記録装置が提供される。
また本発明によれば、記録媒体から複数チャネルの映像
信号を読み出しディジタル信号処理を行い映像信号を再
生する装置であって、前記ディジタル信号処理の前に各
チャネルの映像信号に対してディジタル式デエンフアシ
ス処理を行う回路を有する映像信号再生装置が提供され
る。
さらに本発明によれば、上記映像信号記録装置および映
像信号再生装置とが協働する映像信号記録再生装置が提
供される。
〔作用〕
映像信号記録装置において、記録用ディジタル信号処理
回路の後段のチャネルごとに設けられるディジタル式エ
ンファシス回路は、その配置位置の変更にともなっても
本来のエンファシス処理が遂行されるように、たとえば
、上述したHDVTR装置において、従来の記録用ディ
ジタル信号処理回路の前段のディジタル式ノンリニア・
エンファシス回路が映像信号の水平方向に対するディジ
タル式エンファシス処理を行うのに対して、配置位置変
更に応じて垂直方向のディジタル式ノンリニア・エンフ
ァシスを行う。これにより、映像信号記録装置全体とし
てのエンファシス効果は従来と同様である。
ディジタル式エンファシス回路を記録用ディジタル信号
処理回路の後段のチャネルごとに設けることによりエン
ファシス回路の個数が減少するから、エンファシス回路
を構成する複雑、高価格のトランスバーサルフィルタの
個数が減少し、装置全体として回路構成が簡単かつ低価
格になる。
映像信号再生装置も逆回路構成になる点を除いて、上記
映像信号記録装置と同様である。
〔実施例] 本発明の映像信号記録再生装置の実施例として第1図に
HDVTR装置の構成を示す。このHDVTR装置は第
5図に図示したものに対応している。
第1図に図示したHDVTR装置は第5図に示した従来
のHD V T R装置における3個のディジタル式ノ
ンリニア・エンファシス回路27〜29に代えてチャネ
ルA、Bごとにそれぞれ、信号加算回路7とDAC9の
間に垂直方向ディジタル式ノンリニア・エンファシス回
路8と、信号加算回路14とDAC16との間に垂直方
向ディジタル式ノンリニア・エンファシス回路15とが
設けられ、さらに、これら垂直方向ディジタル式ノンリ
ニア・エンファシス回路8 、 15 ヲIII?Iす
るスイッチ切替制御回路20が設けられている。
再生糸PBについても同様に、第5図のディジタル式ノ
ンリニア・デエンフアシス回路55〜57に代えてAD
C33と再生用ディジタル信号処理回路43との間に垂
直方向ディジタル式ノンリニア・デエンフアシス回路3
4と、ADC38,1!:再生用ディジタル信号処理回
路43との間に垂直方向ディジタル式ノンリニア・デエ
ンノアシス回路39.および、これらのノンリニア・デ
エンフアシス回路34.39を制御するスイッチ切替制
御回路41が設けられている。
以上の回路構成から明らかなように、第5図の回路構成
に比較して、ディジタル式ノンリニア・エンファシス回
路が3個から2個に減少し、ディジタル式ノンリニア・
デエンフアシス回路も3個から2個に減少している。
このように構成された記録系RPCおよび再生糸PBか
らなる第1図のHDVTR装置が第5図のHDVTR装
置と同様の機能を行うためには。
上記垂直方向ディジタル式ノンリニア・エンファシス回
路8.15.垂直方向ディジタル式ノンリニア・デエン
フアシス回路34.39は垂if方1ii1映像信号信
号処理を行う回路構成となる。
ノンリニア・エンファシス回路8とノンリニア・エンフ
ァシス回路15とは同し回路構成である。第2図に垂直
方向ディジタル式ノンリニア・エンファシス回路8の回
路構成例を示す。第2図の垂直方向ディジタル式ノンリ
ニア・エンファシス回路8は、ディジタル式バイパスフ
ィルタ81゜ディジタル式輝度信号リミッタ用ROM8
2.ディジタル式色差信号すミンタ用ROM83.スイ
7千回路84.および、ディジタル式加算回路85が図
示の如く構成されている。
バイパスフィルタ81は第3図に示すようにトランスバ
ーサルフィルタ回路で構成されている。
すなわち、バイパスフィルタ81は、IH分の映像信号
を記録するラインメモリ811〜814と、ディジタル
式係数乗算回路821〜825と。
ディジタル式加算回路827とで構成されている。遅延
およびラッチ回路として機能するIHラインメモリ81
1〜814は垂直方向の映像信号についてノンリニア・
エンファシスをかけるため。
映像信号18分のメモリ容量を有している。係数乗算回
路821〜825には係数に1〜に5が設定されており
、入力信号S7およびIHラインメモリ811〜814
の各段の出力は係数乗算回路821〜825において係
数に1〜に5が乗ぜられ1乗算結果が加算回路827で
加算されて出力信号S81として出力される。係数に1
〜に5゜IHラインメモリ811〜814の段数および
それに対応する係数乗算回路821〜825の個数はバ
イパスフィルタ特性に応して適宜に設定、配設される。
バイパスフィルタ81の出力信号S81は輝度信号リミ
、り用ROM82または色差信号リミッタ用ROM83
で振幅が制限される。振幅制限された信号はスイッチ回
路84によって選択されて加算回路85に印加されて元
の信号S7!こ加算される。このスイッチ回路84にお
ける信号選択はTCI信号である色差信号と輝度信号の
存在するタイミングに応してスイッチ切替制御回路20
によって制御される。すなわち5.第6図(b)に示す
ように、記録用ディジタル信号処理回路5においてチャ
ネルA、BのTCI信号に分割され、同期信号発生回路
6から同期信号5YNCおよびバースト信号BUR3T
が付加されたチャネル分割映像信号は、IHについて、
同期信号5YNCおよびバースト信号BUR3Tからな
る部分1色差信号PR(またはPB)部分、および輝度
信号Y部分からなる。スイッチ切替制御回路20は色差
信号PR(ま1こはPB)部分の時間帯に色差信号リミ
、り用ROM83から振幅制限された色差信号が加算回
路85に出力され、輝度信号Yの時間帯に振幅制限され
た輝度信号Yが加算回路85に出力されるように、スイ
ッチ回路84を制御するこのように1つのチャネルにつ
いて、TCI信号形態の輝度信号Yおよび色差信号を共
通のバイパスフィルタ81で高周波フィルタリングを行
い、振幅制限を輝度信号Yと色差信号とに分けて行うこ
とにより、高速動作が要求され価格が高くなり複雑な回
路となるバイパスフィルタの数をチャネル当たり1つに
している。これにより、記録系RECの回路構成が簡単
になり1価格も低下する垂直方向ディジタル式ノンリニ
ア・デエンフアシス回路34.39は第2図に示したノ
ンリニア・エンファシス回路の逆回路として構成される
したがって、再生糸PBにおいても記録系RECにおけ
ると同様の効果を得ることができる。
第1図の実線で示した回路構成ではノンリニア・エンフ
ァシス特性が不足するような場合には。
記録系RECに破線で示した水平方向アナログ式ノンリ
ニア・エンファシス回路21〜23を設けることができ
る。これらのアナログ式エンファシス回路は従来知られ
ているアナログ回路のバイパスフィルタ、リミッタ、お
よび加算回路で構成できる。これに対応して再生糸PB
も、破線で示した水平方向アナログ式ノンリニア・デエ
ンフアシス回路51〜53を設ける。これらアナログ式
ノンリニア・デエンフアシス回路も従来から知られてい
る上記アナログ式エンファシス回路の逆回路構成のもの
で実現できる。
本発明の実施に際しては上述した例示に限定されず種々
の変形形態をとることができる。
たとえば、第5図に破線で示した回路構成に対応する本
発明による回路構成とし、第4図に示すように記録用デ
ィジタル信号処理回路5の前段に、第5図の水平方向ア
ナログ・エンファシス回路21〜23に代わるディジタ
ル式ノンリニア・ノンリニア・エンファシス回路27′
〜29″を設け、第1図に示した垂直方向ディジタル式
ノンリニア・エンファシス回路8.15と組み合わせた
ノンリニア・エンファシス回路を構成できる。またこの
記録系REC回路構成に対応する再生糸PBの回路構成
として再生用ディジタル信号処理回路43の前後に、垂
直方向ディジタル式ノンリニア・デエンフアシス回路3
4.39と水平方向ディジタル式ノンリニア・デエンフ
アシス回路55゛〜57′とからなるノンリニア・デエ
ンフアシス回路を構成できる。
また以上の実施例に代えて、記録系RECにおいて単な
るエンファシス処理を行い、再生糸PBにおいて単なる
デエンフアシス処理を行うHDVTR装置を構成するこ
とができる。この場合、第2図のディジタル式ノンリニ
ア・エンファシス回路は、1変信号リミッタ用ROM8
2.色差信号リミ・7タ用ROM83.および、スイッ
チ回路84が不要となり、その結果として、第1図のス
イッチ切替制御回路20も不要となる。この例において
も、ディジタル式バイパスフィルタの数が城少するとい
う利点がある。再生糸PBについても同様であり、第1
図におけるスイ・ノチ切替制御回路41が不要となり、
各ノンリニア・デエンフアシス回路構成が簡単になる。
以上は本発明の1実施例としてHDVTR装置について
例示したが、映像信号について上述したと同様の処理を
行う他の種々の映像信号処理装置についても本発明が適
用できることは言うまでもない。
[発明の効果] 以上に述べたように9本発明によれば、ディジタル式エ
ンファシス回路の個数が減少する部分にディジタル式エ
ンファシス回路を設けことにより、エンファシス回路内
のバイパスフィルタの個数を減少させ2回路構成の簡単
な映像信号記録装置または映像信号再生装置、あるいは
これらが協働するように構成された映像信号記録再生装
置を提供できる。
【図面の簡単な説明】
第1図は本発明の映像信号を記録する装置および再生す
る装置の実施例と巳でのハイビノヨ、・VTR装置の構
成図。 第2図二よ第1図のディジタル式7ノンリニ7 エンフ
ァシス回路の構成図。 第3図は第2図のバイパスフィルタの回路図第4図は本
発明の映像信号を記録する装置および再生する装置の他
の実施例としてのハイビジョンVTR装置の構成図。 第5図は従来のHDVTR装置の構成図。 第6図(a)〜(c)は第1図および第5回における映
像信号の処理波形図。 第7図は第5図におけるエンファシス回路の構成図であ
る。 (符号の説明) 5・・記録用ディジタル信号処理回路。 8.15・・垂直方向ディジタル式ノンリニア・エンフ
ァシス回路。 20・・スイッチ切替制御回路。 10.17・・メインエンファノス回路、21〜23・
・水平方向ノンリニア・エンファシス回路。 32.37・・メイン・デエンフアシス回路34.39
・・垂直方向ディジタル式ノンリニア・デエンファソス
回路。 41・・スイッチ切替制御回路。 51〜53・・水平方向ノンリニア・デエンフアシス回
路。

Claims (1)

  1. 【特許請求の範囲】 1、映像信号をディジタル信号処理して複数チャネルに
    分割し記録媒体に記録する装置であって、前記ディジタ
    ル信号処理の後に各チャネルの映像信号に対してディジ
    タル式エンファシス処理を行う回路を設けたことを特徴
    とする映像信号記録装置。 2、記録媒体から複数チャネルの映像信号を読み出しデ
    ィジタル信号処理して映像信号を再生する装置であって
    、前記ディジタル信号処理の前に各チャネルの映像信号
    に対してディジタル式デエンフアシス処理を行う回路を
    設けたことを特徴とする映像信号再生装置。3、映像信
    号を記録用ディジタル信号処理して複数チャネルに分割
    し記録媒体に記録するものであって、前記記録用ディジ
    タル信号処理の後、各チャネルの映像信号に対してディ
    ジタル式エンファシス処理を行う回路を有する映像信号
    記録部と前記記録媒体から複数チャネルの映像信号を読
    み出し再生用ディジタル信号処理を行い映像信号を再生
    するものであって、前記再生用ディジタル信号処理の前
    に各チャネルの映像信号に対してディジタル式デエンフ
    アシス処理を行う回路を有する映像信号再生部と を具備する映像信号記録再生装置。
JP30160590A 1990-11-07 1990-11-07 映像信号記録再生装置 Pending JPH04172659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30160590A JPH04172659A (ja) 1990-11-07 1990-11-07 映像信号記録再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30160590A JPH04172659A (ja) 1990-11-07 1990-11-07 映像信号記録再生装置

Publications (1)

Publication Number Publication Date
JPH04172659A true JPH04172659A (ja) 1992-06-19

Family

ID=17898964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30160590A Pending JPH04172659A (ja) 1990-11-07 1990-11-07 映像信号記録再生装置

Country Status (1)

Country Link
JP (1) JPH04172659A (ja)

Similar Documents

Publication Publication Date Title
JPS61258596A (ja) デイジタル記録再生装置
US5790500A (en) Apparatus for recording/reproducing converted four-channel audio signals
JPH04172659A (ja) 映像信号記録再生装置
JPS62239381A (ja) Fm録再系のノイズ低減回路
US5267022A (en) Video signal processing apparatus for videotape recorder/reproducer capable of effecting vertical (and horizontal) emphasis and deemphasis on chrominance signals
US5535064A (en) Information signal recording system using different compressing methods to obtain signals for recording along with a corresponding signal indicating the method of compression
JPS5821325B2 (ja) ドロツプアウトホシヨウソウチオソナエタ タチヤンネルサイセイソウチ
US5526136A (en) Method and apparatus for reproducing a video signal subject to pre-emphasis
JPH06197313A (ja) 磁気記録再生装置
JP2613277B2 (ja) 映像信号記録再生装置
JP2860986B2 (ja) 信号複写方法および信号複写装置
JPH0793713B2 (ja) 映像記録再生装置
JPS58122605A (ja) ビデオ信号の変換回路
JP3064394B2 (ja) 磁気記録装置
JPH0530355B2 (ja)
JP2591356B2 (ja) 記録再生装置
JPS61294609A (ja) Pcm記録再生装置
JPS61154294A (ja) 磁気記録再生装置
JPH02166676A (ja) ディジタル磁気記録再生方式
JPH0533879B2 (ja)
JPS6356878A (ja) デイジタル音声記録方法
JPS6298880A (ja) 映像信号の記録再生方法
JPH07101941B2 (ja) カラ−映像信号の再生記録方式
JPH05325406A (ja) 情報信号の記録再生装置
JPH0411362A (ja) ディジタル記録再生装置