JPH04170790A - 初期化機能を有するｄｒａｍ - Google Patents
初期化機能を有するｄｒａｍInfo
- Publication number
- JPH04170790A JPH04170790A JP2299367A JP29936790A JPH04170790A JP H04170790 A JPH04170790 A JP H04170790A JP 2299367 A JP2299367 A JP 2299367A JP 29936790 A JP29936790 A JP 29936790A JP H04170790 A JPH04170790 A JP H04170790A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- input signal
- dram
- circuit
- row address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、初期化機能を有するＤＲＡＭに関する。
従来、主記憶に使用されるＤＲＡＭの初期化は上位ホス
トから書き込みデータ“０”の書き込み動作を、主記憶
の全アドレスに対して起動することで行なっていた。
トから書き込みデータ“０”の書き込み動作を、主記憶
の全アドレスに対して起動することで行なっていた。
上述した従来のＤＲＡＭは、上位ホストが主記憶の全ア
ドレスに対して初期値書き込み動作を行なわない限り主
記憶の初期値は不定であった。また、上位ホストが主記
憶の全アドレスに書き込み動作を行なうには、時間がか
かり、その間、上位ホストは主記憶への書き込み動作し
か行なえず、占有されてしまうという欠点があった。
ドレスに対して初期値書き込み動作を行なわない限り主
記憶の初期値は不定であった。また、上位ホストが主記
憶の全アドレスに書き込み動作を行なうには、時間がか
かり、その間、上位ホストは主記憶への書き込み動作し
か行なえず、占有されてしまうという欠点があった。
本発明の初期化機能を有するＤＲＡＭは、外部からのリ
フレッシュ要求を検出する回路と、リフレッシュ時の内
部動作を選択する入力信号と、すフレッシュ用ロウアド
レスを自動生成する回路と、前記リフレッシュ時の内部
動作を選択する入力信号が“真”ならば初期値書込み動
作、“偽”ならばリフレッシュ動作を、ロウアドレス単
位で制御す、る回路と、前記リフレッシュ時の内部動作
を選択する入力信号が“真”の場合のみ有効となる書き
込みデータ“Ｏ”の初期値を出力する回路を有している
。
フレッシュ要求を検出する回路と、リフレッシュ時の内
部動作を選択する入力信号と、すフレッシュ用ロウアド
レスを自動生成する回路と、前記リフレッシュ時の内部
動作を選択する入力信号が“真”ならば初期値書込み動
作、“偽”ならばリフレッシュ動作を、ロウアドレス単
位で制御す、る回路と、前記リフレッシュ時の内部動作
を選択する入力信号が“真”の場合のみ有効となる書き
込みデータ“Ｏ”の初期値を出力する回路を有している
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図に示すＤＲＡＭＩは、リフレッシュ用ロウアドレ
ス自動生成回路２、記憶素子３、リフレッシュ要求検出
回路４、リフレッシュ制御回路５、書き込みデータ“０
′”の初期値を出力する回路６、リフレッシュ時の内部
動作を選択する入力信号７から構成される。
ス自動生成回路２、記憶素子３、リフレッシュ要求検出
回路４、リフレッシュ制御回路５、書き込みデータ“０
′”の初期値を出力する回路６、リフレッシュ時の内部
動作を選択する入力信号７から構成される。
外部からのリフレッシュ要求が発生し、リフレッシュ要
求検出回路４が検出すると、リフレッシュ用ロウアドレ
ス自動生成回路２は、リフレッシュ用ロウアドレスを出
力し初め、リフレッシュ制御回路５はリフレッシュ動作
の制御を開始する。
求検出回路４が検出すると、リフレッシュ用ロウアドレ
ス自動生成回路２は、リフレッシュ用ロウアドレスを出
力し初め、リフレッシュ制御回路５はリフレッシュ動作
の制御を開始する。
この時、リフレッシュ制御回路５はリフレッシュ時の内
部動作を選択する入力信号７の状態をモニタし、′真”
ならば書き込みデータ“０”の初期値を出力する回路６
が出力する書き込みデータ“０”を記憶素子３に対して
、ロウアドレス単位に書き込みを行う。
部動作を選択する入力信号７の状態をモニタし、′真”
ならば書き込みデータ“０”の初期値を出力する回路６
が出力する書き込みデータ“０”を記憶素子３に対して
、ロウアドレス単位に書き込みを行う。
“偽”ならば、リフレッシュ制御回路５は、記憶素子３
から読み出しを行なうことで、リフレッシュ動作とする
。
から読み出しを行なうことで、リフレッシュ動作とする
。
以上説明したように本発明は、外部からの入力信号を“
真”にしておくことで、初期値設定とリフレッシュ動作
を同時に行なうことができる為、上位ホストから主記憶
に使用されているＤ ＲＡＭの全アドレスに対して初期
値書き込み動作を行なわなくとも、リフレッシュだけ起
動していれば、一定時間後に主記憶の全アドレスに対し
て、初期値が設定できる効果がある。
真”にしておくことで、初期値設定とリフレッシュ動作
を同時に行なうことができる為、上位ホストから主記憶
に使用されているＤ ＲＡＭの全アドレスに対して初期
値書き込み動作を行なわなくとも、リフレッシュだけ起
動していれば、一定時間後に主記憶の全アドレスに対し
て、初期値が設定できる効果がある。
第１図は、本発明の一実施例を示すブロック図である。
１・・・初期化機能を有するＤＲＡＭ１２・・・リフレ
ッシュ用ロウアドレスを自動生成回路、３・・・記憶素
子、４・・・リフレッシュ要求検出回路、５・・・リフ
レッシュ制御回路、６・・・書き込みデータ“０”の初
期値を出力する回路、７・・・リフレッシュ時の内部動
作を選択する入力信号。
ッシュ用ロウアドレスを自動生成回路、３・・・記憶素
子、４・・・リフレッシュ要求検出回路、５・・・リフ
レッシュ制御回路、６・・・書き込みデータ“０”の初
期値を出力する回路、７・・・リフレッシュ時の内部動
作を選択する入力信号。
Claims (1)
- 外部からのリフレッシュ要求を検出する回路を有し、か
つ、リフレッシュ時の内部動作を選択する入力信号を有
し、かつリフレッシュ用ロウアドレスを自動生成する回
路を有し、かつ、前記リフレッシュ時の内部動作を選択
する入力信号が“真”ならば、初期値書込み動作、“偽
”ならば、リフレッシュ動作を、ロウアドレス単位で制
御する回路を有し、かつ、前記リフレッシュ時の内部動
作を選択する入力信号が“真”の場合のみ有効となる書
き込みデータ“０”の初期値を出力する回路を有するこ
とを特徴とする初期化機能を有するＤＲＡＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299367A JPH04170790A (ja) | 1990-11-05 | 1990-11-05 | 初期化機能を有するｄｒａｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299367A JPH04170790A (ja) | 1990-11-05 | 1990-11-05 | 初期化機能を有するｄｒａｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04170790A true JPH04170790A (ja) | 1992-06-18 |
Family
ID=17871645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299367A Pending JPH04170790A (ja) | 1990-11-05 | 1990-11-05 | 初期化機能を有するｄｒａｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04170790A (ja) |
-
1990
- 1990-11-05 JP JP2299367A patent/JPH04170790A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229749B1 (en) | Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals | |
| KR20200017799A (ko) | 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법 | |
| US4706221A (en) | Refreshing of dynamic RAM | |
| JPH10125059A (ja) | 半導体記憶装置 | |
| JPH10233091A (ja) | 半導体記憶装置およびデータ処理装置 | |
| US20020027820A1 (en) | Refresh control for semiconductor memory device | |
| JP2008505427A (ja) | 半密度処理及び全密度処理を伴うｄｒａｍ | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| US6826114B2 (en) | Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method | |
| JPH04170790A (ja) | 初期化機能を有するｄｒａｍ | |
| JPS6259396B2 (ja) | ||
| KR930001064A (ko) | 주 기억 장치의 자체 시험 시간 단축 방법 | |
| US6396755B2 (en) | Integrated memory with row access control to activate and precharge row lines, and method of operating such a memory | |
| JP2715310B2 (ja) | メモリ制御装置 | |
| JP4704691B2 (ja) | 半導体記憶装置 | |
| JP2908485B2 (ja) | 半導体記憶装置 | |
| JP3318125B2 (ja) | Ｄｒａｍ制御回路 | |
| JPS5918792B2 (ja) | リフレツシユ読取り書込み制御方式 | |
| JP2005174437A5 (ja) | ||
| JPH07141861A (ja) | ダイナミックメモリ | |
| JP2005174437A (ja) | 記憶装置のリフレッシュ方式 | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
| JPH01240921A (ja) | 表示制御装置 | |
| JPS6231091A (ja) | ダイナミツクメモリのリフレツシユ制御方式 | |
| JPH0676565A (ja) | 半導体記憶装置 |