JP2008505427A - 半密度処理及び全密度処理を伴うｄｒａｍ - Google Patents

半密度処理及び全密度処理を伴うｄｒａｍ Download PDF

Info

Publication number
JP2008505427A
JP2008505427A JP2007519367A JP2007519367A JP2008505427A JP 2008505427 A JP2008505427 A JP 2008505427A JP 2007519367 A JP2007519367 A JP 2007519367A JP 2007519367 A JP2007519367 A JP 2007519367A JP 2008505427 A JP2008505427 A JP 2008505427A
Authority
JP
Japan
Prior art keywords
memory
density
data
processing
density mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007519367A
Other languages
English (en)
Inventor
ジャンツェン、ジェフリー、ダブリュ．
Original Assignee
マイクロン テクノロジー、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー、インコーポレイテッド filed Critical マイクロン テクノロジー、インコーポレイテッド
Publication of JP2008505427A publication Critical patent/JP2008505427A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

【課題】電力消費を必要最低限に抑え、電源寿命を長くしつつ、メモリ容量を大きくすることができるメモリデバイス及びその動作方法を提供する。
【解決手段】半密度モード又は全密度モードでメモリを動作させ、必要に応じて両モードを切り替える。電力消費を抑えるため、メモリデバイスは、その起動時に半密度処理に初期設定され、下側のアドレスがデータで満たされたとき、全密度モードに切り替える。上側のアドレスが空に戻ったとき、メモリデバイスを半密度処理に戻す。
【選択図】図１

Description

本発明はメモリデバイス全般に関し、より詳細には、ＤＲＡＭ及びその動作に関する。
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は、「半密度」（half density）及び「全密度」（full density）として構成可能である。全密度メモリでは、メモリアレイ内部の各行によりメモリセルへのアクセスが可能となり、各セルは、単一のデータビットを記憶するのに用いられる。半密度メモリでは、メモリアレイ内部の各行は、別の相補的な行と対となり、１つのメモリセルにデータを記憶する際、前記相補的な行における比較対象となるセルには、相補的なデータが記憶される。半密度メモリでは、２本のワード線｛１本のディジット線及び１本のディジット線*（相補的な線）｝が、同時に活性化される。これにより、各セルには、差分モードにおいて参照信号として用いられる反対のデータが記憶され、リフレッシュ時間を大幅に改善する。半密度モードでは、奇数行は利用されない。メモリの全密度処理では、全ての数のセルを用いることが可能となり、同等のサイズを有する半密度メモリよりも多くのデータを記憶することができる。各セルは、個別のデータを記憶し、それぞれが個別にリフレッシュされなければならず、リフレッシュ時間が増大する。
現在の技術では、メモリ等の部品を製造する際、リフレッシュ時間の長さに関する方法論が存在する。リフレッシュ時間をより長く、半密度メモリのように処理密度を小さくすれば、用いる動作電流は小さくなり、携帯機器用の電源寿命は長くなる。携帯機器に大容量のメモリが求められることは多くない。特に、大部分の通常モードでの処理はそうである。しかし、稀により大きな容量のメモリを要するため、通常は全密度メモリが不要であるにもかかわらず、全密度メモリを要する機器も存在する。特殊なケースを除けば全密度メモリを必要としない部品や機器において全密度メモリを用いると、電力消費が多くなり、電源電力が限られている場合、そのように常に全密度処理を行うことは望ましいことではなく、電源寿命が短くなる等の不具合を生じる。一方、通常の携帯機器の用途から、携帯型コンピュータといったより強力な用途までをも含む携帯用途の中には、大きなメモリ容量を要するが、電力の制限があるものも存在する。
一般に、メモリは半密度又は全密度として構成され、変更できない。上記の理由により、及び、本明細書を読み、その内容を理解することで当業者に明らかになる後述する他の理由により、メモリデバイス及びその動作方法の分野では、半密度処理及び全密度処理のメリットを組み合わせる要望が存在する。
本発明により解決される上述の課題及び他の課題は、以下の説明を読み、その内容を検討することにより理解されよう。
一実施形態において、メモリ内の処理において全密度モード及び半密度モードを切り替える方法は、メモリの処理を半密度モードで開始するステップと、半密度処理で用いるアドレスを監視するステップとを有する。前記メモリに書き込むべきデータの全てを半密度モードでは記憶できないとき、前記メモリは、全密度モードに切り替わる。
別の実施形態において、メモリデバイスの動作方法は、メモリの処理を半密度モードで開始するステップと、メモリセルアレイにおけるメモリセルの利用状況を監視するステップと、通常のメモリ処理を要するとき、前記半密度モードから全密度モードに切り替えるステップと、を有する。
さらに別の実施形態において、メモリは、アドレス回路によりアドレス指定可能なメモリセルのアレイと、外部データを受信し、前記データを前記アレイに送出する入出力回路と、メモリコントローラと、を有する。前記メモリコントローラは、全密度モード又は半密度モードの一方で前記メモリを動作させ、前記メモリに書き込むべき全てのデータを半密度処理では記憶することができなくなったとき、前記半密度モードから前記全密度モードに切り替える。
さらに別の実施形態において、処理システムは、プロセッサと、前記プロセッサに接続され、前記プロセッサから送信されるデータを記憶し、前記プロセッサにデータを送信するメモリと、を有する。前記メモリは、アドレス回路によりアドレス指定可能なメモリセルのアレイと、外部データを受信し、前記データを前記アレイに送出する入出力回路と、メモリコントローラと、を有する。前記メモリコントローラは、全密度モード又は半密度モードで前記メモリを動作させ、前記メモリに書き込むべきデータの全てを半密度処理では記憶できないとき、前記半密度モードから前記全密度モードに切り替える。
他の実施形態は、別途説明され、特許請求の範囲に記載される。
以下、本発明に係る特定の実施形態を示す添付の図面を参照しつつ、本発明について詳述する。各図面において、実質的に同等の構成要素には、同様の参照符号を付すものとする。各実施形態は、当業者が本発明の実施をするのに十分な程度に開示されている。本発明の範囲から逸脱しない限り、他の実施形態も可能であり、また、構造的、論理的及び電気的変更も可能である。
従って、以下の説明は、限定的に解釈すべきではなく、本発明の範囲は、添付の特許請求の範囲及びその均等の範囲によってのみ特定される。
図１は、本発明の実施形態を適用可能な全密度メモリ１００の構造を示す。メモリ１００は、それぞれがトランジスタ及びコンデンサを有するメモリセル１０２のアレイを有し、各メモリセル１０２は、アレイ内部における個々の行１０４及び列１０６を介してアドレス指定される。図示したこれらの行１０４及び列１０６は、８つのセルにアクセス可能であり、各メモリセル１０２は、個別にデータを保持可能である。例えば、セル０，０を活性化するには、行０と列０を活性化する。
図２は、本発明の実施形態を適用可能な半密度メモリ２００の構造を示す。この構造は、メモリ１００の構造と同等であるが、アドレス指定の仕組みは異なる。メモリ２００は、それぞれがトランジスタ及びコンデンサを備えるメモリセル２０２のアレイを同様に有する。各メモリセル２０２は、アレイ内部における個々の行２０４及び列２０６によりアドレス指定される。しかし、半密度メモリ２００では、各行は、相補的な行と対をなし、図示しているように、２本の行０と２本の行２が存在する。例えば、セル０，０を活性化するためには、列０と共に、２本の行０それぞれが活性化される。これにより、互いに反対のデータが、セル０，０及びセル０，０*に記憶される。奇数行は用いられない。
本発明の実施形態では、同一の構造を有するメモリ１００及びメモリ２００が１つのメモリとして用いられるが、メモリの処理は、所望の用途に応じて、半密度メモリ又は全密度メモリとして行われる。このような処理は、メモリのコントローラを用いて、メモリを後述する方法で動作させることにより実現される。図３のフローチャートに示すように、一実施形態３００では、ブロック３０２において、メモリが起動される。本実施形態では、メモリの処理は、ブロック３０４において、初期設定としての半密度モード（すなわち２Ｔモード）に設定される。本発明の範囲から逸脱しない限り、半密度モード以外のモード、例えば、全密度モードを初期設定とすることも可能である。ブロック３０６において、メモリコントローラ等にアドレスが供給され、判定ブロック３０８において、前記アドレスがアレイ内部の奇数行に関するものであるかどうかが判定される。前記アドレスがアレイ内部の奇数行に関するものでない場合、すなわち、アレイ内部の偶数行に関するものである場合、ブロック３１０に進み、アレイ内部の偶数行（半密度用の行）にアクセス可能となる。
上記のようにアドレスが供給され、判定ブロック３０８において、アレイ内部の奇数行がアクセスされるまでアレイ内部の偶数行が用いられる。奇数行がアクセスされると、ブロック３１２において、メモリの処理が全密度モード（すなわち１Ｔモード）に切り替わり、ブロック３１４において、アレイ内部の行全てがアクセス可能となる。さらに、セルフリフレッシュタイミング（self refresh timing）は、増加した電力に調整され、適宜のタイミングでリフレッシュ処理が行われる。別の実施形態として、アレイ外部の最上位の行を、アレイ内部の最下位の行に割り当てることで、システム設計を支援してもよい。
ある時点で、全密度モードでの処理は不要になるであろう。従って、処理３００は、判定ブロック３１６において、アレイ内部の奇数行のいずれかが未だ用いられているかどうかを確認しながら継続する。もしアレイ内部の奇数行が未だ使用されている場合、全密度モードでの処理が継続され、ブロック３１７において、別のアドレスが提供される。アレイ内部の奇数行が用いられていない場合、判定ブロック３１６の次にブロック３１８に進み、ブロック３０４に進む前にスクラブ処理を伴うリフレッシュ処理であるスクラブ・リフレッシュ処理（scrub refresh operation）が行われる。
全密度処理から半密度処理に戻る際には、既に不要となったデータが奇数行に存在する場合がある。書込み処理により偶数行のワード線が活性化され、上記のデータ（正確な元のデータ）は、センスアンプで検出され、偶数行のワード線と相補的な奇数行のワード線を活性化するため、上記のようなデータは、半密度処理が再開するときに消去される。これにより、センスアンプが作動すると（the sense amp fires）、偶数行のセルのデータと反対のデータが奇数行のセルに記憶され、奇数行のセルにいかなるデータが存在しても再書込み処理が行われる。全密度モードから半密度モードに移行する際、偶数行のデータは維持されるが、奇数行のデータは消失する。一実施形態として、奇数行のデータを保存しないことも可能である。例えば、図１及び図２に示す構成を用い、半密度処理から全密度処理に切り替える際、行０，０は、行０，１になる。
別の実施形態では、オペレーティングシステム又はメモリコントローラは、データをメモリに送信する前にデータを適切な行に書き込むようにデータを再構成する。全密度モードから半密度モードに切り替える際、一実施形態では、アレイ内部の奇数行からデータをセーブするため、データをバッファに記憶し、スクラブ・リフレッシュ処理前に偶数行に書き込む。別の実施形態として、奇数行からのデータを維持することの判断を、行毎若しくは行と列の組合せ毎又はブロック毎に行ってもよい。
半密度処理でメモリに書込み処理をするためには、オペレーティングシステム又はメモリコントローラを用いて、この処理モードに一致する位置、すなわち、相補的な行の一方の位置にデータを配置し、より大きなメモリ密度を要する場合にのみ切替えを行う。例えば、半密度モードで処理を開始した場合、奇数行／偶数行の対のうち偶数行のみを用いる。偶数行が論理的に可能な量のデータで満たされ又は満たされる寸前まで至り、且つ未だデバイスが更なるメモリ密度を要している場合、奇数行に書込み処理が行われる。奇数行に書込み処理が行われると、メモリ内のデータの書込み位置を監視する検出器又はオペレーティングシステム若しくはメモリコントローラは、全密度処理を開始する。半密度から全密度に切り替わる際には、半密度処理で構築された冗長性を排除するに過ぎないので、失われるデータはない。
ある時点において、デバイスには、密度を減少させる必要性が生じ得る。従って、必要とされる密度が、半密度処理への閾値を下回った場合、メモリは半密度処理に戻り、電力消費を低減する。重要なメモリデータが、下側のアドレス行（半密度用の行）に書き込まれているのであれば、メモリが半密度処理に戻ったときでも、消失するデータは、システムが全密度処理を行っている際に追加されたデータのみである。一実施形態として、半密度処理への復帰は、アレイ内部の奇数行の全てにデータが書き込まれなくなってから行ってもよい。
ブロック３１８に示すスクラブ・リフレッシュ処理は、図４のフローチャートに詳細が示されており、全密度処理から半密度処理に戻る際、アレイ内部の偶数行における情報を保持する。一実施形態では、ブロック４００において、偶数行のワード線が活性化される。ブロック４０２において、偶数行のワード線のデータがセンスアンプにより検出される。センスアンプが安定した後、ブロック４０４において、奇数行のワード線が活性化される。ここでのデータは、アレイ内部の偶数行に記憶された元のデータである。図２に最もよく示されるように、半密度処理において、センスアンプが作動すると、アレイ内部の奇数行であったが、アレイ内部の各偶数行の相補的な行となっている行に、アレイ内部の偶数行のデータと反対のデータが記録される。ブロック４０６において、両方のワード線がプリチャージされ、通常の半密度処理として、元のデータは一方のセルに、元のデータと相補的なデータは、前記一方のセルと相補的なセルに記憶される。一実施形態として、スクラブ・リフレッシュ処理は、固有のコマンドで行ってもよい。別の実施形態として、スクラブ・リフレッシュ処理は、以前から半密度処理における処理に用いられていたコマンドと同一のコマンドで行うこともできる。
別の実施形態として、メモリの利用状況を監視し、該利用状況が半分を下回るレベルまで低下したとき、メモリを半密度処理に戻すこともできる。この実施形態では、アレイ内部の奇数行にデータが残っている可能性があり、そのようなデータは、半密度処理に切り替わる前にアレイ内部の偶数行に再書込みされる必要がある。この実施形態では、オペレーティングシステムは、データの位置を監視し、全密度処理から半密度処理に変更する際、消去する行のデータをバッファ等に読み出し、全密度処理から半密度処理に切り替わってもデータが保持される行に書き込まれる。上記のような監視及び読出し／書込み処理は、別の実施形態として、ブロック毎に行うこともできる。
動作に際し、本発明に係るメモリは、以下のように機能する。前記メモリの初期設定としての処理は、起動により開始する。一実施形態として、起動時の処理モードを半密度モードとすることができる。そして、起動時には、メモリは、半密度処理で処理を行う。この実施形態では、メモリの機能として、偶数行のみに書込み処理が行われ、アレイの奇数行は、当該分野で知られているように冗長性のために用いられる。ＤＲＡＭに対する書込み処理は、メモリの半密度処理に必要な密度を超える密度を要するようになるまで偶数行に対して行われる。メモリの制御プログラムにより、データが書き込まれるアドレスを監視する。奇数行のアドレスが用いられると、メモリコントローラは、メモリの処理を全密度処理に切り替え、メモリの密度を２倍にする。半密度のみが必要となったとき、メモリの電力消費は、全密度処理の電力消費を下回る。しかし、メモリに対する要求が、半密度処理に対する要求を上回った場合、全出力による処理が用いられ、増加した容量が利用可能となる。また、メモリが全密度処理に切り替わると、メモリコントローラは、メモリの密度及び用いられている領域を監視する。メモリに書き込まれる又は記憶されているデータが少なくなると、メモリにとって半密度処理で十分な状況が再度訪れる。この場合、メモリコントローラは、最後の奇数行のデータアドレスは不要である、又はメモリの現在の状況に必要なメモリ密度は、半密度の閾値を下回ると判断する。このような判断がなされると、メモリコントローラは、半密度処理に戻る。
上述のように、全密度処理と半密度処理を切り替える際、奇数行に記憶されているデータは消失する。従って、オペレーティングシステム又はメモリコントローラは、メモリに書き込まれるデータのアドレスを監視し、メモリが半密度処理で動作している際は、半密度処理のみを用いる。
上記の通り、一般的な全密度の物理的な構成と半密度の物理的な構成との間には構造的な相違はない。全密度モード及び半密度モードの間の相違は、メモリの論理及び制御にある。本発明の実施形態では、論理をシフトさせ、低電力及び低メモリ密度が望ましい又は必要とされる際は、半密度処理を行い、より高い記憶密度を要するときは全密度処理を行う。
別の実施形態として、半密度処理モードを起動時の初期設定とする代わりに、モードレジスタを用いてメモリに通常処理又は半密度処理を行わせてもよい。例えば、モードレジスタに「０」が書き込まれている場合、全密度での処理が行われる。モードレジスタに「１」が書き込まれている場合、半密度での処理が行われる。モードレジスタの設定は、処理中のサイクル毎に（on the fly）、又は起動時等に行うことができる。さらに、ユーザが特定の「リセット」コマンドを発生させることで、全密度処理モード又は半密度処理モードとすることも可能である。半密度処理が利用可能でない場合、メモリコントローラ又はオペレーティングシステムの監視装置は、記憶されるデータの量が、メモリの半密度構成に合致するものとなるまで半密度処理を許容しない。全密度処理への設定は、モードレジスタ設定コマンド、専用入力ピン等でモードレジスタを設定する様々な実施形態で実行可能である。
別の実施形態として、起動時には半密度処理を初期設定とし、可能な限り半密度を継続し、奇数行がアクセスされたときに全密度に切り替えることもできる。
偶数行及び奇数行が示す内容は、従来用いられているものを本明細書でも用いている。本明細書中の使用形態を別の用語で用いることもでき、偶数行及び奇数行との用語に関し、半密度のみの行を偶数行とし、全密度で利用可能となる行を奇数行としている。別の用語を用いることも可能であり、例えば、偶数行に対応するものとして下側のアドレス行、奇数行に対応するものとして上側のアドレス行と称することも可能であるが、これに限られない。
一実施形態として、メモリコントローラ又は他のオペレーティングシステムモジュールを用いてメモリの動作を制御することもできる。コントローラやオペレーティングシステムを、プロセッサ等において命令を実行する機械読取り可能な媒体とすることで、本明細書中で述べた処理を実現することもできる。
図５には、本発明の一実施形態に係るＤＲＡＭ５０２を有するシステム５００の簡略的なブロック図が示されている。このメモリデバイスは、プロセッサ５１０に接続され双方向通信が可能である。前記メモリは、メモリセルのアレイ５１２を有する。プロセッサ５１０からの制御信号５４０に応じて、アレイ５１２に対するデータの記憶を管理するため、及びアレイ５１２からデータを読出すために制御回路５２４が設けられる。アドレス回路５２６、Ｘデコーダ５２８及びＹデコーダ５３０によりアドレス信号５４２及びアレイ５１２の記憶アクセス位置が解析される。検出回路５３２を用いてアレイ５１２からデータが読み出され、Ｉ／Ｏ回路５３４にデータが出力される。Ｉ／Ｏ回路５３４は双方向に動作するものであり、プロセッサ５１０からのデータを受信し、このデータをアレイ５１２に送出する。一実施形態では、入力データを記憶するために、検出回路５３２を用いなくてもよい。
ダイナミック・メモリは周知であり、当業者には、上述したＤＲＡＭは、ＤＲＡＭ技術の基本的な理解のために簡略化されたものであり、ＤＲＡＭの全ての特徴を記載することを意図したものでないことが理解されよう。
上記では、偶数行にのみデータ書込みを行う半密度処理を伴うデータ書込み処理を記載したが、半密度処理のため、奇数行にのみデータ書込みを行うことも可能であることが理解されよう。また、データが相補的な行の組合せの一方にのみ書き込まれる限り、いくつかの偶数行と、いくつかの奇数行を用いて半密度処理を行うこともできる。利用可能なメモリセルの半数を用いることで、半密度処理において消費電力を低減すれば十分である。
結び
本発明に係る様々な実施形態の効果として、メモリの使用量が少ないときに自動的に電力消費を低減することが挙げられる。また、必要に応じて、全密度処理を用いることができる。さらに、メモリは、メモリアレイの下側半分に記憶されているデータを消失することなく半密度処理に戻ることができる。
本発明に係る様々な実施形態の効果として、手持ち式コンピュータや携帯情報端末といった携帯機器等、利用可能な電力量が限定されている機器で利用可能であることが挙げられる。一実施形態として、アプリケーションデータを下側のメモリアレイに記憶し、機器が、スタンバイモード又は起動モードにあるとき、メモリを半密度処理で動作させることができる。そして、動作中、一時的なデータをアレイ全体に記憶することができる。このデータは不要となり得るものであり、アプリケーションデータを消失することなしに、メモリを、携帯機器のスタンバイモード又はスリープモードのために低電力状態に戻すことができる。
本発明の実施形態には、低電力の半密度処理と、システムの必要に応じて密度を増加させる全密度処理とを自動的に切り替えることができる書替え可能なメモリ（例えば、ＤＲＡＭ）が含まれる。また、記憶されているデータを消失せずにセルフリフレッシュ用電力をセーブするための半密度処理にメモリを戻す方法も開示されている。起動時に、メモリを初期設定としての半密度処理に設定し、セルフリフレッシュ用電力を最小とする。アレイ内部の全ての偶数行がデータで満たされるまで、全ての処理はアレイ内部の偶数行で行われる。アレイ内部の奇数行がアクセスされるまで、メモリは半密度処理のままであり、アレイ内部の奇数行がアクセスされた時点で、メモリは、通常の全密度メモリ処理に自動的に切り替わる。全密度処理への切り替わりによる電力消費の増大に伴ってセルフリフレッシュタイミングは変更される。
リセットシーケンスが付加され、システムの要求に応じて、メモリを半密度処理のアドレス指定に戻す。リフレッシュ処理を伴うスクラブ処理であるリフレッシュ・スクラブ処理（refresh scrubbing）が付加され、当初から半密度処理で用いられていた偶数行に記憶されているデータを保持する。本発明のスクラブ・リフレッシュ処理の実施形態には、偶数行のワード線を活性化し、（正確な元のデータである）データをセンスアンプで検出し、センスアンプが安定した後に奇数行のワード線を活性化し（これにより、セルに反対のデータを記憶し）、両方のワード線をプリチャージし、半密度処理として、一方のセルに元のデータを記憶し、他方のセルに相補的なデータを記憶する。
ここでは、具体的な実施形態について説明してきたが、当該分野の当業者にとって、上記の実施形態に代えて、同一の目的を達成することのできるあらゆる構成が利用可能である。本願は、本発明に関するあらゆる応用及び改変を包含することを意図している。従って、本発明が添付の特許請求の範囲及びその均等の範囲によってのみ限定されることを明確に意図している。
図１は、全密度メモリデバイスの部分的な回路図である。 図２は、半密度メモリデバイスの部分的な回路図である。 図３は、本発明の一実施形態に係る方法のフローチャートである。 図４は、本発明の別の実施形態に係るリフレッシュ・スクラブ処理のフローチャートである。 図５は、本発明の実施形態を適用可能なシステムのブロック図である。

Claims (42)

  1. メモリ内の処理において全密度モードと半密度モードを切り替える密度モード切替方法であって、
    メモリの処理を前記半密度モードで開始するステップと、
    半密度処理で用いるアドレスを監視するステップと、
    前記メモリに書き込むべきデータの全てを半密度モードでは記憶することができなくなったとき、全密度モードに切り替えるステップと、
    を有する密度モード切替方法。
  2. 請求項１記載の密度モード切替方法において、
    前記メモリの処理を半密度モードで開始するステップは、前記メモリの偶数行にのみデータを書き込むステップを有することを特徴とする密度モード切替方法。
  3. 請求項１記載の密度モード切替方法において、
    前記全密度モードに切り替えるステップは、前記メモリの偶数行又は奇数行を対象に書込み処理を行うステップを有することを特徴とする密度モード切替方法。
  4. 請求項１記載の密度モード切替方法において、
    前記全密度モードに切り替えるステップは、全密度処理のために前記メモリのセルフリフレッシュタイミングを変更するステップをさらに有することを特徴とする密度モード切替方法。
  5. 請求項１記載の密度モード切替方法において、
    全密度処理における前記メモリの利用状況を監視するステップと、
    前記メモリに書き込むべきデータの全てを半密度処理により記憶することができるようになったとき、半密度処理に戻すステップと、
    をさらに有することを特徴とする密度モード切替方法。
  6. 請求項５記載の密度モード切替方法において、
    前記半密度処理に戻すステップは、リフレッシュ・スクラブ処理を実行するステップを有することを特徴とする密度モード切替方法。
  7. 請求項６記載の密度モード切替方法において、
    前記半密度処理は、前記メモリにおける複数の行の半数で行われ、
    前記全密度処理は、前記メモリの全体でデータを記憶し、
    前記リフレッシュ・スクラブ処理を実行するステップは、
    前記複数の行の前記半数におけるワード線を活性化するステップと、
    前記活性化されたワード線のデータをセンスアンプを用いて検出するステップと、
    前記複数の行の前記半数におけるワード線と相補的な前記複数の行の残りの半数におけるワード線を活性化するステップと、
    両方の前記ワード線をプリチャージするステップと、
    元のデータを前記第１のワード線に記憶し、前記元のデータと相補的なデータを前記第２のワード線に記憶するステップと、
    を有することを特徴とする密度モード切替方法。
  8. メモリの処理を半密度モードで開始するステップと、
    メモリアレイにおけるメモリセルの利用状況を監視するステップと、
    通常のメモリ処理が要求されたときに前記半密度モードから全密度モードに切り替えるステップと、
    を有するメモリデバイスの動作方法。
  9. 請求項８記載のメモリデバイスの動作方法において、
    前記半密度モードが再度選択可能になったとき、前記半密度モードに戻すステップをさらに有することを特徴とするメモリデバイスの動作方法。
  10. 請求項８記載のメモリデバイスの動作方法において、
    前記メモリの処理を半密度モードで開始するステップは、前記メモリの偶数行にのみデータを書き込むステップを有するメモリデバイスの動作方法。
  11. 請求項８記載のメモリデバイスの動作方法において、
    前記全密度モードに切り替えるステップは、前記メモリの全ての行を対象に書込み処理を行うステップを有することを特徴とするメモリデバイスの動作方法。
  12. 請求項８記載のメモリデバイスの動作方法において、
    前記全密度モードに切り替えるステップは、全密度処理のために前記メモリのセルフリフレッシュタイミングを変更するステップをさらに有することを特徴とするメモリデバイスの動作方法。
  13. 請求項８記載のメモリデバイスの動作方法において、
    全密度処理における前記メモリの利用状況を監視するステップと、
    前記メモリに書き込むべきデータの全てを前記半密度処理により記憶することができるようになったとき、半密度処理に戻すステップと、
    をさらに有することを特徴とするメモリデバイスの動作方法。
  14. 請求項１３記載のメモリデバイスの動作方法において、
    前記半密度処理に戻すステップは、リフレッシュ・スクラブ処理を実行するステップを有することを特徴とするメモリデバイスの動作方法。
  15. 請求項１４記載のメモリデバイスの動作方法において、
    前記リフレッシュ・スクラブ処理を実行するステップは、
    半密度データを有する偶数行のワード線を活性化するステップと、
    前記データをセンスアンプを用いて検出するステップと、
    奇数行のワード線を活性化するステップと、
    両方の前記ワード線をプリチャージするステップと、
    元のデータを前記偶数行のワード線に記憶し、前記元のデータと相補的なデータを前記奇数行のワード線に記憶するステップと、
    を有することを特徴とするメモリデバイスの動作方法。
  16. アレイ内部の偶数行の全てがデータで満たされるまで、前記偶数行のみにおいて半密度モードでデータを書き込むステップと、
    アレイ内部の奇数行が最初にアクセスされたときに全密度モードに切り替えるステップと、
    全ての行を対象に全密度モードで書込み処理を行うステップと、
    前記奇数行が不要となったときに、前記半密度モードに戻すステップと、
    半密度処理が要求されたとき、一方のセルに元のデータを記憶し、前記元のデータと相補的なデータを他方のセルに記憶するステップと、
    を有するメモリデバイスの動作方法であって、
    前記半密度モードに戻すステップは、
    偶数行のワード線を活性化するステップと、
    センスアンプで前記データを検出するステップと、
    前記センスアンプが安定した後に奇数行のワード線を活性化するステップと、
    偶数行及び奇数行の前記ワード線をプリチャージするステップと、
    を備えるメモリデバイスの動作方法。
  17. プロセッサに所定の方法を実行させる機械読取り可能な命令群を有する機械読取り可能な媒体であって、
    前記所定の方法は、
    メモリデバイスにおけるメモリの処理を半密度モードで開始するステップと、
    前記メモリデバイスにおけるメモリセルの利用状況を監視するステップと、
    前記メモリデバイスにおける半密度用記憶領域の全てがデータで満たされたとき、前記半密度モードから全密度モードに切り替えるステップと、
    を有する機械読取り可能な媒体。
  18. 請求項１７記載の機械読取り可能な媒体において、
    前記所定の方法は、前記半密度モードを再度選択可能となったとき、前記半密度モードに戻すステップをさらに有することを特徴とする機械読取り可能な媒体。
  19. 請求項１７記載の機械読取り可能な媒体において、
    前記メモリの処理を半密度モードで開始するステップは、前記メモリの偶数行にのみデータを書き込むステップを有することを特徴とする機械読取り可能な媒体。
  20. 請求項１７記載の機械読取り可能な媒体において、
    前記全密度モードに切り替えるステップは、前記メモリの全ての行を対象に書込み処理を行うステップを有することを特徴とする機械読取り可能な媒体。
  21. 請求項１７記載の機械読取り可能な媒体において、
    前記全密度モードに切り替えるステップは、全密度処理のために前記メモリのセルフリフレッシュタイミングを変更するステップを有することを特徴とする機械読取り可能な媒体。
  22. 請求項１７記載の機械読取り可能な媒体において、
    前記所定の方法は、
    全密度処理において前記メモリの利用状況を監視するステップと、
    前記メモリに書き込むべき全てのデータを前記半密度処理により記憶可能となったとき、前記半密度処理に戻すステップと、
    をさらに有することを特徴とする機械読取り可能な媒体。
  23. 請求項２２記載の機械読取り可能な媒体において、
    前記半密度処理に戻すステップは、リフレッシュ・スクラブ処理を実行するステップを有することを特徴とする機械読取り可能な媒体。
  24. 請求項２３記載の機械読取り可能な媒体において、
    前記リフレッシュ・スクラブ処理を実行するステップは、
    半密度データを有する偶数行のワード線を活性化するステップと、
    前記データをセンスアンプで検出するステップと、
    奇数行のワード線を活性化するステップと、
    両方の前記ワード線をプリチャージするステップと、
    前記偶数行のワード線に元のデータを記憶し、前記奇数行のワード線に前記元のデータと相補的なデータを記憶するステップと、
    を有することを特徴とする機械読取り可能な媒体。
  25. アドレス回路によりアドレス指定可能なメモリセルのアレイと、
    外部データを受信し、前記データを前記アレイへと送出する入出力回路と、
    メモリコントローラと、
    を有するメモリであって、
    前記メモリコントローラは、
    全密度モード又は半密度モードで前記メモリを動作させ、前記メモリに書き込むべきデータの全てを半密度処理では記憶できないとき、前記半密度モードから前記全密度モードに切り替える
    ことを特徴とするメモリ。
  26. 請求項２５記載のメモリにおいて、
    前記メモリコントローラは、プロセッサに所定の方法を実行させる機械読取り可能な命令群を処理し、
    前記所定の方法は、
    前記メモリにおけるメモリの処理を半密度モードで開始するステップと、
    前記メモリにおけるメモリセルの利用状況を監視するステップと、
    前記メモリの半密度用記憶領域がデータで満たされたとき、前記半密度モードから全密度モードに切り替えるステップと、
    を有することを特徴とするメモリ。
  27. 請求項２６記載のメモリにおいて、
    前記全密度モードに切り替えるステップは、前記メモリの全ての行を対象に書込み処理を行うステップを有することを特徴とするメモリ。
  28. 請求項２６記載のメモリにおいて、
    前記全密度モードに切り替えるステップは、全密度処理のために前記メモリのセルフリフレッシュタイミングを変更するステップを有することを特徴とするメモリ。
  29. 請求項２６記載のメモリにおいて、
    前記所定の方法は、
    全密度処理によるメモリの利用が不要となったことを判定するために外部コントローラを監視するステップと、
    前記メモリに書き込むべき全てのデータを半密度処理により記憶可能になったとき、前記半密度処理に戻すステップと、
    をさらに有することを特徴とするメモリ。
  30. 請求項２９記載のメモリにおいて、
    前記半密度処理に戻すステップは、前記外部メモリコントローラから通知を受信することにより、前記メモリを半密度処理に戻すステップを有することを特徴とするメモリ。
  31. 請求項３１記載のメモリにおいて、
    前記半密度処理に戻すステップは、リフレッシュ・スクラブ処理を実行するステップを有することを特徴とするメモリ。
  32. 請求項３１記載のメモリにおいて、
    前記リフレッシュ・スクラブ処理を実行するステップは、
    半密度データを有する偶数行のワード線を活性化するステップと、
    前記データをセンスアンプで検出するステップと、
    奇数行のワード線を活性化するステップと、
    両方の前記ワード線をプリチャージするステップと、
    前記偶数行のワード線に元のデータを記憶し、前記元のデータと相補的なデータを前記奇数行のワード線に記憶するステップと、
    を有することを特徴とするメモリ。
  33. プロセッサと、
    前記プロセッサに接続され、前記プロセッサから送信されたデータを記憶し、前記プロセッサにデータを送信するメモリと、
    を有する処理システムであって、
    前記メモリは、
    アドレス回路によりアドレス指定可能なメモリセルのアレイと、
    外部データを受信し、前記データを前記アレイに送出する入出力回路と、
    メモリコントローラと、
    を有し、
    前記メモリコントローラは、
    全密度モード又は半密度モードで前記メモリを動作させ、前記メモリに書き込むべきデータの全てを半密度処理では記憶できないとき、前記半密度モードから前記全密度モードに切り替える
    ことを特徴とする処理システム。
  34. 請求項３３記載の処理システムにおいて、
    前記プロセッサは、前記プロセッサに所定の方法を実行させる機械読取り可能な命令群を処理し、
    前記所定の方法は、
    前記メモリにおけるメモリの処理を半密度モードで開始するステップと、
    前記メモリにおけるメモリセルの利用状況を監視するステップと、
    前記メモリの半密度用記憶領域がデータで満たされたとき、前記半密度モードから全密度モードに切り替えるステップと、
    を有することを特徴とする処理システム。
  35. 請求項３４記載の処理システムにおいて、
    前記所定の方法は、前記半密度モードが再度選択可能となったとき、前記半密度モードに戻すステップをさらに有することを特徴とする処理システム。
  36. 請求項３５記載の処理システムにおいて、
    前記半密度モードに戻すステップは、
    全密度モードの際、前記プロセッサにおいてメモリセルの利用状況を監視するステップと、
    半密度処理が利用可能となったとき、前記メモリコントローラに対し、半密度モードのメモリ処理を開始するよう通知するステップと、
    を有することを特徴とする処理システム。
  37. 請求項３６記載の処理システムにおいて、
    前記半密度処理に戻すステップは、リフレッシュ・スクラブ処理を実行するステップを有することを特徴とする処理システム。
  38. 請求項３７記載の処理システムにおいて、
    前記リフレッシュ・スクラブ処理を実行するステップは、
    半密度データを有する偶数行のワード線を活性化するステップと、
    前記データをセンスアンプで検出するステップと、
    奇数行のワード線を活性化するステップと、
    両方の前記ワード線をプリチャージするステップと、
    前記偶数行のワード線に元のデータを記憶し、前記元のデータと相補的なデータを前記奇数行のワード線に記憶するステップと、
    を有することを特徴とする処理システム。
  39. 請求項３５記載の処理システムにおいて、
    前記メモリの処理を半密度モードで開始するステップは、前記メモリの偶数行にのみデータを書き込むステップを有することを特徴とする処理システム。
  40. 請求項３５記載の処理システムにおいて、
    前記全密度モードに切り替えるステップは、前記メモリの全ての行を対象に書込み処理を行うステップを有することを特徴とする処理システム。
  41. 請求項３５記載の処理システムにおいて、
    前記全密度モードに切り替えるステップは、全密度処理のために前記メモリのセルフリフレッシュタイミングを変更するステップをさらに有することを特徴とする処理システム。
  42. プロセッサと、
    前記プロセッサに接続され、前記プロセッサから送信されたデータを記憶し、前記プロセッサにデータを送信するメモリと、
    メモリコントローラと、
    を有する処理システムであって、
    前記メモリは、
    アドレス回路によりアドレス指定可能なメモリセルのアレイと、
    外部データを受信し、前記データを前記アレイに送出する入出力回路と、
    を有し、
    前記メモリコントローラは、
    前記プロセッサ及び前記メモリに接続され、
    全密度モード又は半密度モードで前記メモリを動作させ、前記メモリに書き込むべきデータの全てを半密度処理では記憶できないとき、前記半密度モードから前記全密度モードに切り替える
    ことを特徴とする処理システム。
JP2007519367A 2004-06-29 2005-06-27 半密度処理及び全密度処理を伴うｄｒａｍ Withdrawn JP2008505427A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/881,500 US20050289294A1 (en) 2004-06-29 2004-06-29 DRAM with half and full density operation
PCT/US2005/022971 WO2006004777A1 (en) 2004-06-29 2005-06-27 Dram with half and full density operation

Publications (1)

Publication Number Publication Date
JP2008505427A true JP2008505427A (ja) 2008-02-21

Family

ID=35115723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007519367A Withdrawn JP2008505427A (ja) 2004-06-29 2005-06-27 半密度処理及び全密度処理を伴うｄｒａｍ

Country Status (9)

Country Link
US (1) US20050289294A1 (ja)
EP (1) EP1761932B1 (ja)
JP (1) JP2008505427A (ja)
KR (1) KR100861439B1 (ja)
CN (1) CN1989569B (ja)
AT (1) ATE397272T1 (ja)
DE (1) DE602005007228D1 (ja)
TW (1) TWI289306B (ja)
WO (1) WO2006004777A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362640B2 (en) * 2005-12-29 2008-04-22 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
AU2015275310B2 (en) * 2012-02-03 2018-10-18 Axxin Pty Ltd Nucleic acid amplification and detection apparatus and method
US9076548B1 (en) 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
KR102194791B1 (ko) * 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102388746B1 (ko) 2015-11-11 2022-04-20 삼성전자주식회사 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법
CN105808351B (zh) * 2016-03-06 2018-11-06 中国人民解放军国防科学技术大学 一种多模式自适应切换处理器
US9892776B2 (en) 2016-06-13 2018-02-13 Micron Technology, Inc. Half density ferroelectric memory and operation
US20190034105A1 (en) * 2017-12-28 2019-01-31 Intel Corporation Storage device having programmed cell storage density modes that are a function of storage device capacity utilization

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797858A (en) * 1987-03-30 1989-01-10 Motorola, Inc. Semiconductor memory with divided word lines and shared sense amplifiers
US5781483A (en) * 1996-12-31 1998-07-14 Micron Technology, Inc. Device and method for repairing a memory array by storing each bit in multiple memory cells in the array
US6138214A (en) * 1997-12-19 2000-10-24 Siemens Aktiengesellschaft Synchronous dynamic random access memory architecture for sequential burst mode
US6449203B1 (en) * 2001-03-08 2002-09-10 Micron Technology, Inc. Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs
US6747889B2 (en) * 2001-12-12 2004-06-08 Micron Technology, Inc. Half density ROM embedded DRAM
US6751143B2 (en) * 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6853591B2 (en) * 2003-03-31 2005-02-08 Micron Technology, Inc. Circuit and method for decreasing the required refresh rate of DRAM devices
US7146456B2 (en) * 2003-09-29 2006-12-05 Infineon Technologies North America Corp. Memory device with a flexible reduced density option

Also Published As

Publication number Publication date
DE602005007228D1 (de) 2008-07-10
ATE397272T1 (de) 2008-06-15
WO2006004777A1 (en) 2006-01-12
EP1761932B1 (en) 2008-05-28
KR20070027751A (ko) 2007-03-09
TW200606942A (en) 2006-02-16
TWI289306B (en) 2007-11-01
EP1761932A1 (en) 2007-03-14
KR100861439B1 (ko) 2008-10-02
US20050289294A1 (en) 2005-12-29
CN1989569B (zh) 2010-04-14
CN1989569A (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
US6751143B2 (en) Method and system for low power refresh of dynamic random access memories
US7193919B2 (en) Selective bank refresh
US7710809B2 (en) Self refresh operation of semiconductor memory device
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
US7269085B2 (en) Non volatile semiconductor memory device having a multi-bit cell array
US20050047239A1 (en) Semiconductor storage device and refresh control method thereof
JP2008505427A (ja) 半密度処理及び全密度処理を伴うｄｒａｍ
US6392958B1 (en) Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same
JP2001210073A (ja) 不揮発性半導体記憶装置およびそれを用いたシステムｌｓｉ
US20060187742A1 (en) Nonvolatile ferroelectric memory and control device using the same
JP2004259343A (ja) 半導体記憶装置
JPH08138374A (ja) 半導体メモリ装置およびそのリフレッシュ方法
US20040179416A1 (en) Memory device, refresh control circuit to be used for the memory device, and refresh method
KR100741331B1 (ko) 반도체 기억 장치
JP2005527926A (ja) 擬似スタティックメモリデバイス用の非同期インターフェース回路および方法
US6633505B2 (en) Semiconductor memory device, control method thereof, and control method of semiconductor device
JP2004185686A (ja) 半導体記憶装置
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
JP2005196952A (ja) ダイナミック半導体記憶装置及びこの装置の節電モード動作方法
JP4753637B2 (ja) メモリ
JPH0644773A (ja) ダイナミック型半導体メモリ
KR100569562B1 (ko) Ｐｓｒａｍ의 액티브 제어회로
JP3098146B2 (ja) 不揮発性半導体記憶装置
JP2000123568A (ja) Ｄｒａｍリフレッシュ制御回路およびリフレッシュ制御回路を内蔵したｄｒａｍ
JP2022131054A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090420