JPH04162528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04162528A JPH04162528A JP28759990A JP28759990A JPH04162528A JP H04162528 A JPH04162528 A JP H04162528A JP 28759990 A JP28759990 A JP 28759990A JP 28759990 A JP28759990 A JP 28759990A JP H04162528 A JPH04162528 A JP H04162528A
- Authority
- JP
- Japan
- Prior art keywords
- field oxide
- oxide film
- region
- semiconductor device
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 17
- 239000013078 crystal Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 abstract description 5
- 239000001301 oxygen Substances 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000002689 soil Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特に、半導体
基板の主表面の一領域に選択的にフィールド酸化膜を形
成する半導体装置の製造方法に関する。
基板の主表面の一領域に選択的にフィールド酸化膜を形
成する半導体装置の製造方法に関する。
半導体装置の製造においては、半導体(シリコン)基板
の主表面に形成される複数の半導体素子をそれぞれ電気
的に分離する(半導体基板内で)ために、各半導体素子
間にフィールド酸化膜を形成することが一般的である。
の主表面に形成される複数の半導体素子をそれぞれ電気
的に分離する(半導体基板内で)ために、各半導体素子
間にフィールド酸化膜を形成することが一般的である。
そして、このフィールド酸化膜は、半導体基板の主表面
において該フィールド酸化膜を形成しようとする領域の
みを露呈させたマスク(通常はシリコン窒化膜からなる
)を形成し、このマスクから露呈された半導体基板面を
酸素雰囲気中で加熱処理することによって形成している
。
において該フィールド酸化膜を形成しようとする領域の
みを露呈させたマスク(通常はシリコン窒化膜からなる
)を形成し、このマスクから露呈された半導体基板面を
酸素雰囲気中で加熱処理することによって形成している
。
しかし、このように形成するフィールド酸化膜は、その
機能を充分なものとするために他の膜形成よりも比較的
膜厚を大きくするのが一般的である。
機能を充分なものとするために他の膜形成よりも比較的
膜厚を大きくするのが一般的である。
このために、熱処理によって生成されるフィールド酸化
膜によって、このフィールド酸化膜に隣接する半導体層
に応力が生じ、特に、フィールド酸化膜との境界部にお
ける半導体層には結晶欠陥が発生してしまうという問題
点があった。
膜によって、このフィールド酸化膜に隣接する半導体層
に応力が生じ、特に、フィールド酸化膜との境界部にお
ける半導体層には結晶欠陥が発生してしまうという問題
点があった。
そして、この結晶欠陥はさらに発展して、クラックのよ
うになると、近接して配置される半導体素子にまで及ぶ
ようになり、該半導体素子の特性を劣化させてしまうも
のであった。
うになると、近接して配置される半導体素子にまで及ぶ
ようになり、該半導体素子の特性を劣化させてしまうも
のであった。
それ故、本発明は、このような事情に基づいてなされた
ものであり、その目的とするところのものは、フィール
ド酸化膜の形成の際、このフィールド酸化膜との境界部
における半導体層に発生する結晶欠陥をできるだけ少な
くしようとする半導体装置の製造方法を提供するもので
ある。
ものであり、その目的とするところのものは、フィール
ド酸化膜の形成の際、このフィールド酸化膜との境界部
における半導体層に発生する結晶欠陥をできるだけ少な
くしようとする半導体装置の製造方法を提供するもので
ある。
このような目的を達成するために1本発明は。
基本的には、半導体基板の主表面の一領域に選択的にフ
ィールド酸化膜を形成する半導体装置の製造方法におい
て、該フィールド酸化膜の形成を複数工程に分割し、そ
の一は、前記一領域内に形成し、他は、該一領域の周辺
より内側に周辺を有する領域内に形成するようにしたこ
とを特徴とするものである。
ィールド酸化膜を形成する半導体装置の製造方法におい
て、該フィールド酸化膜の形成を複数工程に分割し、そ
の一は、前記一領域内に形成し、他は、該一領域の周辺
より内側に周辺を有する領域内に形成するようにしたこ
とを特徴とするものである。
このように、フィールド酸化膜の形成を複数工程に分割
していることから、所望の膜厚のフィールド酸化膜を形
成する場合においても、各工程におけるフィールド酸化
膜形成のため膜厚は薄くて済むことになる。
していることから、所望の膜厚のフィールド酸化膜を形
成する場合においても、各工程におけるフィールド酸化
膜形成のため膜厚は薄くて済むことになる。
そして、そのうちの−の工程は、フィールド酸化膜形成
領域に形成することになり、このフィールド酸化膜との
境界部における半導体層への応力は少なく抑えるように
することができる。
領域に形成することになり、このフィールド酸化膜との
境界部における半導体層への応力は少なく抑えるように
することができる。
このため、該境界部に発生する結晶欠陥を少なくするこ
とができる。
とができる。
なお、他の工程にあっては、フィールド酸化膜形成領域
の周辺より内側に周辺を有する領域内に形成するように
していることから、上述の工程で形成したフィールド酸
化膜のうち半導体層と隣接する部分をさらに成長させず
に(該部分はマスクによって覆われることから)、該部
分より内側の領域のみを成長させて所望の膜厚を確保す
るようになっている。
の周辺より内側に周辺を有する領域内に形成するように
していることから、上述の工程で形成したフィールド酸
化膜のうち半導体層と隣接する部分をさらに成長させず
に(該部分はマスクによって覆われることから)、該部
分より内側の領域のみを成長させて所望の膜厚を確保す
るようになっている。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
第1図は、本発明による半導体装置の製造方法の一実施
例を示す工程図である。
例を示す工程図である。
工艮よ−
第1図(、)に示すように、シリコンからなるN型半導
体基板1の主表面の全域にP型不純物をイオン打ち込み
してP型土導体層2を形成したものを用意する。そして
、P型土導体層2の主表面のうち、フィールド酸化膜の
形成領域以外の領域にシリコン窒化膜3からなるマスク
を形成する。
体基板1の主表面の全域にP型不純物をイオン打ち込み
してP型土導体層2を形成したものを用意する。そして
、P型土導体層2の主表面のうち、フィールド酸化膜の
形成領域以外の領域にシリコン窒化膜3からなるマスク
を形成する。
これにより、フィールド酸化膜を形成すべき領域は、前
記マスクから露呈された領域となる。
記マスクから露呈された領域となる。
工五I−
次に、第1図(b)に示すように、酸素雰囲気中で熱処
理をして、前記マスクから露呈されている領域にフィー
ルド酸化膜4を形成する。
理をして、前記マスクから露呈されている領域にフィー
ルド酸化膜4を形成する。
この場合、フィールド酸化膜形成は2回に分割して形成
することを考え、本工程によるフィールド酸化膜4の形
成は、所望の膜厚の約1/2の膜厚程度に形成された時
点で、その形成を終了するようにする。
することを考え、本工程によるフィールド酸化膜4の形
成は、所望の膜厚の約1/2の膜厚程度に形成された時
点で、その形成を終了するようにする。
このため、P型土導体層2の主表面において、前記フィ
ールド酸化膜4との境界辺部(図中Qの部分)に生ずる
結晶欠陥は、前記フィールド酸化膜4の膜厚を小さくL
Q部分の応力を緩和した分だけ少なくすることができる
。
ールド酸化膜4との境界辺部(図中Qの部分)に生ずる
結晶欠陥は、前記フィールド酸化膜4の膜厚を小さくL
Q部分の応力を緩和した分だけ少なくすることができる
。
]J陵」−
次に、前記シリコン窒化膜3を除去し、第1図(c)に
示すように、新たなシリコン窒化膜5を形成する。この
シリコン窒化膜5は次の工程におけるフィールド酸化膜
形成のためのマスクとなるものである。シリコン窒化膜
5は、前記シリコン窒化膜3が形成されていた領域を覆
うとともに、さらに、フィールド酸化膜4の上面に至る
まで延在するようになっている。
示すように、新たなシリコン窒化膜5を形成する。この
シリコン窒化膜5は次の工程におけるフィールド酸化膜
形成のためのマスクとなるものである。シリコン窒化膜
5は、前記シリコン窒化膜3が形成されていた領域を覆
うとともに、さらに、フィールド酸化膜4の上面に至る
まで延在するようになっている。
フィールド酸化膜4の上面に延在するシリコン窒化膜5
の長さは特に限定されないが、このシリコン窒化膜5に
よって前記Qの部分が充分に覆われていることが要求さ
れる。
の長さは特に限定されないが、このシリコン窒化膜5に
よって前記Qの部分が充分に覆われていることが要求さ
れる。
二呈土−
次に、第1図(cl)に示すように、酸素雰囲気中で熱
処理をして、前記シリコン窒化膜5から露呈されている
領域にフィールド酸化膜6を形成する。このフィールド
酸化膜6は前記フィールド酸化膜4上にさらに成長して
形成されるものであるが、シリコン窒化膜5に覆われて
いる前記Qの部分においては成長はなされない。このた
め、Qの部分に結晶欠陥が増大することなく、所望の膜
厚でフィールド酸化膜6(4をも含む)を形成すること
ができる。
処理をして、前記シリコン窒化膜5から露呈されている
領域にフィールド酸化膜6を形成する。このフィールド
酸化膜6は前記フィールド酸化膜4上にさらに成長して
形成されるものであるが、シリコン窒化膜5に覆われて
いる前記Qの部分においては成長はなされない。このた
め、Qの部分に結晶欠陥が増大することなく、所望の膜
厚でフィールド酸化膜6(4をも含む)を形成すること
ができる。
工j口し=
そして、第1図(e)に示すように、シリコン窒化膜5
を除去して、P型半導体層2の主表面には素子分離領域
であるフィールド酸化膜4,6が形成されることになる
。
を除去して、P型半導体層2の主表面には素子分離領域
であるフィールド酸化膜4,6が形成されることになる
。
以上説明した実施例によれば、フィールド酸化膜4,6
の形成を複数工程に分割していることから、所望の膜厚
のフィールド酸化膜を形成する場合においても、各工程
におけるフィールド酸化膜形成のため膜厚は薄くて済む
ことになる。
の形成を複数工程に分割していることから、所望の膜厚
のフィールド酸化膜を形成する場合においても、各工程
におけるフィールド酸化膜形成のため膜厚は薄くて済む
ことになる。
そして、そのうちの−の工程は、フィールド酸化膜形成
領域に形成することになり、このフィールド酸化[I4
との境界部(Q部分)における半導体層2への応力は少
なく抑えるようにすることができる。
領域に形成することになり、このフィールド酸化[I4
との境界部(Q部分)における半導体層2への応力は少
なく抑えるようにすることができる。
このため、該境界部(Q部分)に発生する結晶欠陥を少
なくすることができる。
なくすることができる。
なお、他の工程にあっては、フィールド酸化膜形成領域
の周辺より内側に周辺を有する領域内に形成するように
していることから、上述の工程で形成したフィールド酸
化膜4のうち半導体層と隣接する部分をさらに成長させ
ずに(該部分はマスクによって覆われることから)、該
部分より内側の領域のみを成長させてフィールド酸化膜
6を形成し所望の膜厚を確保するようになっている。
の周辺より内側に周辺を有する領域内に形成するように
していることから、上述の工程で形成したフィールド酸
化膜4のうち半導体層と隣接する部分をさらに成長させ
ずに(該部分はマスクによって覆われることから)、該
部分より内側の領域のみを成長させてフィールド酸化膜
6を形成し所望の膜厚を確保するようになっている。
次に、第1図に示した半導体装置の製造方法が適用され
る半導体装置の一実施例について第2図を用いて説明す
る。
る半導体装置の一実施例について第2図を用いて説明す
る。
第2図において、同図(a)は平面図、同図(b)は第
2図(a)のIB−IB線における断面図、同図(c)
は第2図(a)のIC−IC線における断面図である。
2図(a)のIB−IB線における断面図、同図(c)
は第2図(a)のIC−IC線における断面図である。
まず、第2図(b)において、N型半導体基板1の主表
面の全域にP型半導体層2が形成され、このP型半導体
層2の主表面にフィールド酸化膜4.6が形成されてい
る。このフィールド酸化膜4.6は、第2図(a)に示
すように、後述する半導体素子形成領域を包囲するよう
に形成されたものとなっており、このうち、フィールド
酸化膜4は前記半導体素子形成領域側に位置づけられた
膜厚の小さい部分であり、またフィールド酸化膜6は前
記フィールド酸化膜4の外側に位置付けられる膜厚の大
きい部分である。したがって、フィールド酸化膜4とフ
ィールド酸化膜6との境界には段差8が生じていること
になる。
面の全域にP型半導体層2が形成され、このP型半導体
層2の主表面にフィールド酸化膜4.6が形成されてい
る。このフィールド酸化膜4.6は、第2図(a)に示
すように、後述する半導体素子形成領域を包囲するよう
に形成されたものとなっており、このうち、フィールド
酸化膜4は前記半導体素子形成領域側に位置づけられた
膜厚の小さい部分であり、またフィールド酸化膜6は前
記フィールド酸化膜4の外側に位置付けられる膜厚の大
きい部分である。したがって、フィールド酸化膜4とフ
ィールド酸化膜6との境界には段差8が生じていること
になる。
フィールド酸化膜4,6に囲まれた半導体素子形成領域
には、その中央を横切るように形成されたポリシリコン
層9が形成されている。このポリシリコン層9はP型半
導体層2との間にゲート酸化膜が介在されMOSトラン
ジスタにおけるゲート電極となるものである。
には、その中央を横切るように形成されたポリシリコン
層9が形成されている。このポリシリコン層9はP型半
導体層2との間にゲート酸化膜が介在されMOSトラン
ジスタにおけるゲート電極となるものである。
そして、ポリシリコン層9は、第2図(c)に示すよう
に、フィールド酸化膜4,6の段差を跨るようにしてフ
ィールド酸化膜6の上面に延在している。
に、フィールド酸化膜4,6の段差を跨るようにしてフ
ィールド酸化膜6の上面に延在している。
このような場合、前記フィールド酸化膜4,6の段差に
より、従来見られたような急な段差を解消できることか
ら、前記ポリシリコン層9の断線を防止することができ
るようになる。なお、このような効果は、ポリシリコン
層9に限定されず、後述するソース層、トレイン層に接
続される配線層においても同様である。
より、従来見られたような急な段差を解消できることか
ら、前記ポリシリコン層9の断線を防止することができ
るようになる。なお、このような効果は、ポリシリコン
層9に限定されず、後述するソース層、トレイン層に接
続される配線層においても同様である。
また、第2図(b)に示すように、ゲート電極であるポ
リシリコン層9の両脇にたとえばセルフアライメント(
ポリシリコン層6をマスクにする)によってN型不純物
拡散層からなるソース層10およびドレイン層11が形
成されている。
リシリコン層9の両脇にたとえばセルフアライメント(
ポリシリコン層6をマスクにする)によってN型不純物
拡散層からなるソース層10およびドレイン層11が形
成されている。
なお、第2図において、図示していないが、ソース層1
0およびドレイン層11にはそれぞれこれらに接続され
るソース電極、トレイン電極が形成され、これら各電極
に接続される配線が形成されている。
0およびドレイン層11にはそれぞれこれらに接続され
るソース電極、トレイン電極が形成され、これら各電極
に接続される配線が形成されている。
以上説明した実施例では、フィールド酸化膜4゜6に近
接されてMO3型トランジスタが配置されている半導体
装置を一実施例として説明したものである。しかし、本
発明は、これに限定されず、たとえば、PNP型トラン
ジスタ、NPN型トランジスタ等の他の半導体素子であ
ってもよいことはもちろんである。
接されてMO3型トランジスタが配置されている半導体
装置を一実施例として説明したものである。しかし、本
発明は、これに限定されず、たとえば、PNP型トラン
ジスタ、NPN型トランジスタ等の他の半導体素子であ
ってもよいことはもちろんである。
しかし、MO5型トランジスタの場合、そのチャネル領
域に上述した結晶欠陥が及ぶようなことがあると、該M
O5型トランジスタに致命的な損傷を与えることになる
ことから、本発明は、特にMO5型トランジスタが形成
されている場合に有効であるといえる。
域に上述した結晶欠陥が及ぶようなことがあると、該M
O5型トランジスタに致命的な損傷を与えることになる
ことから、本発明は、特にMO5型トランジスタが形成
されている場合に有効であるといえる。
上述した実施例によれば、フィールド酸化膜4゜6の形
成工程を2回に分けて行なったものであるが、これに限
定されるものではなく、2回以上であってもよいことは
いうまでもない。
成工程を2回に分けて行なったものであるが、これに限
定されるものではなく、2回以上であってもよいことは
いうまでもない。
また、複数に分割した各工程のうち、最初の工程として
、フィールド酸化膜を形成すべき領域にわたってフィー
ルド酸化膜を形成したものであるが、この工程は必ずし
も最初にもってくる必要はないことはいうまでもない。
、フィールド酸化膜を形成すべき領域にわたってフィー
ルド酸化膜を形成したものであるが、この工程は必ずし
も最初にもってくる必要はないことはいうまでもない。
すなわち、最初、フィールド酸化膜を形成すべき領域の
周辺より内側に周辺を有する領域にフィールド酸化膜を
形成した後、フィールド酸化膜を形成すべき領域にフィ
ールド酸化膜を形成するようにしても同様の効果が得ら
れることになる。
周辺より内側に周辺を有する領域にフィールド酸化膜を
形成した後、フィールド酸化膜を形成すべき領域にフィ
ールド酸化膜を形成するようにしても同様の効果が得ら
れることになる。
以上説明したことから明らかなように、本発明による半
導体装置の製造方法によれば、フィールド酸化膜の形成
の際、このフィールド酸化膜との境界部における半導体
層に発生する結晶欠陥をできるだけ少なくするようにで
きる。
導体装置の製造方法によれば、フィールド酸化膜の形成
の際、このフィールド酸化膜との境界部における半導体
層に発生する結晶欠陥をできるだけ少なくするようにで
きる。
第1図(a)ないしくe)は、本発明による半導体装置
の製造方法の一実施例を示す工程図、第2図(a)ない
しくQ)は、本発明による半導体装置の製造方法が適用
される半導体装置の一実施例を示した構成図で、同図(
a)は平面図、同図(b)は第2図(a)のIB−IB
線における断面図、同図(c)は第2図(a)のIC−
IC線における断面図である。 図中、 1・・・N型半導体基板、2・・・P型半導体層、3,
5・・シリコン窒化膜、4,6・・・フィールド酸化膜
。 第2図
の製造方法の一実施例を示す工程図、第2図(a)ない
しくQ)は、本発明による半導体装置の製造方法が適用
される半導体装置の一実施例を示した構成図で、同図(
a)は平面図、同図(b)は第2図(a)のIB−IB
線における断面図、同図(c)は第2図(a)のIC−
IC線における断面図である。 図中、 1・・・N型半導体基板、2・・・P型半導体層、3,
5・・シリコン窒化膜、4,6・・・フィールド酸化膜
。 第2図
Claims (1)
- 【特許請求の範囲】 1、半導体基板の主表面の一領域に選択的にフィールド
酸化膜を形成する半導体装置の製造方法において、該フ
ィールド酸化膜の形成を複数工程に分割し、その一は、
前記一領域内に形成し、他は、該一領域の周辺より内側
に周辺を有する領域内に形成するようにしたことを特徴
とする半導体装置の製造方法。 2、請求項第1記載の発明において、最初にフィールド
酸化膜を形成すべき領域にフィールド酸化膜を形成する
ようにしたことを特徴とする半導体装置の製造方法。 3、請求項第1記載の発明において、最初にフィールド
酸化膜を形成すべき領域の周辺より内側に周辺を有する
領域内に他のフィールド酸化膜を形成するようにしたこ
とを特徴とする半導体装置の製造方法。 4、フィールド酸化膜面における半導体層面との境界辺
部が他の領域より膜厚が小さい段差が形成され、この段
差に跨って配線層が形成されていることを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28759990A JPH04162528A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28759990A JPH04162528A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04162528A true JPH04162528A (ja) | 1992-06-08 |
Family
ID=17719371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28759990A Pending JPH04162528A (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04162528A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5468675A (en) * | 1993-05-26 | 1995-11-21 | Rohm Co., Ltd. | Method for manufacturing a device separation region for semiconductor device |
US5567645A (en) * | 1993-04-24 | 1996-10-22 | Samsung Electronics Co., Ltd. | Device isolation method in integrated circuits |
US5700733A (en) * | 1995-06-27 | 1997-12-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate |
US5714414A (en) * | 1996-08-19 | 1998-02-03 | Micron Technology, Inc. | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate |
US5789306A (en) * | 1996-04-18 | 1998-08-04 | Micron Technology, Inc. | Dual-masked field isolation |
US6387777B1 (en) | 1998-09-02 | 2002-05-14 | Kelly T. Hurley | Variable temperature LOCOS process |
US7229895B2 (en) | 2005-01-14 | 2007-06-12 | Micron Technology, Inc | Memory array buried digit line |
US7247570B2 (en) | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
US7285812B2 (en) | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
US7368344B2 (en) | 2004-12-13 | 2008-05-06 | Micron Technology, Inc. | Methods of reducing floating body effect |
US9287271B2 (en) | 2011-08-23 | 2016-03-15 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
-
1990
- 1990-10-24 JP JP28759990A patent/JPH04162528A/ja active Pending
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5567645A (en) * | 1993-04-24 | 1996-10-22 | Samsung Electronics Co., Ltd. | Device isolation method in integrated circuits |
US5468675A (en) * | 1993-05-26 | 1995-11-21 | Rohm Co., Ltd. | Method for manufacturing a device separation region for semiconductor device |
US5700733A (en) * | 1995-06-27 | 1997-12-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate |
US5909629A (en) * | 1995-06-27 | 1999-06-01 | Micron Technology, Inc. | Semiconductor processing method of forming field oxide regions on a semiconductor substrate |
US6103020A (en) * | 1996-04-18 | 2000-08-15 | Micron Technology, Inc. | Dual-masked field isolation |
US5789306A (en) * | 1996-04-18 | 1998-08-04 | Micron Technology, Inc. | Dual-masked field isolation |
US5909630A (en) * | 1996-04-18 | 1999-06-01 | Micron Technology, Inc. | Dual-masked isolation |
US5714414A (en) * | 1996-08-19 | 1998-02-03 | Micron Technology, Inc. | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate |
US5989980A (en) * | 1996-08-19 | 1999-11-23 | Micron Technology, Inc. | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate |
US6387777B1 (en) | 1998-09-02 | 2002-05-14 | Kelly T. Hurley | Variable temperature LOCOS process |
US8847298B2 (en) | 2004-08-19 | 2014-09-30 | Micron Technology, Inc. | Pillars for vertical transistors |
US7247570B2 (en) | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
US7413480B2 (en) | 2004-08-19 | 2008-08-19 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
US8629533B2 (en) | 2004-08-19 | 2014-01-14 | Micron Technology, Inc. | Pillars for vertical transistors |
US7285812B2 (en) | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
US7521322B2 (en) | 2004-09-02 | 2009-04-21 | Micron Technology, Inc. | Vertical transistors |
US7368344B2 (en) | 2004-12-13 | 2008-05-06 | Micron Technology, Inc. | Methods of reducing floating body effect |
US7626223B2 (en) | 2004-12-13 | 2009-12-01 | Micron Technology, Inc. | Memory structure for reduced floating body effect |
US7601608B2 (en) | 2005-01-14 | 2009-10-13 | Micron Technologies, Inc. | Memory array buried digit line |
US7768073B2 (en) | 2005-01-14 | 2010-08-03 | Micron Technology, Inc. | Memory array buried digit line |
US8102008B2 (en) | 2005-01-14 | 2012-01-24 | Micron Technology, Inc. | Integrated circuit with buried digit line |
US7368365B2 (en) | 2005-01-14 | 2008-05-06 | Wells David H | Memory array buried digit line |
US7229895B2 (en) | 2005-01-14 | 2007-06-12 | Micron Technology, Inc | Memory array buried digit line |
US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US9287271B2 (en) | 2011-08-23 | 2016-03-15 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
US9401363B2 (en) | 2011-08-23 | 2016-07-26 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4066574B2 (ja) | 半導体装置の製造方法 | |
JPH04162528A (ja) | 半導体装置の製造方法 | |
JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
JPH0513426A (ja) | 半導体装置 | |
JPH0379035A (ja) | Mosトランジスタ及びその製造方法 | |
JPH03239368A (ja) | 半導体装置 | |
JPS6376377A (ja) | 半導体集積回路装置の製造方法 | |
JPH01158765A (ja) | 半導体装置の製造方法 | |
KR100271805B1 (ko) | 트랜지스터및 그 제조 방법 | |
JPH07283305A (ja) | トレンチ素子分離膜を有する半導体装置及びその製造方法 | |
JPS6244862B2 (ja) | ||
JPH06224424A (ja) | Mosトランジスタおよびその製造方法 | |
JPH0691250B2 (ja) | 半導体装置 | |
JP3521921B2 (ja) | 半導体装置の製造方法 | |
JPS60103661A (ja) | 半導体集積回路装置 | |
JPS63133662A (ja) | 半導体装置の製造方法 | |
JPH04127539A (ja) | 半導体装置の製造方法 | |
JPH05335407A (ja) | 半導体装置の製造方法 | |
JPH0212014B2 (ja) | ||
JPH01146367A (ja) | 電界効果トランジスタ | |
JPS59139644A (ja) | 半導体装置の製造方法 | |
JPH06112502A (ja) | 浮遊ゲート型半導体記憶装置及び製造方法 | |
JPH01283877A (ja) | 半導体装置およびその製造方法 | |
JPH01134963A (ja) | 半導体装置の製造方法 | |
JPS60127756A (ja) | 相補型電界効果半導体装置 |