JPH04162105A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH04162105A JPH04162105A JP28955290A JP28955290A JPH04162105A JP H04162105 A JPH04162105 A JP H04162105A JP 28955290 A JP28955290 A JP 28955290A JP 28955290 A JP28955290 A JP 28955290A JP H04162105 A JPH04162105 A JP H04162105A
- Authority
- JP
- Japan
- Prior art keywords
- data
- conversion
- read
- conversion data
- correct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 72
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
め要約のデータは記録されません。
Description
グラマブルコントローラに間するものである。
コントローラにおいては、アナログデータである入力デ
ータを一旦デイジタルデータに変換して記憶しておき、
この記憶された変換データを用いて演算処理手段として
のCPUがプログラムに従った演算処理を行うようにし
ていた。ここで、このプログラマブルコントローラに入
力されるアナログデータをディジタルデータに変換して
格納するA/D変換手段Aは、第3図に示すように、ア
ナログデータをディジタルデータに変換するA/Dコン
バータ1と5このA/Dコンバータ1による変換データ
を一時記憶する変換データバッファ2(例えばIC74
8C574などを用いて構成しである)と、A/Dコン
バータ1で入力データをA/D変換するタイミング信号
を与えると共に、A/Dコンバータ1から変換データを
読み出して変換データバッファ2に書き込ませる制御を
行う変換タイミング回路3とで構成されている。
路では、変換タイミング回路2から2ms毎に出力され
るコンバータ信号σONに応じてA /−’ Dコンバ
ータ1が入力データをディジタルデータに変換し、変換
タイミング回路3の読出信号π1に応じてA/Dコンバ
ータlから変換データを読みだし、クロック信号CKで
変換データを変換データバッファ2に格納するというよ
うに動作する。
第4図に示す処理フローをCPUで実行されることによ
ってCPUが読み出す、この際に、CPUは続出信号口
をアクティブとすると共に、読出を行う変換データのア
ドレスをアドレスデータで指定してデコード回路4によ
って適宜変換データを読出可能として変換データの読出
を行う。
はA/D変換回路とCPUからの変換データの読出動作
とが非同期で行われるため、第5図の右側に示すように
、出力イネーブル信号σ1とクロック信号CKとにぶつ
かりを生じると、誤った変換値がCPUに読み込まれる
ことがあった。
574を用いた場合を例として説明すると、この74H
C574は出力イネーブル信号σ1がアクティブな状態
で、クロック信号CKがローレベルからハイレベルとな
り新たなデータを正しく出力するまでには最大19ns
のデータセットフッ1時間が必要であり、このデータセ
ットアツプ時間内に出力イネーブル信号C1がローレベ
ルからハイレベルとなると(cpuよりデータが読み出
されると)、誤った変換値がCPUに読み込まれるので
ある。これを防止するためには一方がアクティブである
場合に、他方を強制的にノンアクティブとする回路を設
ければよいのであるが、これではハード構成が複雑とな
るという問題がある。
的とするところは、ハード構成がそのままでも、誤った
変換データをCPUが読み出すことがないプログラマブ
ルコントローラを提供することにある。
回連続してA/D変換手段からの変換データの続出を行
い、それら読出データが一致する場合にその変換データ
が正しい変換データであるとして採用し、不一致である
場合には新たに3回目の変換データの読出を行い、その
際に読み出した変換データを正しい変換データとして採
用し、且つ上記変換データの1回目から3回の読出をA
/D変換手段の変換周期以内に行うようにしである。
格納処理と、演算処理手段による変換データの読出処理
とがぶつかった場合において、変換データが誤っている
ことを演算処理手段がソフト的に検出し、正しい変換デ
ータを読み出せるようにし、ハード構成的には何ら変更
せずに誤った変換データを演算処理手段が読み出して誤
動作することを防止するようにしたものである。
換データバッファ2へのデータの書込とCPUからの変
換データの読み出しを行うようにし、つまりはハード構
成には何ら変更を加えず、ソフト的に誤った変換データ
の読出を防止するようにしたものである。つまり5本実
施例では第15!Jのフローチャートに示すようにCP
Uが変換データバッファ2からの変換データの読出を連
続して2回行い、それら読み出した変換データを比較し
。
ーブル信号d1とタロツク信号CKとのぶつかりはなか
っなとCPUが判定して、その一致する変換データをメ
モリエリアに格納して、正しい変換データとして採用す
る。そして、読み出し。
ーブル信号び1とクロック信号CKとのぶつかりがあっ
たと判定し、この際にはそれら2つのデータのいずれも
変換値としては採用せず、新たに変換データの読出を行
い、この際に読み出した変換データを正しい変換データ
として採用する。
しい変換データとして採用しても問題がないのは、クロ
ック信号CKは第2図(a)に示すように2鵬S毎にし
かアクティブにならず、同図(b)に示すように少なく
とも3回の読出がクロック信号CKがノンアクティブと
なる期間よりも短くしであるため、3回目に読み出され
る変換データの読出時点で出力イネーブル信号OEとク
ロック信号CKとがぶつかることがあり得ないからであ
る。
57μs後に行った場合を示す、ところで、2回の変換
データの読出の際に、変換データが正常に更新された場
合にも、読み出された2つの変換データが不一致である
場合を生じることがあるが、この場合にも上述のように
3回目に正常に変換データが読み出されるので問題がな
い1本実施例によれば、誤った変換データがCPUで読
み出されることを防止でき、しかもハード構成的に何ら
変更しなくてもよいので、CPUとA/D変換手段Aと
の間のインターフェース回路を種麹な構成としたりする
必要がなく、コストアップを生じることなく、変換デー
タの読出の信頼性を向上させることができる。
/D変換手段からの変換データの続出を行い、それら読
出データが一致する場合にその変換データが正しい変換
データであるとして採用し、不一致である場合には新た
に3回目の変換データの続出を行い、その際に読み出し
た変換データを正しい変換データとして採用し、且つ上
記変換データの1回目から3回の読出をA/D変換手段
の変換周期以内に行うようにしであるので、A/D変換
手段の変換データの格納処理と、演算処理手段による変
換データの読出処理とがぶつかった場合において、変換
データが誤っていることを演算処理手段がソフト的に検
出でき、正しい変換データを新たに読み出せる。従って
、ハード構成的には何ら変更せずに誤った変換データを
演算処理手段が読み出して誤動作することを防止できる
。
、第2図は同上の動作説明図、第3図は従来例のA/D
変換手段の回路図、第4図は同上の変換データの読出動
作を示すフローチャート、第5図は同上の問題点の説明
図である。 AはA/D変換手段である。 代理人 弁理士 石 1)長 七 第1図 箇4図 第51!ll
Claims (1)
- (1)入力されるアナログデータをディジタルデータに
変換して格納する動作を一定周期で行うA/D変換手段
と、A/D変換手段に格納された変換データを読み出し
てこの変換データを用いたプログラムに従った演算処理
を行う演算処理手段とを備えたプログラマブルコントロ
ーラにおいて、演算処理手段が2回連続してA/D変換
手段からの変換データの読出を行い、それら読出データ
が一致する場合にその変換データが正しい変換データで
あるとして採用し、不一致である場合には新たに3回目
の変換データの読出を行い、その際に読み出した変換デ
ータを正しい変換データとして採用し、且つ上記変換デ
ータの1回目から3回の読出をA/D変換手段の上記変
換周期以内に行うようにして成ることを特徴とするプロ
グラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2289552A JP2981275B2 (ja) | 1990-10-26 | 1990-10-26 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2289552A JP2981275B2 (ja) | 1990-10-26 | 1990-10-26 | プログラマブルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04162105A true JPH04162105A (ja) | 1992-06-05 |
JP2981275B2 JP2981275B2 (ja) | 1999-11-22 |
Family
ID=17744719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2289552A Expired - Fee Related JP2981275B2 (ja) | 1990-10-26 | 1990-10-26 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2981275B2 (ja) |
-
1990
- 1990-10-26 JP JP2289552A patent/JP2981275B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2981275B2 (ja) | 1999-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0393716B1 (en) | Delay circuit | |
JPH04162105A (ja) | プログラマブルコントローラ | |
JP2803305B2 (ja) | インバータのオンディレイ回路 | |
JPS601644B2 (ja) | タイミングパルス発生回路 | |
JP2591304B2 (ja) | メモリ監視回路 | |
JPH0766340B2 (ja) | 演算装置 | |
JPH03161883A (ja) | マイクロプロセッサ | |
SU1164691A1 (ru) | Генератор разверток дл преобразовател радиолокационного изображени | |
JPH04353922A (ja) | データ変換方法 | |
JPH0460846A (ja) | フォールト・トレラント・コンピュータ | |
JPH0225539B2 (ja) | ||
JPH06197010A (ja) | 出力ラッチ機能付カウンタ | |
JPH0433032A (ja) | データ受信回路 | |
JPH0332823B2 (ja) | ||
JPH07113920B2 (ja) | A−d変換機構を有するマイクロプロセツサ | |
JPH04352244A (ja) | 電子装置の制御回路 | |
JPS6214544A (ja) | 同期式直列伝送デ−タ入力回路 | |
JPH01320471A (ja) | リードアウトカウンタ出力読込み装置 | |
JPH0769836B2 (ja) | マイクロプロセッサ | |
JPS62197839A (ja) | 中央処理装置制御方式 | |
JPS63226738A (ja) | 連続デ−タ転送におけるリトライ方式 | |
JPH02236736A (ja) | デイジタル入力回路 | |
JP2000181859A (ja) | 非同期データバスからのレジスタへのデータ書き込み方式 | |
JPS6049333B2 (ja) | クロツク制御方式 | |
JPH0568749B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |