JPH04159771A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH04159771A JPH04159771A JP28523190A JP28523190A JPH04159771A JP H04159771 A JPH04159771 A JP H04159771A JP 28523190 A JP28523190 A JP 28523190A JP 28523190 A JP28523190 A JP 28523190A JP H04159771 A JPH04159771 A JP H04159771A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitor element
- capacitor
- electrode
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 65
- 230000007547 defect Effects 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 2
- 238000007689 inspection Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はコンデンサ素子を有する半導体集積装置の、配
線欠陥の検出に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to detection of wiring defects in semiconductor integrated devices having capacitor elements.
［従来の技術］
従来より、半導体集積装置内のコンデンサ素子の電気的
接続は第３図に示した方法が一般的である。３０１は電
極用パッド、３０２はインバータ、３０３はコンデンサ
、３０４は電極用パッド３０１とインバータ３０２を接
続する金属配線、３０５はコンデンサ３０３を金属配線
３０４に接続する金属配線である。[Prior Art] Conventionally, the method shown in FIG. 3 has been common for electrically connecting capacitor elements in a semiconductor integrated device. 301 is an electrode pad, 302 is an inverter, 303 is a capacitor, 304 is a metal wiring connecting the electrode pad 301 and the inverter 302, and 305 is a metal wiring connecting the capacitor 303 to the metal wiring 304.
［発明が解決しようとする課題］ しかし、前述の従来例では以下に示す問題点があった。[Problem to be solved by the invention] However, the conventional example described above has the following problems.
第３図の配線３０５が断線した場合、電極用パッド３０
１とインバータ３０２は配線３０４で接続されているの
で、機能的には何ら変わりがなく、機能的な検査からコ
ンデンサ素子の断線を検出する事は不可能である。また
、ＩＣ製造終了後、ＬＳＩテスターによる電気特性検査
時に、半導体集積装置内に作り込んだコンデンサ素子の
容量を実際に測定することが出来れば、その値より第３
図の配線３０５が断線しているか否か検出することが出
来るが、ＬＳＩテスター自体が配線容量等の寄生容量が
ついてしまう為、ピコ・ファラッドのオーダーのコンデ
ンサ素子の容量を測定する事は出来ない。その為、Ｌ
Ｓ Ｉテスターでもコンデンサ素子の配線欠陥を検出す
る事は出来ないという欠点があった。If the wiring 305 in FIG. 3 is disconnected, the electrode pad 30
1 and the inverter 302 are connected by the wiring 304, there is no functional difference, and it is impossible to detect a disconnection of the capacitor element from a functional test. In addition, if it is possible to actually measure the capacitance of the capacitor element built into the semiconductor integrated device when inspecting the electrical characteristics using an LSI tester after IC manufacturing is completed, the third
Although it is possible to detect whether the wiring 305 in the figure is disconnected, it is not possible to measure the capacitance of a capacitor element on the order of pico-farads because the LSI tester itself has parasitic capacitance such as wiring capacitance. . For that reason, L
Even the SI tester had the drawback of not being able to detect wiring defects in capacitor elements.
本発明は以上の課題を解決するものであり、その目的と
する所はコンデンサ素子の配線欠陥を検出する構成の半
導体集積装置を提供する所にある。The present invention has been made to solve the above problems, and its object is to provide a semiconductor integrated device configured to detect wiring defects in capacitor elements.
［課題を解決するための手段］
本発明の半導体集積装置は、コンデンサ素子を有する半
導体集積装置において、前記コンデンサ素子の一方の電
極が配線と接合する為の接合ケ所を少なくとも２ケ所設
け、前記コンデンサ素子の前記配線との電気的接続は、
前記第１の接合ケ所から前記コンデンサ素子の一方の電
極を介し、前記第２の接合ケ所に至る経路を有すること
を特徴とする。[Means for Solving the Problems] A semiconductor integrated device of the present invention is a semiconductor integrated device having a capacitor element, in which at least two bonding locations are provided for bonding one electrode of the capacitor element to a wiring, and the capacitor The electrical connection between the element and the wiring is
The device is characterized in that it has a path from the first junction to the second junction via one electrode of the capacitor element.
また、コンデンサ素子を有する半導体集積装置において
、前記コンデンサ素子の少なくとも一方の電極に接続さ
れる配線を介して、異なる電位源間を選択的に短絡する
ためのスイッチ素子を具備することを特徴とする。Further, the semiconductor integrated device having a capacitor element is characterized by comprising a switch element for selectively short-circuiting different potential sources via a wiring connected to at least one electrode of the capacitor element. .
また、前記コンデンサ素子の電極に接続される配線が、
少なくとも２ケ所の前記コンデンサ電極境界部を経由し
て配線されていることを特徴とする。Further, the wiring connected to the electrode of the capacitor element is
It is characterized in that the wiring is routed via at least two boundary portions of the capacitor electrodes.
［実施例〕
本発明の一実施例を第１図に示す。１０１はボンディン
グ等により外部から信号を与えられる電極パッド。１０
２はインバータ。１０３は多結晶シリコン層で形成され
たコンデンサの一方の電極。[Example] An example of the present invention is shown in FIG. Reference numeral 101 denotes an electrode pad to which a signal is applied from the outside through bonding or the like. 10
2 is an inverter. 103 is one electrode of a capacitor formed of a polycrystalline silicon layer.
１０４はイオン打ち込み層で形成されたコンデンサのも
う一方の電極であり、通常ボロンまたはリンなどの不純
物を打ち込んで作られる。１０５．１０６は多結晶シリ
コン層１０３と配線とを接合するコンタクト。］０７は
配線層で形成された電源ｖＳＳであり、１０８はイオン
打ち込み層１゜４と電源ｖＳＳを接続するコンタクトで
ある。コンデンサの電極１０３と１０４の間には酸化シ
リコン層が形成されていて、コンデンサの電極１０３と
１０４で絶縁体の薄い膜をはさんだ構造になっており、
コンデンサの電極１０３と１０４が重なった部分の面積
に比例した容量値が得られる。104 is the other electrode of the capacitor formed of an ion implantation layer, and is usually made by implanting impurities such as boron or phosphorus. Contacts 105 and 106 connect the polycrystalline silicon layer 103 and the wiring. ]07 is a power source vSS formed of a wiring layer, and 108 is a contact connecting the ion implantation layer 1.4 and the power source vSS. A silicon oxide layer is formed between the capacitor electrodes 103 and 104, and a thin insulating film is sandwiched between the capacitor electrodes 103 and 104.
A capacitance value proportional to the area of the overlapping portion of the capacitor electrodes 103 and 104 is obtained.
コンデンサの一方の電極１０３が配線と接合する為のコ
ンタクトは１０５と１０６の２ケ所があり、コンデンサ
素子と配線との電気的接続は、電極パッド１０１〜コン
タクト１０５〜コンデンサの一方の電極１０３〜コンタ
クト１０６〜インバータ１０２の経路になっている。こ
の状態でコンデンサ素子を接続している配線が断線する
と、電極パッド１０１に入力された信号はインバータ１
０２には入力されないので、正常な動作はしなくなる。There are two contacts 105 and 106 for connecting one electrode 103 of the capacitor to the wiring, and the electrical connection between the capacitor element and the wiring is from electrode pad 101 to contact 105 to one electrode 103 of the capacitor to contact. 106 to the inverter 102. If the wiring connecting the capacitor elements is disconnected in this state, the signal input to the electrode pad 101 will be transferred to the inverter 1.
Since it is not input to 02, normal operation will not occur.
従って、機能的な検査を行うことで、コンデンサ素子を
接続している配線が断線していることを検出できる。Therefore, by performing a functional test, it is possible to detect that the wiring connecting the capacitor elements is disconnected.
以上示した実施例では、コンデンサ素子が電極パッドに
接続している場合を示しているが、電極パッドに接続し
ていない、内部に接続されたコンデンサ素子でも無論良
い。In the embodiments described above, the case is shown in which the capacitor element is connected to the electrode pad, but it goes without saying that the capacitor element may be connected internally and not connected to the electrode pad.
他の実施例を第２図に示す。２０１はコンデンサ素子の
一方の電極に接続されている配線。２゜２は多結晶シリ
コン層で形成されたコンデンサの一方の電極。２０３は
イオン打ち込み層で形成されたコンデンサのもう一方の
電極。２０４．２゜５は多結晶シリコン層と配線を接合
するコンタクト。２０６は配線層で形成された電源■Ｓ
ｓ、２０７はイオン打ち込み層２０３と電源ＶＳＳ２０
６とを接続するコンタクトである。２０８．２゜９はコ
ンデンサに接続されたＭＯＳ−ＦＥＴで、２０８はＰチ
ャンネル型、２０９はＮチャンネル型である。２１０は
テスト端子で、テスト時はハイレベル、通常動作時はロ
ーレベルである。Ｎチャンネル型ＭＯ３−ＦＥＴ２０９
のゲート端子には、テスト信号がそのまま入力され、Ｐ
チャンネル型Ｍ ＯＳ −Ｆ Ｅ Ｔ ２０８のゲーＩ
一端子にはインバータ２１］によって反転させられたテ
スト信号が入力されており、ＭＯＳ−ＦＥＴ２０８．２
０９はスイッチング動作をする。コンデンサ素子の一方
の電極２０２に接続されているＰチャンネル型ＭＯ３−
ＦＥＴはソースがＶＤＤに接続されており、Ｎチャンネ
ル型ＭＯ８−ＦＥＴはソースがｖＳＳに接続されている
。これによって生じる異なる電位源間を、ＭＯＳ−ＦＥ
Ｔ２０８．２０９をオンさせることにより短絡させる事
ができる。Another embodiment is shown in FIG. 201 is a wiring connected to one electrode of the capacitor element. 2.2 is one electrode of a capacitor formed of a polycrystalline silicon layer. 203 is the other electrode of the capacitor formed of an ion-implanted layer. 204.2°5 is a contact that joins the polycrystalline silicon layer and the wiring. 206 is a power supply ■S formed by a wiring layer
s, 207 is the ion implantation layer 203 and the power supply VSS20
This is a contact that connects to 6. 208.2°9 is a MOS-FET connected to a capacitor, 208 is a P-channel type, and 209 is an N-channel type. Reference numeral 210 is a test terminal, which is at high level during testing and at low level during normal operation. N-channel type MO3-FET209
The test signal is input as is to the gate terminal of P
Channel type MOS-FET 208 game I
A test signal inverted by the inverter 21 is input to one terminal, and the MOS-FET 208.2
09 performs a switching operation. P-channel type MO3- connected to one electrode 202 of the capacitor element
The source of the FET is connected to VDD, and the source of the N-channel MO8-FET is connected to vSS. Between the different potential sources generated by this, MOS-FE
A short circuit can be made by turning on T208 and T209.
コンデンサ素子を接続している配線が断線している場合
、ＭＯＳ−ＦＥＴ２０８．２０９間の電流は流れないの
で、この電流を測定する事によって配線の断線を検出す
ることが出来る。If the wiring connecting the capacitor elements is disconnected, no current will flow between the MOS-FETs 208 and 209, so it is possible to detect the disconnection of the wiring by measuring this current.
また、通常、コンデンサ素子に配線層を接続するには、
コンデンサ素子の一方の電極の電極境界部を経由させな
ければならない。電極境界部には、コンデンサ素子の一
方の電極を形成している多結晶シリコン層の段差があり
、この段差部では、多結晶シ１ノコン層の上方に形成さ
れた配線層の厚みが薄くなるため、配線層が断線しやす
くなってしまう。本発明では、異なる電位源が与えられ
る事が出来る配線を上記段差部を経由する構造にするこ
とにより、断線の検出率を高める事が出来る。Also, normally, to connect the wiring layer to the capacitor element,
It must pass through the electrode boundary of one electrode of the capacitor element. At the electrode boundary, there is a step in the polycrystalline silicon layer forming one electrode of the capacitor element, and at this step, the thickness of the wiring layer formed above the polycrystalline silicon layer becomes thinner. Therefore, the wiring layer becomes easily disconnected. In the present invention, the detection rate of disconnection can be increased by creating a structure in which the wiring to which different potential sources can be applied passes through the stepped portion.
また、本発明では、コンデンサを接続する配線の断線だ
けでなく、コンデンサ素子を配線に接続しているコンタ
クトの欠陥による配線とコンデンサ電極の接合不良も同
様にして検出する事が出来る。Further, according to the present invention, it is possible to detect not only a break in the wiring connecting the capacitor, but also a defective connection between the wiring and the capacitor electrode due to a defect in the contact connecting the capacitor element to the wiring.
以上示した実施例では、イオン打ち込み層で形成された
コンデンサの一方の電極が電源■ＳＳを形成する配線層
に接続されているが、これに限らず、回路内部の信号配
線層でも無論良い。In the embodiment shown above, one electrode of the capacitor formed of the ion-implanted layer is connected to the wiring layer forming the power source (SS), but the connection is not limited to this, and it may of course be connected to a signal wiring layer inside the circuit.
第２図は、例えば既に公知なＣＭＯＳインバータを用い
た水晶発振回路のゲート側負荷容量のテスト回路として
適用することが出来る。また、ドレイン側負荷容量のテ
スト回路に用いる場合は、ＭＯＳ−ＦＥＴ２０８と２０
９のどちらかは、発振インバータを構成するＭＯＳ Ｉ
−ランジスタと兼用出来るので、テスト用＋−ランシス
トは、片側だけあれば本発明の目的は達成される。FIG. 2 can be applied, for example, as a test circuit for the gate side load capacitance of a crystal oscillation circuit using a known CMOS inverter. In addition, when used in a drain side load capacitance test circuit, MOS-FET208 and 20
Either of 9 is a MOS I that constitutes an oscillation inverter.
Since it can also be used as a - transistor, the object of the present invention can be achieved by using only one side of the +- transistor for testing.
［発明の効果］
以上述べた様に本発明によれば、機能的な検査をする事
により、コンデンサ素子が接続されている配線あるいは
コンタク１への欠陥を検出する事が出来る。[Effects of the Invention] As described above, according to the present invention, defects in the wiring or contact 1 to which the capacitor element is connected can be detected by performing a functional inspection.
また、本発明は特別な素子を必要とせず、配線とコンタ
クトのレイアラ１−の構成によって実現できるのでコス
ト・アップを伴わないで配線欠陥の検出が出来る。Further, the present invention does not require any special elements and can be realized by the configuration of the layerer 1- of wiring and contacts, so that wiring defects can be detected without increasing costs.
【図面の簡単な説明】
第１図は本発明によるコンデンサ素子のレイアウト図。
第２図は本発明の他の実施例を示すレイアウト図。第３
図は従来のコンデンサ素子の電気的接続を示した回路図
。
１０１．３０１・・・電極パッド
１０２．２１１．３０２・・・インバータ１０３．２０
２・・・コンデンサの一方の電極１０４．２０３・・・
コンデンサの他の一方の電極
１０５．１０６．１０８・・・コンタクト２０４．２０
５．２０７・・・コンタクト１０７．２０６・・・電源
ＶＳＳ
２０８．２０９・・・ＭＯＳ−ＦＥＴ
２１０・・・テスト端子
以 上
出願人 セイコーエプソン株式会社
代理人 弁理士 銘木喜三部 他１名
第３図BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a layout diagram of a capacitor element according to the present invention. FIG. 2 is a layout diagram showing another embodiment of the present invention. Third
The figure is a circuit diagram showing the electrical connections of a conventional capacitor element. 101.301... Electrode pad 102.211.302... Inverter 103.20
2...One electrode of the capacitor 104.203...
The other electrode of the capacitor 105.106.108...Contact 204.20
5.207...Contact 107.206...Power supply VSS 208.209...MOS-FET 210...Test terminal or more Applicant Seiko Epson Co., Ltd. agent Patent attorney Kisanbe Meiki and 1 other person No. Figure 3
Claims (3)
、前記コンデンサ素子の一方の電極が配線と接合する為
の接合ケ所を少なくとも２ケ所設け、前記コンデンサ素
子の前記配線との電気的接続は、前記第１の接合ケ所か
ら前記コンデンサ素子の一方の電極を介し、前記第２の
接合ケ所に至る経路を有することを特徴とする半導体集
積装置。(1) In a semiconductor integrated device having a capacitor element, at least two joints are provided for connecting one electrode of the capacitor element to a wiring, and the electrical connection of the capacitor element to the wiring is made at the first A semiconductor integrated device comprising a path from the junction to the second junction via one electrode of the capacitor element.
、前記コンデンサ素子の少なくとも一方の電極に接続さ
れる配線を介して、異なる電位源間を選択的に短絡する
ためのスイッチ素子を具備することを特徴とする請求項
１記載の半導体集積装置。(2) A semiconductor integrated device having a capacitor element, further comprising a switch element for selectively short-circuiting different potential sources via wiring connected to at least one electrode of the capacitor element. The semiconductor integrated device according to claim 1.
少なくとも２ケ所の前記コンデンサ電極境界部を経由し
て配線されていることを特徴とする請求項２記載の半導
体集積装置。(3) The wiring connected to the electrode of the capacitor element is
3. The semiconductor integrated device according to claim 2, wherein the wiring is routed via at least two boundary portions of the capacitor electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28523190A JPH04159771A (en) | 1990-10-23 | 1990-10-23 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28523190A JPH04159771A (en) | 1990-10-23 | 1990-10-23 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04159771A true JPH04159771A (en) | 1992-06-02 |
Family
ID=17688811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28523190A Pending JPH04159771A (en) | 1990-10-23 | 1990-10-23 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04159771A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059849A (en) * | 2007-08-31 | 2009-03-19 | Rohm Co Ltd | Semiconductor device and designing method thereof |
-
1990
- 1990-10-23 JP JP28523190A patent/JPH04159771A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059849A (en) * | 2007-08-31 | 2009-03-19 | Rohm Co Ltd | Semiconductor device and designing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302529B1 (en) | Thin Film Semiconductor Integrated Circuits | |
| US5760600A (en) | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same | |
| US6489799B1 (en) | Integrated circuit device having process parameter measuring circuit | |
| JP2858390B2 (en) | Method for measuring characteristics of vertical semiconductor device | |
| JP2003066107A (en) | Semiconductor integrated circuit | |
| JPH04159771A (en) | Semiconductor integrated circuit | |
| US7263759B2 (en) | Methods of manufacturing and testing bonding wires | |
| JP2002162448A (en) | Semiconductor device and its inspection method | |
| JPH04159752A (en) | Semiconductor integrated circuit and device thereof | |
| JP3495835B2 (en) | Semiconductor integrated circuit device and inspection method thereof | |
| JP2589876B2 (en) | Semiconductor integrated circuit device | |
| JP4959139B2 (en) | Semiconductor device | |
| JP2004528709A (en) | Thyristor structure and overvoltage protection device having such a thyristor structure | |
| JP4114294B2 (en) | Semiconductor device and inspection method thereof | |
| JP2831758B2 (en) | Insulating film defect detection method for semiconductor integrated circuit | |
| JP3227207B2 (en) | Semiconductor device and measuring method thereof | |
| JPH0883830A (en) | Inspecting method of insulated-separated type semiconductor device, and insulated-separated type semiconductor device | |
| JPH065674A (en) | Semiconductor integrated circuit device | |
| JP3017049B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004170126A (en) | Node logic fixing circuit and iddq testing method | |
| JP2968642B2 (en) | Integrated circuit device | |
| JPS6257260B2 (en) | ||
| JPH0582652A (en) | Semiconductor integrated circuit device | |
| US6140212A (en) | Semiconductor device and method therefor | |
| JPS63213965A (en) | Semiconductor device |