JPH04148262A - 同報転送装置 - Google Patents
同報転送装置Info
- Publication number
- JPH04148262A JPH04148262A JP27080990A JP27080990A JPH04148262A JP H04148262 A JPH04148262 A JP H04148262A JP 27080990 A JP27080990 A JP 27080990A JP 27080990 A JP27080990 A JP 27080990A JP H04148262 A JPH04148262 A JP H04148262A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- response signal
- slave
- broadcast
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数のマスクが情報を転送しながら処理を進
めるコンピュータの同報転送装置に関する。
めるコンピュータの同報転送装置に関する。
従来の技術
近年、複数のマスクが情報を転送しながら処理を進める
マルチコンピュータの技術の中で、一つのマスクが中心
になシその他の全てのマスクの同期をとったシ、全ての
マスクに同一の情報を転送。
マルチコンピュータの技術の中で、一つのマスクが中心
になシその他の全てのマスクの同期をとったシ、全ての
マスクに同一の情報を転送。
高力する時に、一つのマスクから複数のスレーブに対し
同時に情報を転送する同報転送装置が、重要な技術にな
ってきている。
同時に情報を転送する同報転送装置が、重要な技術にな
ってきている。
以下図面を参照しながら、従来の同報転送装置の一例に
ついて説明する。第3図は従来の同報転送装置のスレー
ブのブロック構成図、第4図は従来の同報通信のシヌテ
ムのブロック構成図である。
ついて説明する。第3図は従来の同報転送装置のスレー
ブのブロック構成図、第4図は従来の同報通信のシヌテ
ムのブロック構成図である。
図に示すように、同報転送を行なうスレーブブロック1
はスレーブ部2と転送制御部33と非回報転送時の応答
信号制御部43と回報転送時の応答信号制御部44から
なる。システム内にはマスタブロック9と回報転送を受
は取る複数のスレーブブロック13.14があシ、それ
ぞれ、転送バス7、非同報転送時の応答信号63、回報
転送時の応答信号64で接続される。
はスレーブ部2と転送制御部33と非回報転送時の応答
信号制御部43と回報転送時の応答信号制御部44から
なる。システム内にはマスタブロック9と回報転送を受
は取る複数のスレーブブロック13.14があシ、それ
ぞれ、転送バス7、非同報転送時の応答信号63、回報
転送時の応答信号64で接続される。
転送制御部33は、システム内の転送パス7に接続され
、マスタブロック9からの転送バヌ7を介して転送デー
タを受は取り、スレーブ部2に対する制御をしたシ、同
報転送ではなく1対1の転送のときは非同報転送時の制
御信号66を使用して非同報転送時の応答信号制御部4
3を制御し、あるいは同報転送のときには同報転送時の
制御信号66を使用して同報転送時の応答信号制御部4
4の制御をする。
、マスタブロック9からの転送バヌ7を介して転送デー
タを受は取り、スレーブ部2に対する制御をしたシ、同
報転送ではなく1対1の転送のときは非同報転送時の制
御信号66を使用して非同報転送時の応答信号制御部4
3を制御し、あるいは同報転送のときには同報転送時の
制御信号66を使用して同報転送時の応答信号制御部4
4の制御をする。
非同報転送時の応答信号制御部43は、転送制御部33
から同報転送ではなく1対1の転送であるという指示を
受けると、非同報転送時の応答信号63をアサートする
。マスタブロック9は、非同報転送時の応答信号63が
アサートされたのを確認すると、転送を終了する。
から同報転送ではなく1対1の転送であるという指示を
受けると、非同報転送時の応答信号63をアサートする
。マスタブロック9は、非同報転送時の応答信号63が
アサートされたのを確認すると、転送を終了する。
同報転送時の応答信号制御部44は、転送制御部33か
ら同報転送であるという指示を受けると、同報転送時の
応答信号64をアサートする。同時に回報転送時の応答
信号64の信号衝突の判定を。
ら同報転送であるという指示を受けると、同報転送時の
応答信号64をアサートする。同時に回報転送時の応答
信号64の信号衝突の判定を。
行なう。同報転送時の応答信号制御部44は、同報転送
時の応答信号64が衝突している間は、同報転送時の応
答信号64をアサートし続ける。そして、複数あるスレ
ーブブロック13.14のすべてが同報転送時の応答信
号64をアサートすると、同報転送時の応答信号64が
衝突しなくなシ、マスタブロック9は、同報転送時の応
答信号64がアサートされたのを確認する。マスタブロ
ック9が、同報転送時の応答信号64のアサートを確認
すると、同報転送を終了させる。
時の応答信号64が衝突している間は、同報転送時の応
答信号64をアサートし続ける。そして、複数あるスレ
ーブブロック13.14のすべてが同報転送時の応答信
号64をアサートすると、同報転送時の応答信号64が
衝突しなくなシ、マスタブロック9は、同報転送時の応
答信号64がアサートされたのを確認する。マスタブロ
ック9が、同報転送時の応答信号64のアサートを確認
すると、同報転送を終了させる。
発明が解決しようとする課題
このような従来の同報転送装置では、非同報転送時の応
答信号63とは別に同報転送時の応答信号64が必要に
なりVMEバスなどの汎用バスプロトコルが使えなくな
ったシ、同報転送時の応答信号制御部44など特別のハ
ードウェアが必要になるという欠点があった。
答信号63とは別に同報転送時の応答信号64が必要に
なりVMEバスなどの汎用バスプロトコルが使えなくな
ったシ、同報転送時の応答信号制御部44など特別のハ
ードウェアが必要になるという欠点があった。
本発明は上記課題を解決するもので、ハードウェア量の
増加を押さえつつ、VMEバヌなどの汎用パスプロトコ
ルでも使える回報転送装置を提供することを目的として
いる。
増加を押さえつつ、VMEバヌなどの汎用パスプロトコ
ルでも使える回報転送装置を提供することを目的として
いる。
課題を解決するだめの手段
本発明は上記目的を達成するために、転送制御部と、転
送制御部の制御によりスレーブ動作をするスレーブ部と
、同報転送する場合応答信号をアサートするかしないか
の識別子を記憶させたスレーブ識別子記憶部と、転送制
御部とスレーブ識別子記憶部から制御される応答信号制
御部とを備えてなるものである。
送制御部の制御によりスレーブ動作をするスレーブ部と
、同報転送する場合応答信号をアサートするかしないか
の識別子を記憶させたスレーブ識別子記憶部と、転送制
御部とスレーブ識別子記憶部から制御される応答信号制
御部とを備えてなるものである。
作 用
本発明は上記した構成によシ、スレーブブロック内にあ
るスレーブ識別子記憶部によシ、転送に対する応答信号
を制御するよう配しであるので、ハードウェア量の増加
を抑えつつ、VMEバスなどの汎用パスプロトコルでも
使える同報転送装置が得られる。
るスレーブ識別子記憶部によシ、転送に対する応答信号
を制御するよう配しであるので、ハードウェア量の増加
を抑えつつ、VMEバスなどの汎用パスプロトコルでも
使える同報転送装置が得られる。
実施例
以下、本発明の一実施例について第1図および第2図を
参照しながら説明する。
参照しながら説明する。
第1図に示すように、スレーブブロック1はスレーブ部
2と転送制御部3と応答信号制御部4とスレーブ識別子
記憶部6からなる。スレーブ部2は転送制御部3からの
制御によシスレープ動作をする。転送制御部3は、シス
テム内の転送バス7からの情報によシ転送制御を行なう
。スレーブ識別子記憶部6には、回報転送時に応答信号
6をアサートするかどうかの識別子を記憶しである。シ
ステム内に複数のスレーブブロック1が存在するときは
、システム内のただ一つのスレーブブロック内のスレー
ブ識別子記憶部5に、同報転送時に応答信号6をアサー
トするという識別子を記憶させる。その他のスレーブブ
ロック内のスレーブ識別子記憶部5には、同報転送時に
応答信号6をアサートしないという識別子を記憶させる
。
2と転送制御部3と応答信号制御部4とスレーブ識別子
記憶部6からなる。スレーブ部2は転送制御部3からの
制御によシスレープ動作をする。転送制御部3は、シス
テム内の転送バス7からの情報によシ転送制御を行なう
。スレーブ識別子記憶部6には、回報転送時に応答信号
6をアサートするかどうかの識別子を記憶しである。シ
ステム内に複数のスレーブブロック1が存在するときは
、システム内のただ一つのスレーブブロック内のスレー
ブ識別子記憶部5に、同報転送時に応答信号6をアサー
トするという識別子を記憶させる。その他のスレーブブ
ロック内のスレーブ識別子記憶部5には、同報転送時に
応答信号6をアサートしないという識別子を記憶させる
。
応答信号制御部4は、転送制御部3の制御によって、ス
レーブ部2の応答が完了したことを示すために、システ
ムの応答信号6をアサートする。
レーブ部2の応答が完了したことを示すために、システ
ムの応答信号6をアサートする。
ただし、転送制御部3が転送バス7から同報転送の指示
を受けたときには、スレーブ識別子記憶部5に記憶され
ている識別子が同報転送時に応答信号6をアサートする
識別子かどうかを調べる。もし、スレーブ識別子記憶部
6に記憶されている識別子が同報転送時に応答信号6を
アサートする識別子の場合は、転送制御部3は応答信号
制御部4に対し、応答信号6をアサートするよう制御す
る。
を受けたときには、スレーブ識別子記憶部5に記憶され
ている識別子が同報転送時に応答信号6をアサートする
識別子かどうかを調べる。もし、スレーブ識別子記憶部
6に記憶されている識別子が同報転送時に応答信号6を
アサートする識別子の場合は、転送制御部3は応答信号
制御部4に対し、応答信号6をアサートするよう制御す
る。
もし、スレーブ識別子記憶部6に記憶されている識別子
が回報転送時に応答信号6をアサートしない識別子の場
合は、転送制御部3は応答信号制御部4に対し、応答信
号6をアサートしないよう制御する。
が回報転送時に応答信号6をアサートしない識別子の場
合は、転送制御部3は応答信号制御部4に対し、応答信
号6をアサートしないよう制御する。
第2図を用いて動作を説明する。あらかじめ、スレーブ
識別子記憶部51には同報転送時に応答信号6をアサー
トする識別子を記憶させ、スレーブ識別子記憶部52に
は同報転送時に応答信号6ををアサートしない識別子を
記憶させる。
識別子記憶部51には同報転送時に応答信号6をアサー
トする識別子を記憶させ、スレーブ識別子記憶部52に
は同報転送時に応答信号6ををアサートしない識別子を
記憶させる。
マスタブロック9がスレーブブロック11に対して非同
報転送をした場合、対応するただ一つのスレーブブロッ
ク11が応答し、応答信号制御部41が応答信号6をア
サートする。マスタブロック9は応答信号6がアサート
されたのを確認すると、転送を終了する。また、マスタ
ブロック9がスレーブブロック12に対して非同報転送
をした場合、対応するただ一つの7レープブロツク12
が応答し、応答信号制御部42が応答信号6をアサート
する。マスタブロック9は応答信号6がアサートされた
のを確認すると、転送を終了する。
報転送をした場合、対応するただ一つのスレーブブロッ
ク11が応答し、応答信号制御部41が応答信号6をア
サートする。マスタブロック9は応答信号6がアサート
されたのを確認すると、転送を終了する。また、マスタ
ブロック9がスレーブブロック12に対して非同報転送
をした場合、対応するただ一つの7レープブロツク12
が応答し、応答信号制御部42が応答信号6をアサート
する。マスタブロック9は応答信号6がアサートされた
のを確認すると、転送を終了する。
一方、マスタブロック9が同報転送をした場合、スレー
ブブロック11、スレーブブロック12の両方のスレー
ブ部21.22が応答するが、スレーブ識別子記憶部5
1には同報転送時に応答信号6を圧力する識別子が記憶
されており、スレーブ識別子記憶部62には回報転送時
に応答信号6を出力しない識別子が記憶されているので
、応答信号制御部41が応答信号6をアサートする。マ
スタブロック9は同報転送の場合であっても非同報転送
の場合と同様に、応答信号6がアサートされたのを確認
すると、転送を終了する。
ブブロック11、スレーブブロック12の両方のスレー
ブ部21.22が応答するが、スレーブ識別子記憶部5
1には同報転送時に応答信号6を圧力する識別子が記憶
されており、スレーブ識別子記憶部62には回報転送時
に応答信号6を出力しない識別子が記憶されているので
、応答信号制御部41が応答信号6をアサートする。マ
スタブロック9は同報転送の場合であっても非同報転送
の場合と同様に、応答信号6がアサートされたのを確認
すると、転送を終了する。
このように本発明の実施例の同報転送装置によれば、ス
レーブブロック1にスレーブ識別子記憶部6を設けると
いう・・−ドウエアの追加によシ、また同報転送用に特
別にバスの制御線を必要とせずに、回報転送が可能にな
る。
レーブブロック1にスレーブ識別子記憶部6を設けると
いう・・−ドウエアの追加によシ、また同報転送用に特
別にバスの制御線を必要とせずに、回報転送が可能にな
る。
発明の効果
以上の実施例から明らかなように、本発明によれば同報
転送時にただ一つ応答するスレーブブロックが存在する
ように、スレーブ識別子記憶部を設けることにより、ハ
ードウェアの追加を少量にとどめ、また同報転送用に特
別にバスの制御線を必要とせずに回報転送装置を提供で
きる。
転送時にただ一つ応答するスレーブブロックが存在する
ように、スレーブ識別子記憶部を設けることにより、ハ
ードウェアの追加を少量にとどめ、また同報転送用に特
別にバスの制御線を必要とせずに回報転送装置を提供で
きる。
第1図は本発明の一実施例である同報転送装置のスレー
ブブロックのブロック図、第2図は同システムのブロッ
ク図、第3図は従来の同報転送装置のスレーブブロック
のブロック図、第4図は同システムのブロック図である
。 2・・・・・・スレーブ部、3・・・・・・転送制御部
、4・旧・・応答信号制御部、6・・・・・・スレーブ
識別子記憶部。
ブブロックのブロック図、第2図は同システムのブロッ
ク図、第3図は従来の同報転送装置のスレーブブロック
のブロック図、第4図は同システムのブロック図である
。 2・・・・・・スレーブ部、3・・・・・・転送制御部
、4・旧・・応答信号制御部、6・・・・・・スレーブ
識別子記憶部。
Claims (1)
- 転送制御部と、前記転送制御部の制御によりスレーブ動
作をするスレーブ部と、同報転送をする場合応答信号を
アサートするかしないかを記憶させたスレーブ識別子記
憶部と、前記転送制御部と前記スレーブ識別子記憶部か
ら制御される応答信号制御部とを具備した同報転送装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27080990A JPH04148262A (ja) | 1990-10-08 | 1990-10-08 | 同報転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27080990A JPH04148262A (ja) | 1990-10-08 | 1990-10-08 | 同報転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04148262A true JPH04148262A (ja) | 1992-05-21 |
Family
ID=17491321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27080990A Pending JPH04148262A (ja) | 1990-10-08 | 1990-10-08 | 同報転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04148262A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163366A (ja) * | 1998-11-30 | 2000-06-16 | Nec Corp | バス・スヌープ制御回路 |
KR101633906B1 (ko) * | 2015-07-09 | 2016-06-27 | 부산대학교 산학협력단 | 근기능 저하 방지 장치 |
-
1990
- 1990-10-08 JP JP27080990A patent/JPH04148262A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000163366A (ja) * | 1998-11-30 | 2000-06-16 | Nec Corp | バス・スヌープ制御回路 |
KR101633906B1 (ko) * | 2015-07-09 | 2016-06-27 | 부산대학교 산학협력단 | 근기능 저하 방지 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005182754A (ja) | プロセス間伝達機構 | |
JPH04148262A (ja) | 同報転送装置 | |
JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
EP0130471A3 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
JPH0318958A (ja) | マルチプロセッサシステム | |
JPS57166759A (en) | Controlling method for common input/output bus | |
JPH05324545A (ja) | バス制御装置 | |
JPS61138354A (ja) | デユアル・バス型高速デ−タ処理回路 | |
JPS59177629A (ja) | デ−タ転送システム | |
JPH0895927A (ja) | 大規模相互接続スイッチ | |
JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
JP2000347712A (ja) | プログラマブルコントローラ | |
JPS61217855A (ja) | バス制御方式 | |
JPS61290565A (ja) | 多重プロセツサ結合回路 | |
JPS61131057A (ja) | シリアルi/o方式 | |
JPH04106651A (ja) | システムバスの制御装置 | |
JPH04654A (ja) | バス制御方式 | |
JP2638932B2 (ja) | 識別符号設定装置および方法 | |
JPH03235152A (ja) | バス制御方式 | |
JPS62264349A (ja) | バス優先判定方式 | |
JPH04178869A (ja) | マルチプロセッサシステムの割込み制御装置とその割込み通信方法 | |
JPH0433152A (ja) | バスシステム | |
JPS6211958A (ja) | マルチマイクロプロセツサシステム | |
JPH0262649A (ja) | 入出力制御装置 | |
JPH04100168A (ja) | マルチプロセッサシステム |