JPH04139883A - 半導体素子の接着固定構造 - Google Patents
半導体素子の接着固定構造Info
- Publication number
- JPH04139883A JPH04139883A JP2263312A JP26331290A JPH04139883A JP H04139883 A JPH04139883 A JP H04139883A JP 2263312 A JP2263312 A JP 2263312A JP 26331290 A JP26331290 A JP 26331290A JP H04139883 A JPH04139883 A JP H04139883A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor element
- substrate
- groove
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 239000000853 adhesive Substances 0.000 claims description 87
- 230000001070 adhesive effect Effects 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 60
- 239000007767 bonding agent Substances 0.000 abstract 7
- 230000009193 crawling Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000011109 contamination Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は光プリンタの光プリントヘットに搭載される半
導体発光素子アレイを構成する発光素子などの半導体素
子を基板に固定するための接着固定構造に関する。
導体発光素子アレイを構成する発光素子などの半導体素
子を基板に固定するための接着固定構造に関する。
(従来の技術)
半導体素子を基板に接着固定する方法としては、第21
図から第23図に示すデイツプ法ように、接着剤供給装
置4によってAgあるいはCuのペースト等からなる導
電性の接着剤3を基板1上に供給し、次いで保持装置5
によって、半導体素子2を基板1上の接着剤が塗布され
ている部分に設置、加圧して、半導体素子2を基板2上
に接着固定するものがある。
図から第23図に示すデイツプ法ように、接着剤供給装
置4によってAgあるいはCuのペースト等からなる導
電性の接着剤3を基板1上に供給し、次いで保持装置5
によって、半導体素子2を基板1上の接着剤が塗布され
ている部分に設置、加圧して、半導体素子2を基板2上
に接着固定するものがある。
また第24図から第27図に示すスタンプ法のようにス
タンパ4によって接着剤3を基板1上に供給するものも
ある。
タンパ4によって接着剤3を基板1上に供給するものも
ある。
第28図から第30図に示すように、半導体素子2の裏
面にあらかじめ紫外線硬化性の接着剤3を塗布しておき
、半導体保持装置5によって半導体素子2をガラス製の
基板1上に設置し、この状虜で基板]の裏面側に配置さ
れたグラスファイバ7から紫外線を照射し2接着剤3を
硬化させて、半導体素子2を基板1に固定する方法もあ
る。
面にあらかじめ紫外線硬化性の接着剤3を塗布しておき
、半導体保持装置5によって半導体素子2をガラス製の
基板1上に設置し、この状虜で基板]の裏面側に配置さ
れたグラスファイバ7から紫外線を照射し2接着剤3を
硬化させて、半導体素子2を基板1に固定する方法もあ
る。
(発明が解決しようとする課題)
しかしながら、接着剤の星が多すぎたり、接着剤の粘度
が低い場合には、第31図しこ示すように接着剤3が半
導体1の側面に這い上がってしまう。
が低い場合には、第31図しこ示すように接着剤3が半
導体1の側面に這い上がってしまう。
接着剤3が半導体素子2のP/!とN層との境界部分を
越えると、短絡によって半導体素子2の動作に異常が発
生することになる。また半導体発光素子では、発光部分
を接着剤3によって汚染してしまうおそれがある。
越えると、短絡によって半導体素子2の動作に異常が発
生することになる。また半導体発光素子では、発光部分
を接着剤3によって汚染してしまうおそれがある。
そこで、第32図、第33図に示す特開昭61−]、、
81177に開示された半導体素子の接着固定構造のよ
うに半導体素子2の側面に凸部15を形成し、接着剤3
が、這い上がるのを防止せんとするものがある。しかし
、この半導体素子の接着固定構造では、微小な部品であ
る半導体素子2に凸部15を形成しなけらばならないの
で、部品の製作が煩雑となる問題点がある。また半導体
素子2の配置スペース上の問題から凸部をあまり大きく
することはできないので、接着剤の這い上がりを完全に
防止することは不可能である。
81177に開示された半導体素子の接着固定構造のよ
うに半導体素子2の側面に凸部15を形成し、接着剤3
が、這い上がるのを防止せんとするものがある。しかし
、この半導体素子の接着固定構造では、微小な部品であ
る半導体素子2に凸部15を形成しなけらばならないの
で、部品の製作が煩雑となる問題点がある。また半導体
素子2の配置スペース上の問題から凸部をあまり大きく
することはできないので、接着剤の這い上がりを完全に
防止することは不可能である。
複数の半導体素子2を一つの基板1に接着固定する場合
、隣接して配置されている半導体素子2どうじの間に接
着剤3が這い上がってしまうので、第35図に示すよう
に半導体素子2を一定以上離して配置しなければならな
い問題がある。
、隣接して配置されている半導体素子2どうじの間に接
着剤3が這い上がってしまうので、第35図に示すよう
に半導体素子2を一定以上離して配置しなければならな
い問題がある。
本発明は、上記従来の問題点に着目してなされたもので
あり、接着剤が半導体素子の側面を這い上がるのを防止
でき、半導体の動作不良、発光部分の汚染等が発生する
ことがなく、また複数の半導体素子を一つの基板に接近
して配置できる半導体素子の接着固定構造を提供するこ
とを目的とする。
あり、接着剤が半導体素子の側面を這い上がるのを防止
でき、半導体の動作不良、発光部分の汚染等が発生する
ことがなく、また複数の半導体素子を一つの基板に接近
して配置できる半導体素子の接着固定構造を提供するこ
とを目的とする。
(課題を解決するための手段)
請求項1の発明は、半導体素子と、前記半導体素子が接
着剤によって接着固定される基板とからなる半導体素子
の取付は構造において、前記基板の半導体素子が接着固
定される面には溝が形成され、当該溝は半導体素子を基
板に接着するために供給された接着剤に対し、過多とな
った接着剤の容積よりも大きい容積を有しており、前記
半導体素子の前記基板に接着固定される側の縁部が前記
溝に対向して配置されていることを特徴とする半導体素
子の接着固定構造である。
着剤によって接着固定される基板とからなる半導体素子
の取付は構造において、前記基板の半導体素子が接着固
定される面には溝が形成され、当該溝は半導体素子を基
板に接着するために供給された接着剤に対し、過多とな
った接着剤の容積よりも大きい容積を有しており、前記
半導体素子の前記基板に接着固定される側の縁部が前記
溝に対向して配置されていることを特徴とする半導体素
子の接着固定構造である。
請求項2の発明は、複数の半導体素子と、前記複数の半
導体素子が隣接して配置され接着剤によって接着固定さ
れる基板とからなる半導体素子の接着固定構造において
、前記基板の半導体素子が接着固定される面には溝が形
成され、当該溝は半導体素子を基板に接着するために供
給された接着剤に対し、過多となった接着剤の容積より
も太きい容積を有しており、前記隣接して配置された複
数の半導体素子の基板に接着固定される側で且つ互いに
隣合っている綾部が前記−つの溝に対向して配置されて
いることを特徴とする半導体素子の接着固定構造である
。
導体素子が隣接して配置され接着剤によって接着固定さ
れる基板とからなる半導体素子の接着固定構造において
、前記基板の半導体素子が接着固定される面には溝が形
成され、当該溝は半導体素子を基板に接着するために供
給された接着剤に対し、過多となった接着剤の容積より
も太きい容積を有しており、前記隣接して配置された複
数の半導体素子の基板に接着固定される側で且つ互いに
隣合っている綾部が前記−つの溝に対向して配置されて
いることを特徴とする半導体素子の接着固定構造である
。
(作 用)
請求項1の発明では、半4体素子を基板に接着固定する
のに用いられる接着剤のうち、過多の分は基板に形成さ
れた溝内に流れ込む。したがって接着剤が半導体素子の
側面を這い一ヒがることはな51゜ 請求項2の発明では、複数の半導体素子を基板に接着固
定するのに用いられる接着剤のうち、過多の分は基板に
形成された溝内に流れ込む。したがって接着剤が半導体
素子の側面を這い上がることはない。
のに用いられる接着剤のうち、過多の分は基板に形成さ
れた溝内に流れ込む。したがって接着剤が半導体素子の
側面を這い一ヒがることはな51゜ 請求項2の発明では、複数の半導体素子を基板に接着固
定するのに用いられる接着剤のうち、過多の分は基板に
形成された溝内に流れ込む。したがって接着剤が半導体
素子の側面を這い上がることはない。
(実 施 例)
以下本発明の実施例を図面に基づいて説明する。
第1図から第3図に第1実施例にかかる半導体素子の接
着固定構造を示す。同図において符号2]は基板ヒ示し
、この基板21上には半導体素子22がAgやCuのペ
ースト等からなる接着剤によって接着固定されている。
着固定構造を示す。同図において符号2]は基板ヒ示し
、この基板21上には半導体素子22がAgやCuのペ
ースト等からなる接着剤によって接着固定されている。
基板21は、シリコン、アルミナ、シリカ、あるいはガ
ラスエポキシやフェノール等によって構成される。
ラスエポキシやフェノール等によって構成される。
基板21の上面には半導体素子22の下面側縁部22a
に沿って溝25が形成されている。この溝25は半導体
素子22を基板21上に設置すると、半導体素子22の
下面側縁部22aが、溝25の幅方向の略中夫に対向す
る大きさ、形状に形成されている。
に沿って溝25が形成されている。この溝25は半導体
素子22を基板21上に設置すると、半導体素子22の
下面側縁部22aが、溝25の幅方向の略中夫に対向す
る大きさ、形状に形成されている。
溝25の容積は、半導体素子22を基板21に接着固定
するため基板21上に供給された接着剤23のうち過多
となった接着剤23の容積より大きい容積をもつように
設定されている。接着剤23が半導体素子22の側面に
這い上がるのを完全に防止するためには、溝25の断面
の面積Aが以下の条件を満たすように形成する。
するため基板21上に供給された接着剤23のうち過多
となった接着剤23の容積より大きい容積をもつように
設定されている。接着剤23が半導体素子22の側面に
這い上がるのを完全に防止するためには、溝25の断面
の面積Aが以下の条件を満たすように形成する。
A、>(−−−8・ し)/T−
但し
ρは接着剤23の比重
Pは接着剤23の供給量(重量)
Sは半導体素子22の接着面積
tは接着面での接着剤23の厚さ
Lは半導体素子22の接着面の周囲の長さであり、第9
図において詳細に示すようにL = L ]−+L2+
L3+L4となる。
図において詳細に示すようにL = L ]−+L2+
L3+L4となる。
溝25の断面形状は実施例の半円形状の他、矩形、三角
形等、いかなる曲線形状、多角形状であってもよい。溝
25の幅nは深さ11より大きく設定されいる。これは
溝25がウエッ1−エツチングによって形成されている
ので、溝25の幅nを深さhより小さくすることが加工
上困難だからである。また溝25の幅nを深さhより小
さいと、接着剤23が溝25に流れ込む際、接着剤23
が気泡を巻き込む等の理由から、接着剤23が円滑に溝
25内に流れ込まなくなる不都合を生じるからである。
形等、いかなる曲線形状、多角形状であってもよい。溝
25の幅nは深さ11より大きく設定されいる。これは
溝25がウエッ1−エツチングによって形成されている
ので、溝25の幅nを深さhより小さくすることが加工
上困難だからである。また溝25の幅nを深さhより小
さいと、接着剤23が溝25に流れ込む際、接着剤23
が気泡を巻き込む等の理由から、接着剤23が円滑に溝
25内に流れ込まなくなる不都合を生じるからである。
溝25の形成はウェブ1〜エツチングの他、ドライエツ
チング等のエツチング加工、型押し、ベベリング、スク
ライビング、切削等の機械加工、およびキャスティング
などの鋳造成形などの方法によって行うことが可能であ
る。
チング等のエツチング加工、型押し、ベベリング、スク
ライビング、切削等の機械加工、およびキャスティング
などの鋳造成形などの方法によって行うことが可能であ
る。
この半導体素子の接着固定構造では、接着剤23を基板
21上に供給し、半導体素子22を基板21上に設置す
ると、過多の接着剤23は溝25内に流れ込み、半導体
素子22の側面を這い上がることはない。
21上に供給し、半導体素子22を基板21上に設置す
ると、過多の接着剤23は溝25内に流れ込み、半導体
素子22の側面を這い上がることはない。
なお接着剤23の量が適当で、半導体素子22が十分な
強度で接着されているか否かの判定は、第4図に示すよ
うに接着剤23がある程度溝25内へ流れ込み、はみ出
している程度がよく、第5図に示すように接着剤23が
溝25に殆どはみ出さない程度では、接着不良となるお
それがある。
強度で接着されているか否かの判定は、第4図に示すよ
うに接着剤23がある程度溝25内へ流れ込み、はみ出
している程度がよく、第5図に示すように接着剤23が
溝25に殆どはみ出さない程度では、接着不良となるお
それがある。
半導体素子22の縁部22aを溝25の略中心に位置さ
せた場合、溝25の幅nが拡がるにしたがって半導体素
子22のF面の基板21の上面に接触する面積が減少す
ることになる。そこで以下のような試験を行った。
せた場合、溝25の幅nが拡がるにしたがって半導体素
子22のF面の基板21の上面に接触する面積が減少す
ることになる。そこで以下のような試験を行った。
試験条件
半導体素子22の下面績をS。、半導体素子22の下面
の基板21の上面に接触する面積をSとした場合、第1
2図から第14図に示すように、S/5o=0.85と
なる溝幅の基板30S/S、=0.65となる溝幅の基
板31S/5o=0.55となる溝幅の基板32につい
て半導体素子の温度特性、接着強度特性の試験を行った
。その結果は表1に示す通りである。
の基板21の上面に接触する面積をSとした場合、第1
2図から第14図に示すように、S/5o=0.85と
なる溝幅の基板30S/S、=0.65となる溝幅の基
板31S/5o=0.55となる溝幅の基板32につい
て半導体素子の温度特性、接着強度特性の試験を行った
。その結果は表1に示す通りである。
表1
表1において、0は良好を示し、×は不良を示す。
第6図から第8図に第2実施例を示す。
基板41には、溝45が形成されており、この基板41
上には3つの半導体素子22が接着剤23によって接着
固定されている。半導体素子22の下面側縁部22aは
溝45の略中央に対向している。隣接して配置されてい
る半導体素子22の隣合う下面側縁部22aは、一つの
溝を共用している。なお半導体素子22の配置間隔は1
μm〜10000μm間で任意に設定する。
上には3つの半導体素子22が接着剤23によって接着
固定されている。半導体素子22の下面側縁部22aは
溝45の略中央に対向している。隣接して配置されてい
る半導体素子22の隣合う下面側縁部22aは、一つの
溝を共用している。なお半導体素子22の配置間隔は1
μm〜10000μm間で任意に設定する。
接着剤23が半導体素子22の側面に這い上がるのを完
全に防止するためには、溝45の断面の面積Aが以下の
条件を満たすように形成する。
全に防止するためには、溝45の断面の面積Aが以下の
条件を満たすように形成する。
A>(−−8−t)/L
ρ
但し
ρは接着剤23の比重
Pは接着剤の供給量(重量)
Sは半導体素子22の接着面積
先は接着面での接着剤の厚さ
Lは半導体素子22の接着面の周囲の長さであり、第1
0図において詳細に示すようにL=Il十T、、、 2
+ L 3 +L 5−1− L 7 +L 8 +
(L 4 +L 6÷2)となる。すなわち隣合う2
辺の長さL4、L6はその平均を出して加えるようにす
る。
0図において詳細に示すようにL=Il十T、、、 2
+ L 3 +L 5−1− L 7 +L 8 +
(L 4 +L 6÷2)となる。すなわち隣合う2
辺の長さL4、L6はその平均を出して加えるようにす
る。
第2実施例の半導体素子22の接着固定構造では、過多
の接着剤23が1tI2 s内に流れ込み、接着剤23
が半導体素子22の側面を這い上がるのが防止される。
の接着剤23が1tI2 s内に流れ込み、接着剤23
が半導体素子22の側面を這い上がるのが防止される。
したがって半導体素子22を従来より接近l、て配置し
ても短絡等の不都合が発生することはない。
ても短絡等の不都合が発生することはない。
第15Mから第17図に第3実施例にかかる半導体素子
の接着固定構造を示す。
の接着固定構造を示す。
同図において符号51は基板を示し、この基板51、上
には半導体発光素子72が接着剤23によって接着固定
されている。半導体発光素子72は前面720が発光部
となっている。基板51の−に血には、半導体発光素子
72の前面72cの下面側の縁部72aに対応して溝5
5が形成されている。綾部72aは溝55の略中央に対
向している。
には半導体発光素子72が接着剤23によって接着固定
されている。半導体発光素子72は前面720が発光部
となっている。基板51の−に血には、半導体発光素子
72の前面72cの下面側の縁部72aに対応して溝5
5が形成されている。綾部72aは溝55の略中央に対
向している。
この半導体発光素子72の接着固定構造では、前面72
cのみに、接着剤23が這い上がるのが防止され、半導
体発光素子72の発光部である前面72cが接着剤23
によって汚染されるのが防止される。
cのみに、接着剤23が這い上がるのが防止され、半導
体発光素子72の発光部である前面72cが接着剤23
によって汚染されるのが防止される。
第18図から第20図に第4実施例にかかる半導体素子
の接着固定構造を示す。
の接着固定構造を示す。
同図において、符号6]−は基板を示し、この基板6]
上には半導体発光素子82が接着剤23によって接着固
定されている。半導体発光素子82は前面82cの中央
部82dが発光部となっている。基板51の上面には、
半導体発光素子82の発光部82dの下面側の縁部82
aに対応して溝65が形成されている。縁部82aは溝
55の略中央に対向している。
上には半導体発光素子82が接着剤23によって接着固
定されている。半導体発光素子82は前面82cの中央
部82dが発光部となっている。基板51の上面には、
半導体発光素子82の発光部82dの下面側の縁部82
aに対応して溝65が形成されている。縁部82aは溝
55の略中央に対向している。
この半導体発光素子82の接着固定構造では、発光部8
2dにのみに、接着剤23が這い上がるのが防止さ熟、
半導体素子82の発光部82dが接着剤23によって汚
染されるのが防止される。
2dにのみに、接着剤23が這い上がるのが防止さ熟、
半導体素子82の発光部82dが接着剤23によって汚
染されるのが防止される。
(発明の効果)
以上のように請求項1および請求項2の発明によれば、
接着剤が半導体素子の側面を這い上がる防止でき、半導
体の動作不良、発光部分の汚染等が発生することがなく
なる。
接着剤が半導体素子の側面を這い上がる防止でき、半導
体の動作不良、発光部分の汚染等が発生することがなく
なる。
さらに請求項2の発明によれば複数の半導体素子を一つ
の基板に接近して配置することができるようになる。
の基板に接近して配置することができるようになる。
第1図は本発明の第1実施例にかかる半導体素子の接着
固定構造の側面図、第2図は同斜視図、第3図は第1実
施例にかかる半導体素子の接着固定構造を構成する基板
の斜視図、第4図は接着剤が適量である場合における接
着剤のはみ出し状態を示す図、第5図は接着剤が適量で
ない場合における接着剤のはみ出し状態を示す図、第6
図は本発明の第2実施例にかかる半導体素子の接着固定
構造の側面図、第7図は同斜視図、第8図は第2実施例
にかかる半導体素子の接着固定構造を構成する基板の斜
視図、第9図と第10図は半導体素子の下面図、第11
図から第14図は溝幅と接着面積との関係を説明するた
めの図、第1−5図は第3実施例にかかる半導体素子の
接着固定構造を構成する基板の斜視図、第16図は第3
実施例にかかる基板に半導体素子を設置した状態の斜視
図、第17図は第3実施例にかかる半導体素子の接着固
定構造、第18図は第4実施例にかかる半導体素子の接
着固定構造を構成する基板の斜視図、第19図は第4実
施例にかかる基板に半導体素子を設置した状態の斜視図
、第20図は第4実施例にかかる半導体の接着固定構造
、第21図から第23回はデイツプ法によって半導体素
子を基板に接着固定する工程を示す図、第25図から第
27図はスタンプ法によって半導体素子を基板に接着固
定する工程を示す図、第28図から第30図は半導体素
子に接着剤をあらかじめ塗布し半導体素子を基板に接着
固定する工程を示す図、第31図は従来の問題点を説明
するための半導体の側面図、第32図、第33図は問題
点に対処するための従来の半導体素子の側面図、第34
図と第35図は半導体素子を基板に複数配置した場合に
おける問題点を説明するための図である。 21、30、31、32、41、51、61・・・基板 22.72.82・・・半導体素子 23・・・接着剤 (シー。 一−K 1 平叙ご宇市正書 (方式) 1、事件の表示 平成 2年特許願第26331.2号 2.9.明の名称 半導体素子の接着固定構造 3、補正をする者 事件との関係 特許出願人 名 称 (674)株式会社リコー (ほか1名) 4、代 理 人 住 所 東京都世田谷区経堂4丁目5番4号 5゜補正命令の日付 6、補正の対 象 明細書の「図面の簡単な説明」 の欄 7 。 補正の内 容
固定構造の側面図、第2図は同斜視図、第3図は第1実
施例にかかる半導体素子の接着固定構造を構成する基板
の斜視図、第4図は接着剤が適量である場合における接
着剤のはみ出し状態を示す図、第5図は接着剤が適量で
ない場合における接着剤のはみ出し状態を示す図、第6
図は本発明の第2実施例にかかる半導体素子の接着固定
構造の側面図、第7図は同斜視図、第8図は第2実施例
にかかる半導体素子の接着固定構造を構成する基板の斜
視図、第9図と第10図は半導体素子の下面図、第11
図から第14図は溝幅と接着面積との関係を説明するた
めの図、第1−5図は第3実施例にかかる半導体素子の
接着固定構造を構成する基板の斜視図、第16図は第3
実施例にかかる基板に半導体素子を設置した状態の斜視
図、第17図は第3実施例にかかる半導体素子の接着固
定構造、第18図は第4実施例にかかる半導体素子の接
着固定構造を構成する基板の斜視図、第19図は第4実
施例にかかる基板に半導体素子を設置した状態の斜視図
、第20図は第4実施例にかかる半導体の接着固定構造
、第21図から第23回はデイツプ法によって半導体素
子を基板に接着固定する工程を示す図、第25図から第
27図はスタンプ法によって半導体素子を基板に接着固
定する工程を示す図、第28図から第30図は半導体素
子に接着剤をあらかじめ塗布し半導体素子を基板に接着
固定する工程を示す図、第31図は従来の問題点を説明
するための半導体の側面図、第32図、第33図は問題
点に対処するための従来の半導体素子の側面図、第34
図と第35図は半導体素子を基板に複数配置した場合に
おける問題点を説明するための図である。 21、30、31、32、41、51、61・・・基板 22.72.82・・・半導体素子 23・・・接着剤 (シー。 一−K 1 平叙ご宇市正書 (方式) 1、事件の表示 平成 2年特許願第26331.2号 2.9.明の名称 半導体素子の接着固定構造 3、補正をする者 事件との関係 特許出願人 名 称 (674)株式会社リコー (ほか1名) 4、代 理 人 住 所 東京都世田谷区経堂4丁目5番4号 5゜補正命令の日付 6、補正の対 象 明細書の「図面の簡単な説明」 の欄 7 。 補正の内 容
Claims (1)
- 【特許請求の範囲】 1、半導体素子と、前記半導体素子が接着剤によって接
着固定される基板とからなる半導体素子の取付け構造に
おいて、前記基板の半導体素子が接着固定される面には
溝が形成され、当該溝は半導体素子を基板に接着するた
めに供給された接着剤に対し、過多となった接着剤の容
積よりも大きい容積を有しており、前記半導体素子の前
記基板に接着固定される側の縁部が前記溝に対向して配
置されていることを特徴とする半導体素子の接着固定構
造。 2、複数の半導体素子と、前記複数の半導体素子が隣接
して配置され接着剤によって接着固定される基板とから
なる半導体素子の接着固定構造において、前記基板の半
導体素子が接着固定される面には溝が形成され、当該溝
は半導体素子を基板に接着するために供給された接着剤
に対し、過多となった接着剤の容積よりも大きい容積を
有しており、前記隣接して配置された複数の半導体素子
の基板に接着固定される側で且つ互いに隣合っている縁
部が前記一つの溝に対向して配置されていることを特徴
とする半導体素子の接着固定構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2263312A JPH04139883A (ja) | 1990-10-01 | 1990-10-01 | 半導体素子の接着固定構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2263312A JPH04139883A (ja) | 1990-10-01 | 1990-10-01 | 半導体素子の接着固定構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04139883A true JPH04139883A (ja) | 1992-05-13 |
Family
ID=17387731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2263312A Pending JPH04139883A (ja) | 1990-10-01 | 1990-10-01 | 半導体素子の接着固定構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04139883A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0682729U (ja) * | 1993-05-10 | 1994-11-25 | ホシデン株式会社 | キースイッチ |
JP2015122487A (ja) * | 2013-11-19 | 2015-07-02 | デクセリアルズ株式会社 | 発光装置、発光装置製造方法 |
US20150336205A1 (en) * | 2010-12-06 | 2015-11-26 | Honda Motor Co., Ltd. | Joining method for forming a joint structure of different materials |
JP2018113301A (ja) * | 2017-01-10 | 2018-07-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP2019138327A (ja) * | 2018-02-07 | 2019-08-22 | セイコーエプソン株式会社 | 接合体、接合体の製造方法及びプロジェクター |
JP2022125682A (ja) * | 2021-02-17 | 2022-08-29 | レノボ・シンガポール・プライベート・リミテッド | 電子基板および電子機器 |
-
1990
- 1990-10-01 JP JP2263312A patent/JPH04139883A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0682729U (ja) * | 1993-05-10 | 1994-11-25 | ホシデン株式会社 | キースイッチ |
US20150336205A1 (en) * | 2010-12-06 | 2015-11-26 | Honda Motor Co., Ltd. | Joining method for forming a joint structure of different materials |
US9944332B2 (en) * | 2010-12-06 | 2018-04-17 | Honda Motor Co., Ltd. | Joining method for forming a joint structure of different materials using a peripheral groove |
JP2015122487A (ja) * | 2013-11-19 | 2015-07-02 | デクセリアルズ株式会社 | 発光装置、発光装置製造方法 |
JP2018113301A (ja) * | 2017-01-10 | 2018-07-19 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP2019138327A (ja) * | 2018-02-07 | 2019-08-22 | セイコーエプソン株式会社 | 接合体、接合体の製造方法及びプロジェクター |
JP2022125682A (ja) * | 2021-02-17 | 2022-08-29 | レノボ・シンガポール・プライベート・リミテッド | 電子基板および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10027861B2 (en) | Camera device | |
JPH04139883A (ja) | 半導体素子の接着固定構造 | |
JP2020146658A (ja) | 薄膜フィルタ、薄膜フィルタ基板、薄膜フィルタの製造方法および薄膜フィルタ基板の製造方法並びにmemsマイクロフォンおよびmemsマイクロフォンの製造方法 | |
JP2005535105A (ja) | チップカード用電子マイクロサーキットのコンディショニング方法と、この方法により製造される電子マイクロサーキットモジュール | |
US5635009A (en) | Method for sticking an insulating film to a lead frame | |
KR102345275B1 (ko) | 소자 집합체 가고정 시트 및 그 제조 방법 | |
JPS63153501A (ja) | レンズアレイ板及びその製造方法 | |
JP2020004692A (ja) | 面状照明装置 | |
US20020182774A1 (en) | Die-attach method and assemblies using film and epoxy bonds | |
EP0403080A2 (en) | Bonding devices | |
JPH07237229A (ja) | 複合型成形品およびその製造方法 | |
TWI787999B (zh) | 感測器封裝結構及其製造方法 | |
KR101856481B1 (ko) | 광 디바이스용 기판 및 그 제조방법 및 광 디바이스 | |
JPH07323592A (ja) | サーマルヘッド | |
JP3896780B2 (ja) | 液晶表示装置の製造方法 | |
JP2000164803A (ja) | 半導体装置およびその製造方法 | |
JP2017163125A (ja) | 封止光半導体素子の製造方法 | |
JP6755279B2 (ja) | 面状照明装置および面状照明装置の製造方法 | |
JP6880875B2 (ja) | 実装方法 | |
JPH0529364A (ja) | 半導体素子のボンデイング方法及び装置 | |
CN114167678A (zh) | 曝光装置及其组合光罩 | |
JPH1164369A (ja) | 半導体センサ | |
JPH0618245B2 (ja) | 半導体装置のリ−ド製造方法 | |
JPS61222724A (ja) | 部材の接着方法 | |
JPH02251153A (ja) | 半導体素子を実装したテープキャリアにおける樹脂封止方法 |