JP2000164803A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000164803A JP2000164803A JP10337852A JP33785298A JP2000164803A JP 2000164803 A JP2000164803 A JP 2000164803A JP 10337852 A JP10337852 A JP 10337852A JP 33785298 A JP33785298 A JP 33785298A JP 2000164803 A JP2000164803 A JP 2000164803A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- resin sealing
- semiconductor
- sealing portion
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 応力や入射光の散乱を嫌う素子と通常の半導
体素子を電気的に接続した状態で１パッケージ化したも
ので、樹脂封止部材から発生する応力を極力防止するも
のである。 【解決手段】 アイランド１６上には、絶縁性基板１０
が設けられ、この上には第１の半導体素子１４と第２の
半導体素子１５が固着されている。第２の樹脂封止部材
２２が第２の半導体素子１５に塗布され、この状態で金
型Ｋ１、Ｋ２に組み込み、この時点で第２の樹脂封止部
材が金型Ｋ１に当接するようにして第１の樹脂封止部材
２３を注入する。この結果、二つの樹脂封止部が同一面
で形成される。
体素子を電気的に接続した状態で１パッケージ化したも
ので、樹脂封止部材から発生する応力を極力防止するも
のである。 【解決手段】 アイランド１６上には、絶縁性基板１０
が設けられ、この上には第１の半導体素子１４と第２の
半導体素子１５が固着されている。第２の樹脂封止部材
２２が第２の半導体素子１５に塗布され、この状態で金
型Ｋ１、Ｋ２に組み込み、この時点で第２の樹脂封止部
材が金型Ｋ１に当接するようにして第１の樹脂封止部材
２３を注入する。この結果、二つの樹脂封止部が同一面
で形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体素子
がアイランドに平面的に配列された半導体装置に関す
る。
がアイランドに平面的に配列された半導体装置に関す
る。
【０００２】
【従来の技術】近年、モールド型半導体素子が高機能に
成っており、複数の半導体素子を１パッケージ化するも
のが開発されている。
成っており、複数の半導体素子を１パッケージ化するも
のが開発されている。
【０００３】この技術として例えば、特開平５−１２１
６４５号公報の従来例がある。これは、図６に示すよう
に、第１の半導体素子１および第２の半導体素子２が一
つのアイランド３に固着されている。第１および第２の
半導体素子１，２のボンディングパッド４、５とリード
６の先端が金属細線７により実現され、全体が樹脂で封
止されている。そして第１の半導体素子１と第２の半導
体素子との間の接続は、ボンディングパッド７、８の間
を金属細線９により接続されている。
６４５号公報の従来例がある。これは、図６に示すよう
に、第１の半導体素子１および第２の半導体素子２が一
つのアイランド３に固着されている。第１および第２の
半導体素子１，２のボンディングパッド４、５とリード
６の先端が金属細線７により実現され、全体が樹脂で封
止されている。そして第１の半導体素子１と第２の半導
体素子との間の接続は、ボンディングパッド７、８の間
を金属細線９により接続されている。
【０００４】
【発明が解決しようとする課題】しかし前記第１の半導
体素子と第２の半導体素子に於いて、前記第２の半導体
素子が、例えば発光ダイオードや半導体レーザ等の発光
素子、ホトダイオードや光ＩＣ、磁気センサ、表面弾性
波素子または光書き込み型のメモリ素子等で構成される
場合、実際には一緒にモールドすることが困難であり、
個別にモールドしていた。
体素子と第２の半導体素子に於いて、前記第２の半導体
素子が、例えば発光ダイオードや半導体レーザ等の発光
素子、ホトダイオードや光ＩＣ、磁気センサ、表面弾性
波素子または光書き込み型のメモリ素子等で構成される
場合、実際には一緒にモールドすることが困難であり、
個別にモールドしていた。
【０００５】またＩＣカード、タグ、光を使った送受信
モジュール等は、複数の半導体素子やチップ抵抗等の受
動素子を使用するが、実際は樹脂の応力、光素子の場合
は光透過性樹脂で覆わなければ成らず、プリント基板上
にはモールドされたディスクリートを実装しているのが
現実であった。
モジュール等は、複数の半導体素子やチップ抵抗等の受
動素子を使用するが、実際は樹脂の応力、光素子の場合
は光透過性樹脂で覆わなければ成らず、プリント基板上
にはモールドされたディスクリートを実装しているのが
現実であった。
【０００６】従って、安価なモジュールを提供できない
問題があった。
問題があった。
【０００７】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、絶縁性基板を採用するもの、リードフレ
ームを採用するものに於いて、複数の半導体素子の中の
第１の半導体素子を、実質全域を封止する第１の樹脂封
止部でカバーし、第２の半導体素子を、前記第１の樹脂
封止部と材質の異なる第２の樹脂封止部でカバーし、第
２の樹脂封止部を、第１の樹脂封止部から露出し、その
表面を第１の樹脂封止部と同一面で成すことで解決する
ものである。
鑑みてなされ、絶縁性基板を採用するもの、リードフレ
ームを採用するものに於いて、複数の半導体素子の中の
第１の半導体素子を、実質全域を封止する第１の樹脂封
止部でカバーし、第２の半導体素子を、前記第１の樹脂
封止部と材質の異なる第２の樹脂封止部でカバーし、第
２の樹脂封止部を、第１の樹脂封止部から露出し、その
表面を第１の樹脂封止部と同一面で成すことで解決する
ものである。
【０００８】例えば一般の樹脂封止部材は、樹脂の応力
緩和を目的としてフィラーを混入している。しかしこの
フィラーは、光素子にとっては不要なものである。とこ
ろが、フィラーの混入率を少なくしたもの、全くなくし
たもので封止すると、今度は、樹脂応力が発生し、特性
の変動やチップ自身が欠けたりする。しかし本発明は、
部分的にポッティングし、このポッティング樹脂を金型
に当接させてフィラー入りの封止部材でモールドするの
で、光素子は、効率の良い受発光が可能に、また他の素
子は、前記フィラー入りの樹脂封止部材で素子の特性変
化、欠けを防止することができる。
緩和を目的としてフィラーを混入している。しかしこの
フィラーは、光素子にとっては不要なものである。とこ
ろが、フィラーの混入率を少なくしたもの、全くなくし
たもので封止すると、今度は、樹脂応力が発生し、特性
の変動やチップ自身が欠けたりする。しかし本発明は、
部分的にポッティングし、このポッティング樹脂を金型
に当接させてフィラー入りの封止部材でモールドするの
で、光素子は、効率の良い受発光が可能に、また他の素
子は、前記フィラー入りの樹脂封止部材で素子の特性変
化、欠けを防止することができる。
【０００９】また第２の半導体素子を、アイランドの裏
面に固着する事で解決するものである。
面に固着する事で解決するものである。
【００１０】裏面に実装することで、第１の樹脂封止部
材と第２の樹脂封止部材との熱膨張係数の違いから発生
する応力が、直接アイランド表面に加わることがない。
材と第２の樹脂封止部材との熱膨張係数の違いから発生
する応力が、直接アイランド表面に加わることがない。
【００１１】また第２の樹脂封止部は、シリコーン樹脂
または透明樹脂から成ることで解決するものであり、前
者は応力に弱い磁気センサ、後者は光素子に好適であ
る。
または透明樹脂から成ることで解決するものであり、前
者は応力に弱い磁気センサ、後者は光素子に好適であ
る。
【００１２】更には、第２の半導体素子、第２の金属細
線および第２の金属細線が接続された第２のリードを封
止する所定の粘度を持った封止樹脂を設け、リードフレ
ームを金型に配置し、封止樹脂を前記金型に接触させた
状態で、封止樹脂とは異なる樹脂で封止する事で解決す
るものである。
線および第２の金属細線が接続された第２のリードを封
止する所定の粘度を持った封止樹脂を設け、リードフレ
ームを金型に配置し、封止樹脂を前記金型に接触させた
状態で、封止樹脂とは異なる樹脂で封止する事で解決す
るものである。
【００１３】発光素子、磁気センサ等は、これらを封止
する樹脂の表面に平坦性を要求し、ポッティングされた
流動性のある樹脂を金型に当接させ、この当接面で形成
される平坦面を維持しながら別の樹脂で封止すれば、両
方の樹脂表面は、フラットに形成できる。
する樹脂の表面に平坦性を要求し、ポッティングされた
流動性のある樹脂を金型に当接させ、この当接面で形成
される平坦面を維持しながら別の樹脂で封止すれば、両
方の樹脂表面は、フラットに形成できる。
【００１４】
【発明の実施の形態】以下に本発明の第１の実施の形態
を図１を参照しながら詳細に説明する。
を図１を参照しながら詳細に説明する。
【００１５】まず絶縁性基板１０があり、この上には接
着剤等によりＣｕ箔パターンが形成されている。このパ
ターンは、半導体素子が実装されるランド１１、回路を
構成するための配線、この配線の端部に形成されるボン
ディング用パッド１２、チップコンデンサ等をロウ材で
固着するための電極１３等で成る。
着剤等によりＣｕ箔パターンが形成されている。このパ
ターンは、半導体素子が実装されるランド１１、回路を
構成するための配線、この配線の端部に形成されるボン
ディング用パッド１２、チップコンデンサ等をロウ材で
固着するための電極１３等で成る。
【００１６】また前述した絶縁性基板１０は、ここでは
プリント基板を採用したが、フレキシブルシート、ガラ
ス基板、セラミック基板等でも良い。
プリント基板を採用したが、フレキシブルシート、ガラ
ス基板、セラミック基板等でも良い。
【００１７】このパターンには、第１の半導体素子１
４、第２の半導体素子１５、チップコンデンサ、チップ
抵抗等の受動素子ＲＣが固着され、ロウ材や金属細線Ｗ
で電気的に接続されている。
４、第２の半導体素子１５、チップコンデンサ、チップ
抵抗等の受動素子ＲＣが固着され、ロウ材や金属細線Ｗ
で電気的に接続されている。
【００１８】またＣｕを主材料とするリードフレームが
用意され、このリードフレームの構成要素であるアイラ
ンド１６に前記絶縁性基板１０が固着される。そして、
第１のリード１８と例えばパッド１２が金属細線１９
で、第２のリード２０と第２の半導体素子１５が金属細
線２１で接続されている。
用意され、このリードフレームの構成要素であるアイラ
ンド１６に前記絶縁性基板１０が固着される。そして、
第１のリード１８と例えばパッド１２が金属細線１９
で、第２のリード２０と第２の半導体素子１５が金属細
線２１で接続されている。
【００１９】更には、第２の半導体素子１５は、透明な
エポキシ樹脂、シリコーン樹脂等の第２の樹脂封止部材
２２でポッティングされ、全体が第１の樹脂封止部材２
３で封止されている。
エポキシ樹脂、シリコーン樹脂等の第２の樹脂封止部材
２２でポッティングされ、全体が第１の樹脂封止部材２
３で封止されている。
【００２０】本発明の特徴は、第１の樹脂封止部２３で
実質全体を封止すると共に、第２の半導体素子１５を第
２の樹脂封止部２２で封止したことにある。
実質全体を封止すると共に、第２の半導体素子１５を第
２の樹脂封止部２２で封止したことにある。
【００２１】前記第１の半導体素子１５が光素子である
場合は、第２の樹脂封止部は、透明なエポキシ樹脂等で
なり、後述する金型で封止されるため第１の樹脂封止部
２３と一緒につらいちに形成されている。第２の樹脂封
止部材のフィラー混入率は、第１の樹脂封止部材よりも
少ないか、全く入っていないため、樹脂に発生する応力
が大きくなるが、実質第１の半導体素子のみ封止してい
るので、他の素子への影響は抑制される。
場合は、第２の樹脂封止部は、透明なエポキシ樹脂等で
なり、後述する金型で封止されるため第１の樹脂封止部
２３と一緒につらいちに形成されている。第２の樹脂封
止部材のフィラー混入率は、第１の樹脂封止部材よりも
少ないか、全く入っていないため、樹脂に発生する応力
が大きくなるが、実質第１の半導体素子のみ封止してい
るので、他の素子への影響は抑制される。
【００２２】また第１の半導体素子が磁気センサ等の場
合、応力が少ないシリコーン樹脂で覆われ、やはりつら
いちで形成される。
合、応力が少ないシリコーン樹脂で覆われ、やはりつら
いちで形成される。
【００２３】従って製品としての表面形状、光素子や磁
気センサに必要なその表面のフラット性が維持でき、光
素子では、光の発光受光が良好にでき、磁気センサで
は、その検出媒体との間隔を一定に保つことができる。
気センサに必要なその表面のフラット性が維持でき、光
素子では、光の発光受光が良好にでき、磁気センサで
は、その検出媒体との間隔を一定に保つことができる。
【００２４】第２の実施の形態を図２に示す。これは、
第２の半導体素子１５をアイランド１６の表面から裏面
に移したもので、両者の間には、仮に絶縁が必要として
絶縁材が形成されている。ここでも第１の樹脂封止部２
３と第２の樹脂封止部２２は、つらいちで形成されてい
る。
第２の半導体素子１５をアイランド１６の表面から裏面
に移したもので、両者の間には、仮に絶縁が必要として
絶縁材が形成されている。ここでも第１の樹脂封止部２
３と第２の樹脂封止部２２は、つらいちで形成されてい
る。
【００２５】続いて第３の実施の形態を図３を用いて説
明する。本実施の形態は、前記絶縁性基板１０を省略し
たものである。本発明は、絶縁性基板１０上のＣｕパタ
ーンの代わりにリードを活用したものである。
明する。本実施の形態は、前記絶縁性基板１０を省略し
たものである。本発明は、絶縁性基板１０上のＣｕパタ
ーンの代わりにリードを活用したものである。
【００２６】前記絶縁性基板１０は、厚みが有るため、
半導体装置としてはその厚みが大きくなるが、リードに
受動素子ＲＣが接続されているので、その厚みを小さく
できる特徴を有する。
半導体装置としてはその厚みが大きくなるが、リードに
受動素子ＲＣが接続されているので、その厚みを小さく
できる特徴を有する。
【００２７】では簡単に説明する。アイランド１６に
は、第１の半導体素子１４と第２の半導体素子１５が実
装されている。この第２の半導体素子１５の周りには、
ライン状の樹脂３０で樹脂のストッパー３０が形成さ
れ、ここに第２の樹脂封止部材２２が塗布されている。
またリード間には受動素子ＲＣであるチップコンデン
サ、チップ抵抗等がロウ材で電気的に接続固着されてい
る。そして例えば封止部材の中で所定の回路機能を構成
している。また封止部材から導出するリードに外付け部
品を取り付けることで、所定の回路機能を実現しても良
い。
は、第１の半導体素子１４と第２の半導体素子１５が実
装されている。この第２の半導体素子１５の周りには、
ライン状の樹脂３０で樹脂のストッパー３０が形成さ
れ、ここに第２の樹脂封止部材２２が塗布されている。
またリード間には受動素子ＲＣであるチップコンデン
サ、チップ抵抗等がロウ材で電気的に接続固着されてい
る。そして例えば封止部材の中で所定の回路機能を構成
している。また封止部材から導出するリードに外付け部
品を取り付けることで、所定の回路機能を実現しても良
い。
【００２８】更に第１および第２の実施の形態と同様
に、第１の樹脂封止部２３、第２の樹脂封止部２２が形
成される。
に、第１の樹脂封止部２３、第２の樹脂封止部２２が形
成される。
【００２９】全実施例において、例えば光ＩＣモジュー
ル、ＩｒＤＡ等の応用すれば、これらは受動素子が少な
いため、これらも一緒に一体ができ、コストを低下でき
ると共に、これを用いたセットも組立等の作業を簡略に
できる。
ル、ＩｒＤＡ等の応用すれば、これらは受動素子が少な
いため、これらも一緒に一体ができ、コストを低下でき
ると共に、これを用いたセットも組立等の作業を簡略に
できる。
【００３０】またタグ等に採用した場合、コイルだけを
外部に導出したリードに外付けするだけで製品化が可能
となる。
外部に導出したリードに外付けするだけで製品化が可能
となる。
【００３１】続いて、第２の樹脂封止部２２と第１の樹
脂封止部２３とのつらいちの仕方について簡単に説明す
る。ここでは図１の第１の実施の形態を使って説明す
る。また第２および第３の実施の形態については、実質
同じ方法で形成されるので、省略する。が、別の実施例
のものも実質同じであるまず図４のように、半導体素子
１４、１５、受動素子ＲＣが実装された絶縁性基板１０
を用意し、金属細線を接続した後、前記絶縁性基板をリ
ードフレームのアイランド１６に固着し、第２の樹脂封
止部材をポッティングする。この樹脂は、周りに流れ出
なく、金型Ｋ１またはＫ２に当接できるある高さを維持
できる粘性を有している。
脂封止部２３とのつらいちの仕方について簡単に説明す
る。ここでは図１の第１の実施の形態を使って説明す
る。また第２および第３の実施の形態については、実質
同じ方法で形成されるので、省略する。が、別の実施例
のものも実質同じであるまず図４のように、半導体素子
１４、１５、受動素子ＲＣが実装された絶縁性基板１０
を用意し、金属細線を接続した後、前記絶縁性基板をリ
ードフレームのアイランド１６に固着し、第２の樹脂封
止部材をポッティングする。この樹脂は、周りに流れ出
なく、金型Ｋ１またはＫ２に当接できるある高さを維持
できる粘性を有している。
【００３２】続いて、前記リードフレームを金型Ｋ１、
Ｋ２に組み込み、第１の樹脂封止部材を流し込む。当然
図２の構造では、上下が反転されて金型に配置される。
また前記第２の樹脂封止部材２２は、金型に組み込んで
からポッティングしても良い。
Ｋ２に組み込み、第１の樹脂封止部材を流し込む。当然
図２の構造では、上下が反転されて金型に配置される。
また前記第２の樹脂封止部材２２は、金型に組み込んで
からポッティングしても良い。
【００３３】ここでは第２の樹脂封止部材が上金型Ｋ１
に当接するため、第１の樹脂封止部２３と同一面を構成
できる。
に当接するため、第１の樹脂封止部２３と同一面を構成
できる。
【００３４】ここで前記第２の樹脂封止部材は、第１の
樹脂封止部材２３を注入する前に、前記金型の熱で硬化
した方が良い。これは注入圧力で第２の樹脂封止部材が
変形する恐れがあるからである。また図１、図２のよう
に絶縁性基板を採用する比較的サイズの大きいもの、ま
たは絶縁基板を採用しなくてもアイランドが大きい場合
（図３の構造を金型に配置した場合）、金型に当接した
後、アイランド１６裏面を支持する手段を設ける必要が
ある。これはアイランドの上下変動により、注入時の樹
脂圧力で樹脂漏れが発生したり、アイランド上の半導体
素子が欠けたりする問題があるからである。
樹脂封止部材２３を注入する前に、前記金型の熱で硬化
した方が良い。これは注入圧力で第２の樹脂封止部材が
変形する恐れがあるからである。また図１、図２のよう
に絶縁性基板を採用する比較的サイズの大きいもの、ま
たは絶縁基板を採用しなくてもアイランドが大きい場合
（図３の構造を金型に配置した場合）、金型に当接した
後、アイランド１６裏面を支持する手段を設ける必要が
ある。これはアイランドの上下変動により、注入時の樹
脂圧力で樹脂漏れが発生したり、アイランド上の半導体
素子が欠けたりする問題があるからである。
【００３５】また図３のようにダム３０を用い、粘度と
突出量を制御すれば、前記第１の樹脂封止部から露出す
る第２の樹脂封止部の領域を制御できる。
突出量を制御すれば、前記第１の樹脂封止部から露出す
る第２の樹脂封止部の領域を制御できる。
【００３６】つまり光素子では、第２の樹脂封止部２２
で一定面積の透過性の窓を実現できるメリットも有す
る。
で一定面積の透過性の窓を実現できるメリットも有す
る。
【００３７】また全実施の形態に言えることであるが、
第２の半導体素子とリード２０を接続する金属細線２１
も第２の樹脂封止部でカバーした方がよい。この場合、
アイランド１６とリード２０の隙間からポッティング樹
脂が流れないように、両者のクリアランスを調整するこ
とが好ましい。つまり例えば０．２〜０．１ｍｍ程度の
隙間とすれば、ポッティング樹脂は、この隙間から流れ
落ちないため、樹脂量を一定に保つことができ、露出面
積も精度良くコントロールできる。
第２の半導体素子とリード２０を接続する金属細線２１
も第２の樹脂封止部でカバーした方がよい。この場合、
アイランド１６とリード２０の隙間からポッティング樹
脂が流れないように、両者のクリアランスを調整するこ
とが好ましい。つまり例えば０．２〜０．１ｍｍ程度の
隙間とすれば、ポッティング樹脂は、この隙間から流れ
落ちないため、樹脂量を一定に保つことができ、露出面
積も精度良くコントロールできる。
【００３８】
【発明の効果】以上に説明した通り、本発明によれば、
通常の半導体素子と特殊な半導体素子（例えば光素子、
磁気センサ等）を一体モールドできる。特に金型でモー
ルドする際、第２の樹脂封止部材を金型に当接させた後
に第１の樹脂封止部材を注入するので、第２の樹脂封止
部の露出面を第１の樹脂封止部とつらいちにできる。
通常の半導体素子と特殊な半導体素子（例えば光素子、
磁気センサ等）を一体モールドできる。特に金型でモー
ルドする際、第２の樹脂封止部材を金型に当接させた後
に第１の樹脂封止部材を注入するので、第２の樹脂封止
部の露出面を第１の樹脂封止部とつらいちにできる。
【００３９】更には、絶縁性基板を用いたフルモール
ド、受動素子をリードに固着したフルモールドが可能で
あるため、光モジュール、タグ、ＩＣカード等の構成部
品として好適である。
ド、受動素子をリードに固着したフルモールドが可能で
あるため、光モジュール、タグ、ＩＣカード等の構成部
品として好適である。
【図１】本発明の第１の実施の形態を説明する半導体装
置の断面図である。
置の断面図である。
【図２】本発明の第２の実施の形態を説明する半導体装
置の断面図である。
置の断面図である。
【図３】本発明の第３の実施の形態を説明する半導体装
置の断面図である。
置の断面図である。
【図４】本半導体装置の製造方法を説明する図である。
【図５】本半導体装置の製造方法を説明する図である。
【図６】従来例の半導体装置を説明するための平面図で
ある。
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井野口 浩 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA04 CA21 EC04 EC11 FA06 GA01 GA02
Claims (7)
- 【請求項１】 アイランドと、前記アイランドの少なく
とも一側辺から外に向かい配置された複数のリードと、
前記アイランドに固着された絶縁性基板と、前記絶縁性
基板に貼着された導電性パターンと、前記絶縁性基板に
固着され、前記導電パターンと電気的に接続された複数
のベアチップ状の半導体素子と、前記絶縁性基板に固着
され、前記導電パターンと電気的に接続されたチップ状
の受動素子と、前記リード、前記導電パターン、前記複
数の半導体素子および前記受動素子を封止する樹脂封止
部とを有する半導体装置に於いて、 前記複数の半導体素子の中の第１の半導体素子は、実質
全域を封止する第１の樹脂封止部でカバーされ、前記第
２の半導体素子は、前記第１の樹脂封止部と材質の異な
る第２の樹脂封止部でカバーされ、前記第２の樹脂封止
部は、前記第１の樹脂封止部から露出し、その表面は前
記第１の樹脂封止部と同一面で成る事を特徴とした半導
体装置。 - 【請求項２】 アイランドと、前記アイランドの少なく
とも一側辺から外に向かい配置された複数のリードと、
前記アイランドに固着された複数のベアチップ状の半導
体素子と、前記リードに固着され、電気的に接続された
チップ状の受動素子と、前記リード、前記複数の半導体
素子および前記受動素子を封止する樹脂封止部とを有す
る半導体装置に於いて、 前記複数の半導体素子の中の第１の半導体素子は、実質
全域を封止する第１の樹脂封止部でカバーされ、前記第
２の半導体素子は、前記第１の樹脂封止部と材質の異な
る第２の樹脂封止部でカバーされ、前記第２の樹脂封止
部は、前記第１の樹脂封止部から露出し、その表面は前
記第１の樹脂封止部と同一面で成る事を特徴とした半導
体装置。 - 【請求項３】 前記第２の半導体素子は、前記アイラン
ドの裏面に固着される請求項１または請求項２記載の半
導体装置。 - 【請求項４】 前記第２の樹脂封止部は、シリコーン樹
脂または透明樹脂から成る請求項１、請求項２または請
求項３記載の半導体装置。 - 【請求項５】 前記第２の半導体素子は、受光素子また
は発光素子から成る請求項４記載の半導体装置。 - 【請求項６】 リードフレームを構成するアイランドま
たはこのアイランドに載置された絶縁性基板に複数の半
導体素子を実装し、 前記半導体素子の中の第１の半導体素子と前記リードフ
レームを構成する第１のリード、前記半導体素子の中の
第２の半導体素子と前記リードフレームを構成する第２
のリードを第１の金属細線および第２の金属細線で接続
し、 前記第２の半導体素子、前記第２の金属細線および前記
第２の金属細線が接続された前記第２のリードを封止す
る所定の粘度を持った封止樹脂を設け、 前記リードフレームを金型に配置し、前記封止樹脂を前
記金型に接触させた状態で、前記封止樹脂とは異なる樹
脂で封止する事を特徴とした半導体装置の製造方法。 - 【請求項７】 前記封止樹脂は、前記リードフレームを
金型に配置した後に設ける請求項６記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337852A JP2000164803A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337852A JP2000164803A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164803A true JP2000164803A (ja) | 2000-06-16 |
Family
ID=18312595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10337852A Pending JP2000164803A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164803A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319530A (ja) * | 2003-02-28 | 2004-11-11 | Sanyo Electric Co Ltd | 光半導体装置およびその製造方法 |
| WO2011148441A1 (ja) * | 2010-05-25 | 2011-12-01 | パナソニック株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2014060404A (ja) * | 2006-07-14 | 2014-04-03 | Allegro Microsystems Llc | センサ |
| JP2015198098A (ja) * | 2014-03-31 | 2015-11-09 | 愛知時計電機株式会社 | 送受信器 |
| WO2022123981A1 (ja) * | 2020-12-07 | 2022-06-16 | Ｎｉｓｓｈａ株式会社 | 電子部品付き樹脂筐体およびその製造方法 |
-
1998
- 1998-11-27 JP JP10337852A patent/JP2000164803A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319530A (ja) * | 2003-02-28 | 2004-11-11 | Sanyo Electric Co Ltd | 光半導体装置およびその製造方法 |
| JP2014060404A (ja) * | 2006-07-14 | 2014-04-03 | Allegro Microsystems Llc | センサ |
| US9228860B2 (en) | 2006-07-14 | 2016-01-05 | Allegro Microsystems, Llc | Sensor and method of providing a sensor |
| WO2011148441A1 (ja) * | 2010-05-25 | 2011-12-01 | パナソニック株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2015198098A (ja) * | 2014-03-31 | 2015-11-09 | 愛知時計電機株式会社 | 送受信器 |
| WO2022123981A1 (ja) * | 2020-12-07 | 2022-06-16 | Ｎｉｓｓｈａ株式会社 | 電子部品付き樹脂筐体およびその製造方法 |
| EP4201632A4 (en) * | 2020-12-07 | 2024-03-27 | Nissha Co., Ltd. | RESIN HOUSING EQUIPPED WITH AN ELECTRONIC COMPONENT AND PRODUCTION METHOD THEREFOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378816B2 (ja) | 半導体装置およびその製造方法 | |
| JP3865036B2 (ja) | 光モジュール及びその製造方法並びに光伝達装置 | |
| US5081520A (en) | Chip mounting substrate having an integral molded projection and conductive pattern | |
| JP3507251B2 (ja) | 光センサｉｃパッケージおよびその組立方法 | |
| US6586824B1 (en) | Reduced thickness packaged electronic device | |
| US8791492B2 (en) | Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same | |
| JPH0590482A (ja) | 半導体装置およびその製造方法 | |
| KR19980080736A (ko) | 전자장치 및 반도체 장치의 실장방법 | |
| EP0561964A1 (en) | Optoelectronic device component package and method of making the same | |
| KR20010023575A (ko) | 고밀도 ｉ/ｏ 카운트를 가진 집적 장치에 대한 전기인터페이스 | |
| US4423435A (en) | Assembly of an electronic device on an insulative substrate | |
| JP2000091689A (ja) | 半導体レーザ結合装置及びその外部基板実装方法 | |
| US6049094A (en) | Low stress package assembly for silicon-backed light valves | |
| US6841857B2 (en) | Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| EP2820726B1 (en) | Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same | |
| JP2000164803A (ja) | 半導体装置およびその製造方法 | |
| JP2002176184A (ja) | 赤外線データ通信モジュールおよびその製造方法 | |
| US5739584A (en) | Multiple pin die package | |
| JP3865037B2 (ja) | 光モジュールの製造方法 | |
| JP3357756B2 (ja) | 表面実装型発光素子 | |
| US10458826B2 (en) | Mass flow sensor module and method of manufacture | |
| JP3493302B2 (ja) | 光結合装置及びその製造方法 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP4319772B2 (ja) | 赤外線データ通信モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |