JPH04138075A - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH04138075A JPH04138075A JP2256838A JP25683890A JPH04138075A JP H04138075 A JPH04138075 A JP H04138075A JP 2256838 A JP2256838 A JP 2256838A JP 25683890 A JP25683890 A JP 25683890A JP H04138075 A JPH04138075 A JP H04138075A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- switching element
- hybrid integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 11
- 230000006698 induction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はインバータ制御用混成集積回路装置に関し、詳
細には、そのインバータ回路の保護方式の改善に関する
。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a hybrid integrated circuit device for controlling an inverter, and more particularly, to an improvement in the protection method of the inverter circuit.
（ロ）従来の技術
第７図を参照して従来のインバータ制御用混成集積回路
装置を説明する。(b) Prior Art A conventional hybrid integrated circuit device for controlling an inverter will be explained with reference to FIG.
絶縁金属基板を使用するインバータ制御用混成集積回路
装置は例えばインバータ回路とその開切回路がそれぞれ
別の絶縁金属基板に形成される。In an inverter control hybrid integrated circuit device using an insulated metal substrate, for example, an inverter circuit and its switching circuit are formed on separate insulated metal substrates.
第１の絶縁金属基板（７０）には、インバータ回路の負
荷となるモータＭの回転速度、回転方向等のデータＤ１
Ｎ並びに後述する過電流検出回路の信号を入力してイン
パーク制御信号を生成する制御回路（７２）、この制御
回路（７２）の信号出力および過電流検出回路の信号入
力のためのバッファ（７４）等が実装され、第２の絶縁
金属基板（８０）にはインバータ回路を形成するスイッ
チング素子Ｑ１□〜０１６、このスイッチング素子Ｑ、
〜Ｑ １６をオン・オフ制御するドライバ（８２）、慣
流ダイオードＤ ＋ ＋〜Ｄ ＋６、過電流検出回路（
８４ン等が実装される。The first insulated metal substrate (70) contains data D1 such as the rotational speed and rotational direction of the motor M that serves as the load of the inverter circuit.
A control circuit (72) that inputs N and a signal of an overcurrent detection circuit to be described later to generate an impark control signal, and a buffer (74) for signal output of this control circuit (72) and signal input of the overcurrent detection circuit. ), etc. are mounted, and the second insulated metal substrate (80) includes switching elements Q1□~016 forming an inverter circuit, this switching element Q,
~ A driver (82) that controls on/off of Q16, a current diode D + + ~ D +6, an overcurrent detection circuit (
84 units etc. will be implemented.
これら第１および第２の絶縁金属基板（７０）（８０）
は定められた絶縁距離を隔てて樹脂製のケースに一体化
され、その制御回路とインバータ回路は内部あるいは外
部においてホトカプラＰ Ｃ＋ｏ、ＰＣ＋＋〜ＰＣ，、
により結合される。また、制御回路とインバータ回路は
単一の絶縁金属基板に形成されることもある。These first and second insulated metal substrates (70) (80)
is integrated into a resin case separated by a predetermined insulation distance, and its control circuit and inverter circuit are connected internally or externally to photocouplers P C+o, PC++ ~ PC, .
are combined by Additionally, the control circuit and the inverter circuit may be formed on a single insulated metal substrate.
次に、インバータ回路およびその制御回路の動作を簡単
に説明する。Next, the operation of the inverter circuit and its control circuit will be briefly explained.
マイクロコンピュータあるいはＤＳＰにより構成される
制御回路（７２）はＤＩＮとして入力される回転速度設
定信号に応じた周波数であって、それぞれ１２０度の位
相差を有する３つのパルス幅化正弦波とこのパルス幅化
正弦波に対してそれぞれ１８０度位相が遅れた３つのパ
ルスを生成する。A control circuit (72) composed of a microcomputer or DSP generates three pulse-width sine waves whose frequency corresponds to the rotational speed setting signal inputted as DIN, each having a phase difference of 120 degrees, and this pulse width. Three pulses each having a phase delay of 180 degrees with respect to the sine wave are generated.
それぞれ１２０度の位相差を有する３つのパルス幅化正
弦波はバッファ（７４）、ホトカプラｐｃ、。Three pulse width sine waves, each with a phase difference of 120 degrees, are buffered (74), photocoupler pc,.
〜ＰＣいおよびドライバ（８２）を介してインバータ回
路を形成する上側アームのスイッチング素子Ｑｌｌ、Ｑ
Ｉ３、Ｑ ＋５の制御電極に入力され、これらをオン・
オフ制御する。また、このパルス幅化正弦波に対してそ
れぞれ１８０度位相が遅れたパルスは同様に下側アーム
のスイッチング素子ＱＩ１、Ｑ １４、Ｑ ＋ｒ、をオ
ン・オフ制御する。~ Switching elements Qll, Q of the upper arm forming an inverter circuit via the PC and the driver (82)
It is input to the control electrodes of I3 and Q +5, turning them on and off.
Control off. Further, the pulses whose phase is delayed by 180 degrees with respect to this pulse width sine wave similarly control the switching elements QI1, Q14, Q2+r of the lower arm on and off.
従って、それぞれ１２０度の位相差を有する３つのパル
ス幅化正弦波とこのパルス幅化正弦波に対してそれぞれ
１８０度位相が遅れた３つのパルスによりオン・オフ制
御されるインバータ回路の出力端子、即ちスイッチング
素子Ｑ ＋＋と０１２、スイッチング素子Ｑ １３とＱ
１４、スイッチング素子Ｑ６、Ｑ ＋ｓの接続点には
３相のパルス幅化正弦波電圧が得られ５モ一タＭに流れ
る負荷電流は正弦波に近似したものとなる。Therefore, the output terminal of the inverter circuit is controlled on and off by three pulse-width sine waves each having a phase difference of 120 degrees and three pulses each having a phase delay of 180 degrees with respect to the pulse-width sine wave. That is, switching elements Q ++ and 012, switching elements Q 13 and Q
14. A three-phase pulse-width sinusoidal voltage is obtained at the connection point of the switching elements Q6 and Q+s, and the load current flowing through the motor M becomes approximately a sine wave.
モータの過負荷、直列スイッチング素子の同時導通、そ
の他に起因する過電流は抵抗Ｒ１＋および過電流検出回
路（８４）により検出され、ホトカプラＰＣ＋ｏ、バッ
ファ（７４）を介して制御回路（７２）に入力される。Overcurrents caused by motor overload, simultaneous conduction of series switching elements, and other causes are detected by resistor R1+ and overcurrent detection circuit (84), and are input to control circuit (72) via photocoupler PC+o and buffer (74). be done.
制御回路（７２）はこの過電流検出信号に基づいて一定
期間パルス出力を停止する等の保護動作を行う。The control circuit (72) performs protective operations such as stopping pulse output for a certain period of time based on this overcurrent detection signal.
（ハ）発明が解決しようとする課題
上記構造、回路構成のインバータ制御用混成集積回路装
置では、ＤＣラインに挿入された電流検出抵抗Ｒ７，に
より過負荷、あるいは直列スイッチング素子の同時導通
（アーム短絡）に起因する過電流を検出することができ
るものの、電流検出抵抗Ｒ１＋を通らない過電流を検出
できない欠点を有している。この対策として、全てのス
イッチング素子の過電流を検出する方法が考えられるが
、スイッチング素子と慣流ダイオードに１チツプの複合
素子を使用できないため集積度が低下する欠点を有する
。(c) Problems to be Solved by the Invention In the hybrid integrated circuit device for inverter control with the above structure and circuit configuration, the current detection resistor R7 inserted in the DC line can cause overload or simultaneous conduction of series switching elements (arm short circuit). ), it has the disadvantage that it cannot detect overcurrent that does not pass through the current detection resistor R1+. As a countermeasure to this problem, a method of detecting overcurrent in all switching elements may be considered, but this method has the disadvantage that the degree of integration is reduced because a single-chip composite element cannot be used for the switching element and the free current diode.
また、許容損失の大きいスイッチング素子を使用する必
要があるため高集積度が達成できない欠点を有する。Furthermore, since it is necessary to use switching elements with large power dissipation, a high degree of integration cannot be achieved.
（：）課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、絶
縁金属基板上に混成集積回路として実現したインバータ
回路において、それぞれのスイッチング素子の被制御電
極間電圧を検出する過電圧検出回路、この過電圧検出回
路出力を直接入力して前記スイッチング素子の制御電極
へのパルス入力を制御する保護回路およびスイッチング
素子のドライバ回路を１チツプのモノリシック集積回路
とすることにより高信頼、高集積の混成集積回路装置を
実現するものである。(:) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and in an inverter circuit realized as a hybrid integrated circuit on an insulated metal substrate, between the controlled electrodes of each switching element. By forming an overvoltage detection circuit that detects voltage, a protection circuit that directly inputs the output of this overvoltage detection circuit to control pulse input to the control electrode of the switching element, and a driver circuit of the switching element into a single-chip monolithic integrated circuit. This realizes a highly reliable and highly integrated hybrid integrated circuit device.
（本）作用
スイッチング素子の被制御電極間電圧を検出し、この検
出出力によりスイッチング素子の制御電極へのパルス入
力を直接制御するため、内部電力損失が最も大きくなる
大電流、かつ高電圧状態を検出することができると共に
瞬時の、確実な保護が可能となる。(Book) The voltage between the controlled electrodes of the active switching element is detected, and the detected output directly controls the pulse input to the control electrode of the switching element. Detection is possible and instant, reliable protection is possible.
また、過電圧検出回路、保護回路およびスイッチング素
子のドライバ回路を１チツプのモノリシック集積回路と
することにより高集積が可能となる。Further, by forming the overvoltage detection circuit, the protection circuit, and the switching element driver circuit into a single-chip monolithic integrated circuit, high integration becomes possible.
また、許容損失の大きいスイッチング素子を使用する必
要がなくなり、混成集積回路装置の高集積化が達成され
る。Furthermore, there is no need to use switching elements with large power dissipation, and high integration of the hybrid integrated circuit device can be achieved.
（へ）実施例
以下、第１図乃至第６図を参照して３相のインバータ制
御回路に適用した本発明の一実施例を説明する。(F) Embodiment Hereinafter, an embodiment of the present invention applied to a three-phase inverter control circuit will be described with reference to FIGS. 1 to 6.
本発明のインバータ制御用混成集積回路装置は、第１図
のブロック図に示されるように、スイッチング素子Ｑ
ａ ｌｓ Ｑ ａ２〜Ｑ ｃ Ｉ、Ｑ ｃｌ、これらス
イッチング素子Ｑ 、＋、Ｑ ａ １ ’−Ｑ ｃ Ｉ
、Ｑ ｃ ２に並列接続される慣流ダイオードＤ ８＋
、Ｄ１〜Ｄｅｌ、Ｄ Ｃ２、スイッチング素子Ｑ０、Ｑ
、！〜Ｑｃ９、Ｑｃ２の被制御電極に並列接続され、被
制御電極間電圧を検出する過電圧検出・保護回路（１２
，）〜（１２ｊおよび（１４，）〜（１４，）、スイッ
チング素子Ｑ ｓ ｌ Ｎ Ｑ ＊ １〜Ｑ ｃ ＋、
Ｑ ｃｚの制御電極を制御するドライバ（１８）等を実
装した第１の絶縁金属基板（１０）と制御回路（２４）
およびその出力のバッファ（２２）を実装した第２の絶
縁金属基板（２０）、並びに第１および第２の絶縁金属
基板（２０）（１０）に形成した回路を結合するホトカ
プラＰＣ，−ＰＣ，から構成される。前記した第１およ
び第２の絶縁金属基板（１０）（２０）はそれぞれ個別
にケーシングされるか、所定の絶縁距離を隔てて単一の
ケースに固着、一体止される。なお、以上の回路は単一
の絶縁金属基板上に形成することも可能である。As shown in the block diagram of FIG. 1, the inverter control hybrid integrated circuit device of the present invention has a switching element Q
als Q a2 ~ Q c I, Q cl, these switching elements Q , +, Q a 1 '-Q c I
, Q c 2 are connected in parallel with the current diode D 8+
, D1~Del, DC2, switching elements Q0, Q
,! ~ Overvoltage detection/protection circuit (12
,)~(12j and (14,)~(14,), switching elements QslNQ*1~Qc+,
A first insulated metal substrate (10) mounted with a driver (18) etc. that controls the control electrode of Q cz and a control circuit (24)
and a second insulated metal substrate (20) mounted with a buffer (22) for its output, and a photocoupler PC, -PC, which couples the circuits formed on the first and second insulated metal substrates (20) (10). It consists of The first and second insulated metal substrates (10) and (20) described above are each individually cased or fixed and integrally fixed to a single case with a predetermined insulating distance between them. Note that the above circuit can also be formed on a single insulated metal substrate.
スイッチング素子Ｑ ＊ｌｓ Ｑ ａ！’−Ｑ Ｃ１％
Ｑ ｃ、は、同図には一例としてバイポーラトランジ
スタの記号が使用されているが、その他、パワーＭＯ３
あるいはＩＧＢＴ等任意の高速スイッチング素子が使用
でき、第１の絶縁金属基板（１０）上にチップ形状で実
装される。また、このスイッチング素子Ｑ ｓ ｌ、Ｑ
、、〜Ｑｃ、、Ｑ、□とそのスイッチング素子に並列接
続される慣流ダイオードＤｍｌ、Ｄ、２〜Ｄ ｃ ＋ｖ
Ｄ ｃｍには混成集積回路装置に特に高集積度が求め
られる場合には、それらを一体形成した複合素子が使用
される。Switching element Q *ls Q a! '-Q C1%
For Q c, the symbol of a bipolar transistor is used as an example in the figure, but in addition, power MO3
Alternatively, any high-speed switching element such as an IGBT can be used, and is mounted in the form of a chip on the first insulated metal substrate (10). Moreover, this switching element Q s l, Q
,,~Qc,,Q,□ and the current diode Dml, D, 2~D c +v connected in parallel to its switching element
For D cm, when a particularly high degree of integration is required for a hybrid integrated circuit device, a composite element in which these components are integrally formed is used.
過電圧検出・保護回路（１２，）−（１２ｃ）と（１４
，）−（１４，）は、後に詳細に説明するが、同一回路
構成のモノリシック集積回路であり、チップ形状で実装
される。特に、第１図に参照番号（１８）で示したドラ
イバをもこのモノリシック集積回路に同時形成する本発
明は著しく集積度を向上させることができるばかりか、
各回路間の配線長が短くなってノイズの誘導が抑制され
る。Overvoltage detection/protection circuit (12,)-(12c) and (14
, )-(14,) are monolithic integrated circuits having the same circuit configuration, which will be explained in detail later, and are mounted in a chip shape. In particular, the present invention in which the driver indicated by reference number (18) in FIG. 1 is simultaneously formed on this monolithic integrated circuit not only can significantly improve the degree of integration, but also
The wiring length between each circuit is shortened, and noise induction is suppressed.
第２の絶縁金属基板（２０）上に実装される制御回路（
２４）はマイクロコンピュータにより構成され、特に高
速性が要求される位置制御等の用途にはディジタル・シ
グナル・プロセッサ（ＤＳＰ）が使用される。A control circuit (
24) is constituted by a microcomputer, and a digital signal processor (DSP) is used especially for applications such as position control that require high speed.
次に、実施例の動作を説明する。Next, the operation of the embodiment will be explained.
制御回路（２４）はＤＩＮとして入力される設定回転速
度信号に応じた周波数であって、それぞれ１２０度の位
相差を有する３つのパルス幅化正弦波ＣＰ−＋〜ＣＰｃ
１とこのパルス幅化正弦波ＣＰ、Ｉ〜ＣＰｃ＋に対して
それぞれ１８０度位相が遅れた３つの矩形パルスｃ ｐ
、２〜ｃ ｐ 、、を出力する。なお、パルス幅化正
弦波に換えて単なる矩形波、あるいはパルス幅化矩形波
も使用可能である。The control circuit (24) generates three pulse width sine waves CP-+ to CPc, each having a frequency corresponding to the set rotational speed signal input as DIN and having a phase difference of 120 degrees.
1 and three rectangular pulses c p whose phase is delayed by 180 degrees with respect to this pulse width sine wave CP, I to CPc+.
, 2~c p , . Note that a simple rectangular wave or a pulse-width rectangular wave can be used instead of the pulse-width sine wave.
それぞれ１２０度の位相差を有する３つのパルス幅化正
弦波ＣＰ、、〜ＣＰｅ、はバッファ（２２）、ホトカブ
ラｐＣ，〜ＰＣ，、ドライバ（Ｉ８）、さらには過電圧
検出・保護回路（１２，）〜（１２ｃ）を介してインバ
ータ回路を形成する上側アームのスイッチング素子Ｑ
ｓｌ−Ｑｂｌ、Ｑ ｃｌの制御電極に入力され、これら
をオン・オフ制御する。また、このパルス幅化正弦波に
対してそれぞれ１８０度位相が遅れた矩形パルスＣＰ
ａ２〜ＣＰｃｚは同様に下側アームＣスイッチング素子
Ｑ ａｓｓ Ｑｂ２、Ｑｃｘをオン・オフ制御する。Three pulse-width sine waves CP, ~CPe, each having a phase difference of 120 degrees, are connected to a buffer (22), a photocoupler pC, ~PC,, a driver (I8), and an overvoltage detection/protection circuit (12,). The switching element Q of the upper arm forming an inverter circuit via ~(12c)
It is input to the control electrodes of sl-Qbl and Qcl to control on/off of these. In addition, rectangular pulses CP whose phase is delayed by 180 degrees with respect to this pulse width sine wave
Similarly, a2 to CPcz turn on/off the lower arm C switching elements Q ass Qb2 and Qcx.
第２図および第３図を参照して実施例の過電圧検出・保
護回路（１２，）〜（１２ｃ）、（１４，）〜（１４ｃ
）およびその動作を詳細に説明する。なお、第２図は第
１図のスイッチング素子Ｑ８□に並列接続される過電圧
検出・保護回路（１４，）を破線内に示している。With reference to FIG. 2 and FIG. 3, overvoltage detection/protection circuits (12,) to (12c) and (14,) to (14c)
) and its operation in detail. In addition, in FIG. 2, the overvoltage detection/protection circuit (14,) connected in parallel to the switching element Q8□ of FIG. 1 is shown within the broken line.
第２図に示されるように、過電圧検出・保護回路（１４
，）はスイッチング素子Ｑ、！の被制御電極間に設定抵
抗Ｒａ２を介して接続される定電圧ダイオードＺＤと抵
抗Ｒ１との直列回路、比較回路（３２）、矩形パルスＣ
Ｐ、２を入力してその立ち上かりからコンデンサＣによ
り定まる一定期間ローレベルを出力するデイレイ回路（
３０）、このデイレイ回路（３０）の出力と前記比較回
路（３２）の出力を入力するナンド回路（３４）、この
ナンド回路（３４）の出力および過電流検出回路（１６
）の出力に基づいてスイッチング素子Ｑ 、ｔの制御電
極に入力される矩形パルスＣＰ１を制御する３入力アン
ド回路（３６）から構成される。なお、スイッチング素
子を高速動作させるための制御電極電荷放電回路は省略
されている。As shown in Figure 2, the overvoltage detection/protection circuit (14
, ) is the switching element Q, ! A series circuit of a constant voltage diode ZD and a resistor R1 connected between the controlled electrodes of , via a setting resistor Ra2, a comparison circuit (32), and a rectangular pulse C
A delay circuit that inputs P and 2 and outputs a low level for a certain period of time determined by the capacitor C from the rising edge of the signal (
30), a NAND circuit (34) inputting the output of this delay circuit (30) and the output of the comparison circuit (32), the output of this NAND circuit (34) and an overcurrent detection circuit (16);
) is comprised of a three-input AND circuit (36) that controls the rectangular pulse CP1 input to the control electrodes of the switching elements Q and t based on the outputs of the switching elements Q and t. Note that a control electrode charge discharge circuit for operating the switching element at high speed is omitted.
設定抵抗Ｒ，！は過電圧検出・保護回路（１２，）〜（
１２，）、（１４，）−＜１４．）がモノリシック集積
回路化されるため、検出レベルの設定のために付加され
るものである。この設定抵抗ＲａＮには主としてチップ
抵抗が使用され、集積度の向上とノイズ誘導の抑制のた
めに前記モノリシック集積回路とスイッチング素子間に
配置、実装される。Setting resistance R,! is the overvoltage detection/protection circuit (12,) ~ (
12,), (14,)-<14. ) is integrated into a monolithic circuit, so it is added to set the detection level. A chip resistor is mainly used for this setting resistor RaN, and is placed and mounted between the monolithic integrated circuit and the switching element in order to improve the degree of integration and suppress noise induction.
スイッチング素子の動作領域および安全動作領域を説明
する第３図を参照すると、通常、スイッチング素子Ｑ
１＋ １ ｓ Ｑ １１ ｌ〜Ｑ。１、Ｑ ｔ２はその
制御電極電圧がローレベルであるとき図の（Ｂ）に動作
点があり、ハイレベルであるとき図の（Ａ）に動作点が
ある。同図より明らかなように、Ｖｏ８ｉｏ積で表され
るスイッチング素子Ｑ ａＩ、Ｑ ａｍ〜Ｑ ｃ ｌ、
Ｑ ｃｔの内部電力損失は（Ａ）（Ｂ）動作点の変化に
よっては大きく変化しないに対して、ノイズ等によりバ
イアスされて、スイッチング素子の被制御電極電圧■ｃ
Ｅが例えばＶ、。どなるときに内部電力損失が著しく増
加する。従って、スイッチング素子の被制御電極電圧を
検出する本発明によれば確゛実な保護が行われる。Referring to FIG. 3 which explains the operating area and safe operating area of the switching element, normally the switching element Q
1+ 1 s Q 11 l~Q. 1, Q t2 has an operating point at (B) in the figure when the control electrode voltage is at a low level, and an operating point at (A) in the figure when it is at a high level. As is clear from the figure, the switching elements Q aI, Q am ~ Q c l, expressed by the Vo8io product,
The internal power loss of Q ct (A) (B) does not change significantly with changes in the operating point, but it is biased by noise etc. and the controlled electrode voltage of the switching element ■c
For example, E is V. Internal power dissipation increases significantly when roaring. Therefore, the present invention, which detects the voltage of the controlled electrode of the switching element, provides reliable protection.
本実施例の他の特徴は、デイレイ回路（３０）により、
スイッチング素子の被制御電極電圧検出をスイッチング
素子Ｑ ａ Ｉ、Ｑ ｍ ２− Ｑ ｃ Ｉ、Ｑｃｘの
制御電極に入力されるパルス幅化正弦波ｃ ｐ ａｌ〜
ＣＰｅ、、あるいは矩形パルスｃｐ、、の立ち上がりか
ら１６時間後に行って、遷移期間の検出を排除した点に
ある。即ち、第２図にτ６で示され、コンデンサＣによ
り設定される遅延時間はインバータ回路の高速化に伴っ
て短くなり、ノイズによる誤動ｆヤが顕著となる。この
ため、実施例は絶縁金属基板上に形成されるのが好まし
い。Another feature of this embodiment is that the delay circuit (30) allows
The voltage detection of the controlled electrode of the switching element is performed using a pulse-width sine wave cpal~ which is input to the control electrode of the switching element QaI,Qm2-QcI,Qcx.
This is done 16 hours after the rise of CPe, or rectangular pulse cp, to eliminate detection of the transition period. That is, the delay time indicated by τ6 in FIG. 2 and set by the capacitor C becomes shorter as the speed of the inverter circuit becomes faster, and the error due to noise becomes more noticeable. For this reason, embodiments are preferably formed on an insulated metal substrate.
続いて、第４図を参照して過電圧検出・保護回路の変形
例を説明する。Next, a modification of the overvoltage detection/protection circuit will be described with reference to FIG.
第４図に示す過電圧検出・保護回路は停電圧ダイオード
ＺＤ、、ＺＤ、、抵抗Ｒ７、Ｒ８、比較回路（４２）、
反転出力比較回路（４３）およびアンド回路（４６）か
らなる周知のウィンドコンパレータとこのウィンドコン
パレータの出力が所定期間継続するときローレベルを出
力する周知のデイレイ回路（４８）により構成され、先
の実施例の過電圧検出・保護回路と同様に検出レベル設
定抵抗ＲａｔおよびコンデンサＣを除いて容易にモノリ
シック集積回路化される。The overvoltage detection/protection circuit shown in FIG.
It consists of a well-known window comparator consisting of an inverted output comparison circuit (43) and an AND circuit (46), and a well-known delay circuit (48) that outputs a low level when the output of this window comparator continues for a predetermined period. Like the overvoltage detection/protection circuit in the example, the detection level setting resistor Rat and capacitor C can be removed and the circuit can be easily integrated into a monolithic circuit.
最後に、第５図および第６図を参照して本発明の混成集
積回路装置の構造を説明する。Finally, the structure of the hybrid integrated circuit device of the present invention will be explained with reference to FIGS. 5 and 6.
第５図の断面図に示されるように、本発明の混成集積回
路は概ね、陽極酸化処理を施したアルミニウムが好適で
ある絶縁金属基板（６０）、この絶縁金属基板（６０）
の−主面に絶縁性接着剤（６２）により接着した銅箔を
エツチングして所定パターンに形成した導電路（６４）
、この導電路（６４）上にＡｇペースト（図示しない）
等を介して、さらにはヒートシンク（６６）を介して固
着したスイッチング素子（６８）、集積回路素子（６９
）からなる断面構造を有する。As shown in the cross-sectional view of FIG. 5, the hybrid integrated circuit of the present invention generally includes an insulated metal substrate (60), preferably made of anodized aluminum;
A conductive path (64) formed in a predetermined pattern by etching a copper foil adhered to the main surface of the main surface with an insulating adhesive (62).
, Ag paste (not shown) is placed on this conductive path (64).
The switching element (68) and the integrated circuit element (69) fixed via the heat sink (66) etc.
) has a cross-sectional structure consisting of
また、第６図に示されるように、所定パターンに形成し
た導電路（６４）上にヒートシンク（６６）を介して固
着したスイッチング素子Ｑ０、Ｑ１〜Ｑ ｃ Ｉ、Ｑｃ
！、慣流ダイオードＤｍｌ、Ｄ ａ Ｒ〜Ｄ ｃ ｌ
ｓＤ Ｃ！、モノリシック集積回路化された過電圧検出
・保護回路（１２，）〜（１２ｃ）、（１４，）−（１
４ｃ）およびレベル設定のためのチップ抵抗Ｒｓｌ〜Ｒ
ｃ１、タイミング設定のためのチップコンデンサＣから
なる平面構造を有する。In addition, as shown in FIG. 6, switching elements Q0, Q1 to Qc I, Qc are fixed on conductive paths (64) formed in a predetermined pattern via heat sinks (66).
! , free current diode Dml, D a R ~ D c l
sDC! , monolithically integrated overvoltage detection/protection circuits (12,) to (12c), (14,)-(1
4c) and chip resistors Rsl to R for level setting
c1, has a planar structure consisting of a chip capacitor C for timing setting.
（ト）発明の効果
以上に述べたように本発明に依れば、
（１）スイッチング素子の被制御電極間電圧を検出し、
この検出出力によりスイッチング素子の制御電極へのパ
ルス入力を直接制御するため、内部電力損失が最も大き
くなる大電流、かつ高電圧状態を検出することができる
と共に瞬時の、確実な保護が可能となる。(G) Effects of the Invention As described above, according to the present invention, (1) detecting the voltage between the controlled electrodes of the switching element;
Since this detection output directly controls the pulse input to the control electrode of the switching element, it is possible to detect the large current and high voltage state where the internal power loss is greatest, and it is possible to provide instantaneous and reliable protection. .
（２）許容損失の大きいスイッチング素子を使用する必
要がなくなり、混成集積回路装置の高集積化が達成され
る。(2) There is no need to use switching elements with large power dissipation, and high integration of the hybrid integrated circuit device can be achieved.
（３）過電圧検出回路、保護回路およびスイッチング素
子のドライバ回路を１チツプのモノリシック集積回路と
するため高集積が可能となり、全てのスイッチング素子
に付加することが可能となる。(3) Since the overvoltage detection circuit, the protection circuit, and the switching element driver circuit are formed into a single-chip monolithic integrated circuit, high integration is possible and it is possible to add them to all switching elements.
（４）ノイズによる誤動作が防止され、微少なタイミン
グ設定が可能となる。この結果、インバータ回路の高速
動作が阻害されない。(4) Malfunctions due to noise are prevented and minute timing settings are possible. As a result, high-speed operation of the inverter circuit is not hindered.
（５）下側アームの全ての保護回路が１の過電圧検出回
路の出力により共通制御されるため、保護が確実である
。(5) Since all the protection circuits of the lower arm are commonly controlled by the output of one overvoltage detection circuit, protection is reliable.
第１図は本発明の一実施例のブロック図、第２図は実施
例の過電圧検出・保護回路を説明するブロック図、第３
図はスイッチング素子の動作点および安全動作領域を説
明する図、第４図は過電圧検出・保護回路の変形例を説
明するブロック図、第５図は本発明の断面図、第６図は
本発明の一実施例の平面図、第７図は従来例のブロック
図。
（１０）・・・第１の絶縁金属基板、（１２，）〜（１
２ｃ）（１４，）〜（１４ｃ）・・・過電圧検出・保護
回路、 （１６）・・・過電流検出回路、（１８）・・
・ドライバ Ｑ、１〜Ｑ ｃ ｌ、Ｑ、、〜Ｑ、・・・
スイッチング素子、 Ｄａｌ〜Ｄｅｌ、Ｄ ｓ １ ”
’−Ｄ ｃ １・・・慣流ダイオード、 （２０）・
・・第２の絶縁金属基板、 （２２）・・・バッファ、
（２４）・・・制御回路。FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a block diagram illustrating an overvoltage detection/protection circuit of the embodiment, and FIG.
4 is a block diagram illustrating a modification of the overvoltage detection/protection circuit, FIG. 5 is a sectional view of the present invention, and FIG. 6 is a diagram illustrating the operating point and safe operating area of the switching element. FIG. 7 is a plan view of one embodiment of the invention, and FIG. 7 is a block diagram of a conventional example. (10)...first insulated metal substrate, (12,) to (1
2c) (14,) to (14c)...Overvoltage detection/protection circuit, (16)...Overcurrent detection circuit, (18)...
・Driver Q, 1~Q c l, Q,, ~Q,...
Switching element, Dal~Del, Ds1''
'-D c 1... common current diode, (20)
... second insulated metal substrate, (22) ... buffer,
(24)...Control circuit.
Claims (6)
イッチング素子、それぞれのスイッチング素子の被制御
電極間電圧を検出する過電圧検出回路、この過電圧検出
回路出力を直接入力して前記スイッチング素子の制御電
極へのパルス入力を制御する保護回路を実装したことを
特徴とする混成集積回路装置において、 前記過電圧検出回路、保護回路およびスイッチング素子
のドライバ回路をモノリシック集積回路化したことを特
徴とする混成集積回路装置。(1) A plurality of switching elements bridge-connected on an insulated metal substrate, an overvoltage detection circuit that detects the voltage between the controlled electrodes of each switching element, and control of the switching elements by directly inputting the output of this overvoltage detection circuit. A hybrid integrated circuit device characterized in that a protection circuit for controlling pulse input to the electrodes is mounted, wherein the overvoltage detection circuit, the protection circuit, and the switching element driver circuit are formed into a monolithic integrated circuit. circuit device.
定のタイミングの被制御電極間電圧を検出することを特
徴とする請求項１記載の混成集積回路装置。(2) The hybrid integrated circuit device according to claim 1, wherein the overvoltage detection circuit detects a voltage between controlled electrodes of a switching element at a predetermined timing.
イミングを設定するチップコンデンサを実装したことを
特徴とする請求項２記載の混成集積回路装置。(3) The hybrid integrated circuit device according to claim 2, wherein a chip capacitor for setting the detection timing of the overvoltage detection circuit is mounted on the insulated metal substrate.
、この抵抗により過電圧検出回路の検出レベルを設定す
ることを特徴とする請求項１記載の混成集積回路装置。(4) The hybrid integrated circuit device according to claim 1, wherein an adjustable resistor is formed on the insulated metal substrate, and the detection level of the overvoltage detection circuit is set by the resistor.
流ダイオードを同時形成した複合素子を用いたことを特
徴とする請求項１記載の混成集積回路装置。(5) The hybrid integrated circuit device according to claim 1, wherein the switching element is a composite element in which a free current diode is simultaneously formed on a single semiconductor substrate.
ＧＢＴを用いたことを特徴とする請求項１記載の混成集
積回路装置。(6) Power MOS or I
2. The hybrid integrated circuit device according to claim 1, wherein a GBT is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2256838A JPH04138075A (en) | 1990-09-28 | 1990-09-28 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2256838A JPH04138075A (en) | 1990-09-28 | 1990-09-28 | Hybrid integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04138075A true JPH04138075A (en) | 1992-05-12 |
Family
ID=17298124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2256838A Pending JPH04138075A (en) | 1990-09-28 | 1990-09-28 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04138075A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000134947A (en) * | 1998-10-29 | 2000-05-12 | Toshiba Corp | Power converter and controller thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107672A (en) * | 1985-11-01 | 1987-05-19 | Mitsubishi Electric Corp | Power transistor protecting device for transistor inverter |
| JPS62230323A (en) * | 1986-03-31 | 1987-10-09 | 株式会社東芝 | Failure detector of power converter |
| JPH01235362A (en) * | 1988-03-16 | 1989-09-20 | Sanyo Electric Co Ltd | Protective circuit of inverter power ic and hybrid integrated circuit integrating this protective circuit |
-
1990
- 1990-09-28 JP JP2256838A patent/JPH04138075A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62107672A (en) * | 1985-11-01 | 1987-05-19 | Mitsubishi Electric Corp | Power transistor protecting device for transistor inverter |
| JPS62230323A (en) * | 1986-03-31 | 1987-10-09 | 株式会社東芝 | Failure detector of power converter |
| JPH01235362A (en) * | 1988-03-16 | 1989-09-20 | Sanyo Electric Co Ltd | Protective circuit of inverter power ic and hybrid integrated circuit integrating this protective circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000134947A (en) * | 1998-10-29 | 2000-05-12 | Toshiba Corp | Power converter and controller thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193827B2 (en) | Semiconductor power module and power converter | |
| JP6961944B2 (en) | Power semiconductor module | |
| US7538587B2 (en) | Power semiconductor device | |
| JP5940211B2 (en) | Semiconductor device | |
| JPWO2019038957A1 (en) | Control circuit and power conversion device | |
| JPH11234104A (en) | Semiconductor module and inverter device | |
| WO2013094241A1 (en) | Gate drive circuit | |
| JP2003134797A (en) | Drive circuit for power device | |
| JPH10285954A (en) | Circuit for improving short-circuit capability of igbt | |
| JP7205091B2 (en) | semiconductor equipment | |
| WO2021179858A1 (en) | Protection apparatus and method for insulated gate bipolar transistor | |
| JP2708977B2 (en) | Hybrid integrated circuit device | |
| JP3808326B2 (en) | Power converter | |
| WO2020240744A1 (en) | Parallel driving device and power conversion device | |
| JPH04138075A (en) | Hybrid integrated circuit device | |
| JPH06101636B2 (en) | Semiconductor device | |
| JPH04138071A (en) | Hybrid integrated circuit device | |
| JP2698211B2 (en) | Inverter circuit | |
| JP2648009B2 (en) | Hybrid integrated circuit device | |
| JPH04138073A (en) | Hybrid integrated circuit device | |
| JPH04138069A (en) | Hybrid integrated circuit device | |
| JP2725951B2 (en) | Hybrid integrated circuit device | |
| JP7117949B2 (en) | Semiconductor modules and power converters | |
| JPH10145206A (en) | Protective circuit for semiconductor device | |
| JP2766062B2 (en) | Hybrid integrated circuit device |