JPH11234104A - Semiconductor module and inverter device - Google Patents
Semiconductor module and inverter deviceInfo
- Publication number
- JPH11234104A JPH11234104A JP10028951A JP2895198A JPH11234104A JP H11234104 A JPH11234104 A JP H11234104A JP 10028951 A JP10028951 A JP 10028951A JP 2895198 A JP2895198 A JP 2895198A JP H11234104 A JPH11234104 A JP H11234104A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- terminal
- semiconductor module
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体モジュール
及びインバータ装置に関する。[0001] The present invention relates to a semiconductor module and an inverter device.
【０００２】[0002]
【従来の技術】半導体モジュールは、モータ駆動用イン
バータ、無停電電源装置、周波数変換装置などの電力変
換器の主スイッチング素子として使われている。半導体
モジュールの中でもＩＧＢＴは大電流、絶縁ゲートとい
う利点があるため、産業用などに広く使われている。図
９は、ＩＧＢＴを用いたインバータ装置の一部分の構成
を示している。同図において、１はＩＧＢＴ、２はゲー
ト駆動回路、３はゲート抵抗である。また、Ｃはコレク
タ端子、Ｅはエミッタ端子、Ｇはゲート端子であり、コ
レクタ端子Ｃ、エミッタ端子Ｅは図示しない主回路に接
続されている。ＩＧＢＴ１は、Ｇ−Ｅ端子間に正極性電
圧を印加すると導通状態になり、負極性電圧を印加する
と阻止状態になる。Ｇ−Ｅ端子間にはゲート駆動回路２
からゲート抵抗３を介して制御信号を供給する。ＩＧＢ
Ｔ１のＧ−Ｅ間には、静電容量があるため、接続される
ゲート抵抗３の抵抗値によって、ターンオン及びターン
オフのスイッチング速度を制御できる。例えば、抵抗値
を小さく選ぶと、Ｇ−Ｅ間電圧が速く変化するので高速
にスイッチングすることができる。抵抗値を大きく選ぶ
と、低速になり、さらにゲート駆動回路２から信号を出
力してからスイッチングまでの遅れ時間が長くなる。Ｉ
ＧＢＴ１をターンオフすると、主回路に浮遊するインダ
クタンスのエネルギーによってサージ電圧が発生する。
サージ電圧は、ターンオフ電流及びターンオフ速度に依
存して大きくなる。2. Description of the Related Art A semiconductor module is used as a main switching element of a power converter such as a motor driving inverter, an uninterruptible power supply, and a frequency converter. Among semiconductor modules, IGBTs are widely used for industrial purposes because of their advantages of large current and insulated gate. FIG. 9 shows a partial configuration of an inverter device using an IGBT. In the figure, 1 is an IGBT, 2 is a gate drive circuit, and 3 is a gate resistor. C is a collector terminal, E is an emitter terminal, G is a gate terminal, and the collector terminal C and the emitter terminal E are connected to a main circuit (not shown). The IGBT 1 is turned on when a positive voltage is applied between the GE terminals, and is turned off when a negative voltage is applied. A gate drive circuit 2 is provided between the GE terminals.
Supplies a control signal through the gate resistor 3. IGB
Since there is a capacitance between GE of T1, the turn-on and turn-off switching speed can be controlled by the resistance value of the connected gate resistor 3. For example, when the resistance value is selected to be small, the voltage between GE can change quickly, so that high-speed switching can be performed. If the resistance value is selected to be large, the speed becomes low, and the delay time from the output of the signal from the gate drive circuit 2 to the switching becomes long. I
When the GBT 1 is turned off, a surge voltage is generated by the energy of the inductance floating in the main circuit.
The surge voltage increases depending on the turn-off current and the turn-off speed.
【０００３】また、ＩＧＢＴを高機能化して過電流制限
機能を付加する技術が開発されている。その回路の例と
して、例えば、コロナ社発行パワーデバイス・パワーＩ
Ｃハンドブック（電気学会構成の高機能パワーデバイス
・パワーＩＣ調査専門委員会編）の１７９頁、７．３．
６節に記載されたものがある。図１０に、その過電流制
限回路を併用したＩＧＢＴを示す。同図において、４は
センス機能付きＩＧＢＴ、５は過電流制限回路、Ｓはセ
ンス端子である。導通時（ゲート端子Ｇから＋１５Ｖを
印加している状態）に、過電流が発生すると、過電流制
限回路５が導通状態となり、ゲート駆動回路２及びゲー
ト抵抗３に電流が流れる。この電流に伴うゲート抵抗３
の電圧降下によりＧ−Ｅ端子間電圧が低くなってセンス
機能付きＩＧＢＴ４がオフし、過電流が防止される。Further, a technique has been developed in which an IGBT is enhanced in function and an overcurrent limiting function is added. As an example of the circuit, for example, Power Device Power I issued by Corona
C Handbook (edited by the Technical Committee on Highly Functional Power Devices and Power ICs Constructed by the Institute of Electrical Engineers of Japan), page 179, 7.3.
Some are described in Section 6. FIG. 10 shows an IGBT using the overcurrent limiting circuit in combination. In the figure, 4 is an IGBT with a sensing function, 5 is an overcurrent limiting circuit, and S is a sense terminal. When an overcurrent occurs during conduction (state in which +15 V is applied from the gate terminal G), the overcurrent limiting circuit 5 enters a conducting state, and a current flows through the gate drive circuit 2 and the gate resistor 3. Gate resistance 3 associated with this current
Due to the voltage drop, the voltage between the GE terminals decreases, the IGBT 4 with the sensing function is turned off, and an overcurrent is prevented.
【０００４】[0004]
【発明が解決しようとする課題】上述したように、サー
ジ電圧はターンオフ電流及びターンオフ速度に依存して
大きくなる。サージ電圧が大きい場合、高耐圧ＩＧＢＴ
の選択、回路の耐圧設計が必要になる。このため、大電
流の電力変換器では、サージ電圧を抑えるため、ゲート
抵抗値を大きく選ぶ。しかしながら、この場合は、ゲー
ト駆動回路に信号を入れてから、スイッチングを開始す
るまでの遅れ時間が大きくなるという問題点がある。ま
た、過電流制限回路を併用したＩＧＢＴでは、過電流制
限回路が作用している間、ゲート駆動回路からゲート抵
抗を介して過電流制限回路に直流電流が流れる。このと
き、電流によりゲート駆動回路の負担が増加し、さら
に、過電流制限回路が損失により発熱することがある。As described above, the surge voltage increases depending on the turn-off current and the turn-off speed. When the surge voltage is large, high withstand voltage IGBT
Selection and circuit withstand voltage design are required. For this reason, in a large current power converter, a gate resistance value is selected to be large in order to suppress a surge voltage. However, in this case, there is a problem that a delay time from when a signal is input to the gate drive circuit to when switching is started becomes long. In an IGBT using an overcurrent limiting circuit, a DC current flows from the gate drive circuit to the overcurrent limiting circuit via the gate resistor while the overcurrent limiting circuit operates. At this time, the load on the gate drive circuit increases due to the current, and the overcurrent limiting circuit may generate heat due to loss.
【０００５】本発明は、上記に鑑みてなされたもので、
大電流遮断時のサージ電圧を抑えることができるととも
に通常電流時は高速スイッチングを行うことができ、ま
た過電流制限回路が動作してもゲート駆動回路の負担が
増えない半導体モジュール及びインバータ装置を提供す
ることを目的とする。[0005] The present invention has been made in view of the above,
Provided are a semiconductor module and an inverter device that can suppress a surge voltage when a large current is interrupted, perform high-speed switching during a normal current, and do not increase the load on a gate drive circuit even when an overcurrent limiting circuit operates. The purpose is to do.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の半導体モジュールは、コレクタ端
子、エミッタ端子、ゲート端子及びコレクタ電流の大き
さに依存する信号を出力するセンス端子を備えた半導体
素子を内蔵する半導体モジュールにおいて、前記センス
端子の出力信号に応じて抵抗値が変化するゲート抵抗を
前記ゲート端子に接続してなることを要旨とする。この
構成により、半導体素子のコレクタ電流が大きいときに
は、ゲート抵抗の抵抗値が大きくなり、大電流のターン
オフが低速で行われる。一方、コレクタ電流値が通常の
ときには、ゲート抵抗の抵抗値は小さく保持されて、半
導体素子のスイッチングが高速で行われる。According to a first aspect of the present invention, there is provided a semiconductor module including a collector terminal, an emitter terminal, a gate terminal, and a sense terminal for outputting a signal depending on the magnitude of a collector current. In a semiconductor module having a built-in semiconductor element, the gist is that a gate resistor whose resistance value changes according to an output signal of the sense terminal is connected to the gate terminal. With this configuration, when the collector current of the semiconductor element is large, the resistance value of the gate resistance increases, and the large current is turned off at a low speed. On the other hand, when the collector current value is normal, the resistance value of the gate resistor is kept small, and switching of the semiconductor element is performed at high speed.
【０００７】請求項２記載の半導体モジュールは、コレ
クタ端子、エミッタ端子、ゲート端子及びコレクタ電流
の大きさに依存する信号を出力するセンス端子を備えた
半導体素子を内蔵する半導体モジュールにおいて、前記
センス端子の出力信号が一定値以上のとき、抵抗値が大
きくなるように切替えられるゲート抵抗を前記ゲート端
子に接続してなることを要旨とする。この構成により、
半導体素子のコレクタ電流が一定値以上になり、それに
依存してセンス端子の出力信号が一定値以上に大きくな
ると、ゲート抵抗の抵抗値が大きくなり、大電流のター
ンオフが低速で行われる。一方、コレクタ電流値が通常
のときには、上記請求項１記載の半導体モジュールと同
様に作用する。According to a second aspect of the present invention, there is provided a semiconductor module incorporating a semiconductor element having a collector terminal, an emitter terminal, a gate terminal, and a sense terminal for outputting a signal depending on the magnitude of a collector current. When the output signal is equal to or more than a predetermined value, a gate resistor that is switched to increase the resistance value is connected to the gate terminal. With this configuration,
When the collector current of the semiconductor element exceeds a certain value and the output signal of the sense terminal increases above the certain value, the resistance value of the gate resistor increases and the large current is turned off at a low speed. On the other hand, when the collector current value is normal, it operates similarly to the semiconductor module according to the first aspect.
【０００８】請求項３記載の半導体モジュールは、コレ
クタ端子、エミッタ端子、ゲート端子及びコレクタ電流
の大きさに依存する信号を出力するセンス端子を備えた
半導体素子を内蔵する半導体モジュールにおいて、前記
半導体素子のターンオンとターンオフで各別に機能する
ゲート抵抗を前記ゲート端子に接続し、ターンオフ時に
機能する前記ゲート抵抗は前記センス端子の出力信号に
応じて抵抗値を変化させることを要旨とする。この構成
により、コレクタ電流値が通常のときの半導体素子のタ
ーンオン時のスイッチング速度を所要の高速度に調整す
ることが可能となる。一方、コレクタ電流が大きいとき
は、上記請求項１記載の半導体モジュールと同様に作用
する。A semiconductor module according to claim 3, wherein the semiconductor module includes a semiconductor element having a collector terminal, an emitter terminal, a gate terminal, and a sense terminal for outputting a signal depending on the magnitude of the collector current. The invention is characterized in that a gate resistor functioning separately at turn-on and turn-off is connected to the gate terminal, and the gate resistor functioning at turn-off changes its resistance value according to the output signal of the sense terminal. With this configuration, the switching speed at the time of turning on the semiconductor element when the collector current value is normal can be adjusted to a required high speed. On the other hand, when the collector current is large, it operates similarly to the semiconductor module according to the first aspect.
【０００９】請求項４記載の半導体モジュールは、上記
請求項１，２又は３記載の半導体モジュールにおいて、
前記センス端子の出力信号から高周波成分を除去するフ
ィルタ手段を有することを要旨とする。この構成によ
り、センス端子の出力信号に重畳するノイズによる誤動
作が防止されて、半導体素子のコレクタ電流が大きいと
きにゲート抵抗の抵抗値が確実に大きくなる。A semiconductor module according to a fourth aspect is the semiconductor module according to the first, second, or third aspect.
The gist of the invention is to have a filter means for removing high frequency components from the output signal of the sense terminal. With this configuration, malfunction due to noise superimposed on the output signal of the sense terminal is prevented, and the resistance value of the gate resistor is reliably increased when the collector current of the semiconductor element is large.
【００１０】請求項５記載の半導体モジュールは、上記
請求項１，２，３又は４記載の半導体モジュールにおい
て、前記センス端子の出力信号が一定レベル以上のとき
に動作して前記半導体素子をオフ状態に設定する過電流
制限回路を併用してなることを要旨とする。この構成に
より、コレクタ電流に過電流が発生すると、これに応じ
てセンス端子の出力信号が一定レベル以上に大きくな
り、過電流制限回路が動作して半導体素子がオフし、半
導体モジュールが過電流から保護される。この過電流制
限回路の動作時に、ゲート抵抗の抵抗値が大きくなり、
ゲート駆動回路からの電流の増大が防止される。A semiconductor module according to a fifth aspect of the present invention is the semiconductor module according to the first, second, third or fourth aspect, wherein the semiconductor element operates when the output signal of the sense terminal is higher than a predetermined level to turn off the semiconductor element. The gist of the present invention is that the overcurrent limiting circuit is set together. With this configuration, when an overcurrent occurs in the collector current, the output signal of the sense terminal increases to a certain level or more in response thereto, the overcurrent limiting circuit operates to turn off the semiconductor element, and the semiconductor module is turned off from the overcurrent. Protected. During the operation of this overcurrent limiting circuit, the resistance value of the gate resistor increases,
An increase in current from the gate drive circuit is prevented.
【００１１】請求項６記載のインバータ装置は、上記請
求項１，２，３，４又は５記載の半導体モジュールでス
イッチング部を構成してなることを要旨とする。この構
成により、負荷の増大などで、半導体素子のターンオフ
電流が大きくなっても、ゲート抵抗の抵抗値が大きくな
り、大電流のターンオフが低速で行われて、電圧サージ
の発生が起こりにくいインバータ装置が実現される。According to a sixth aspect of the present invention, there is provided an inverter device comprising a switching unit including the semiconductor module according to the first, second, third, fourth, or fifth aspect. With this configuration, even if the turn-off current of the semiconductor element increases due to an increase in load or the like, the resistance value of the gate resistor increases, the turn-off of the large current is performed at a low speed, and the occurrence of a voltage surge does not easily occur. Is realized.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１３】図１及び図２は、半導体モジュールの第１
の実施の形態を示す図である。なお、図１、図２及び後
述の各実施の形態を示す図において前記図９、図１０に
おける回路及び回路素子等と同一ないし均等のものは、
前記と同一符号を以って示し、重複した説明を省略す
る。図１において、半導体素子としてのＩＧＢＴ４のゲ
ート端子Ｇには、ゲート抵抗となる可変抵抗６が接続さ
れている。可変抵抗６の抵抗値は、センス電流の出力に
依存して変化し、センス電流が大きくなると大きくな
る。FIGS. 1 and 2 show a first example of a semiconductor module.
It is a figure showing an embodiment. In FIGS. 1 and 2 and the drawings showing each embodiment to be described later, the same or equivalent components as the circuits and circuit elements in FIGS.
The same reference numerals are used to denote the same parts, and duplicate description is omitted. In FIG. 1, a variable resistor 6 serving as a gate resistor is connected to a gate terminal G of the IGBT 4 as a semiconductor element. The resistance value of the variable resistor 6 changes depending on the output of the sense current, and increases as the sense current increases.
【００１４】図２は、可変抵抗の具体的な構成例を示し
ている。図２において、７はトランジスタ、８ａはＦＥ
Ｔ、９は抵抗であり、ＦＥＴ８ａが可変抵抗として機能
する。ＦＥＴ８ａは、ノーマリオン型であり、ゲート−
ソース間電圧がゼロのときはオンで、負極性電圧を印加
すると、その電圧に応じて活性的にオフする。FIG. 2 shows a specific configuration example of the variable resistor. In FIG. 2, 7 is a transistor, 8a is FE
T and 9 are resistors, and the FET 8a functions as a variable resistor. The FET 8a is of a normally-on type and has a gate-
It is on when the source-to-source voltage is zero, and when a negative polarity voltage is applied, it is actively turned off according to the voltage.
【００１５】図２の構成例の作用を説明する。ＦＥＴ８
ａはゲート端子とソース端子間が抵抗９により接続され
ているため、定常時は、ゲート−ソース間電圧がゼロに
なり、導通状態となっている。ゲート駆動回路２より正
極性電圧を印加している状態でＩＧＢＴ４に流れる電流
が大きくなると、それに依存してセンス端子Ｓに電流が
多く流れるようになる。これに伴いトランジスタ７が導
通状態となり、ＦＥＴ８ａのゲート電位を下げる。これ
により、ＦＥＴ８ａのゲート−ソース間電圧が負にな
り、ＦＥＴ８ａが活性的にオフし、ＦＥＴ８ａのドレイ
ン−ソース間の抵抗値が上昇する。これにより、大電流
が流れたときにはＩＧＢＴ４のゲート抵抗値が等価的に
大きくなる。The operation of the configuration example shown in FIG. 2 will be described. FET8
In a, since the gate terminal and the source terminal are connected by the resistor 9, the voltage between the gate and the source is zero in a steady state, and is in a conductive state. When the current flowing through the IGBT 4 increases while a positive voltage is applied from the gate drive circuit 2, a large amount of current flows through the sense terminal S depending on the current. Accordingly, the transistor 7 is turned on, and the gate potential of the FET 8a is reduced. As a result, the gate-source voltage of the FET 8a becomes negative, the FET 8a is actively turned off, and the resistance value between the drain and source of the FET 8a increases. Thus, when a large current flows, the gate resistance of the IGBT 4 becomes equivalently large.
【００１６】上述したように、本実施の形態によれば、
ＩＧＢＴ４に流れる電流の大きさに依存して、そのゲー
ト抵抗値が変化する。つまり、電流が大きいときにゲー
ト抵抗値が大きくなり、大電流のターンオフを低速で行
うのでサージ電圧を抑えることができる。As described above, according to the present embodiment,
The gate resistance value changes depending on the magnitude of the current flowing through the IGBT 4. That is, when the current is large, the gate resistance value becomes large, and the large current is turned off at a low speed, so that the surge voltage can be suppressed.
【００１７】図３及び図４には、半導体モジュールの第
２の実施の形態を示す。図３において、１０，１１はゲ
ート抵抗、１２はスイッチである。スイッチ１２は、Ｉ
ＧＢＴ４のセンス端子Ｓの出力信号の大きさに依存して
開閉し、センス信号が大きくなると、開放となる。図４
は、スイッチの具体的な構成例を示している。ＦＥＴ８
ｂがスイッチとして機能する。ＦＥＴ８ｂは、ノーマリ
オン型であり、ゲート−ソース間電圧がゼロのときはオ
ンで、負極性電圧を印加するとオフする。FIGS. 3 and 4 show a second embodiment of the semiconductor module. In FIG. 3, 10 and 11 are gate resistors, and 12 is a switch. The switch 12
It opens and closes depending on the magnitude of the output signal of the sense terminal S of the GBT 4, and opens when the sense signal increases. FIG.
Shows a specific configuration example of the switch. FET8
b functions as a switch. The FET 8b is a normally-on type, and is turned on when the gate-source voltage is zero, and turned off when a negative voltage is applied.
【００１８】図４の構成例の作用を説明する。ＦＥＴ８
ｂはゲート端子とソース端子間が抵抗９により接続され
ているため、定常時は、ゲート−ソース間電圧がゼロに
なり、導通状態となっている。ゲート駆動回路２より正
極性電圧を印加している状態でＩＧＢＴ４に流れる電流
が大きくなると、それに依存してセンス端子Ｓの出力信
号が大きくなる。これに伴いトランジスタ７が導通状態
となり、ＦＥＴ８ｂのゲート電位を下げる。これによ
り、ＦＥＴ８ｂのゲート−ソース間電圧が負になり、Ｆ
ＥＴ８ｂがオフする。つまり、定常状態では、ＩＧＢＴ
４のゲート抵抗値は、抵抗１０と抵抗１１の並列接続抵
抗であるのに対し、大電流が流れたときには抵抗１０の
みがゲート抵抗となる。例えば、抵抗１０と抵抗１１の
抵抗値を同じに設定した場合、大電流のときの抵抗値は
通常の２倍になる。The operation of the configuration example shown in FIG. 4 will be described. FET8
In the case b, the gate terminal and the source terminal are connected by the resistor 9, so that the voltage between the gate and the source is zero in a steady state, and is in a conductive state. When the current flowing through the IGBT 4 increases while a positive polarity voltage is applied from the gate drive circuit 2, the output signal of the sense terminal S increases accordingly. Accordingly, the transistor 7 is turned on, and the gate potential of the FET 8b is lowered. As a result, the gate-source voltage of the FET 8b becomes negative, and F
ET8b turns off. That is, in the steady state, the IGBT
The gate resistance value of 4 is a parallel connection resistance of the resistance 10 and the resistance 11, but when a large current flows, only the resistance 10 becomes the gate resistance. For example, when the resistance value of the resistor 10 and the resistance value of the resistor 11 are set to be the same, the resistance value at the time of a large current becomes twice the normal value.
【００１９】上述したように、本実施の形態によれば、
第１の実施の形態と同様に、ＩＧＢＴ４に流れる電流が
大きいときにゲート抵抗値が大きくなり、大電流のター
ンオフを低速で行うのでサージ電圧を抑えることができ
る。As described above, according to the present embodiment,
Similarly to the first embodiment, when the current flowing through the IGBT 4 is large, the gate resistance increases, and the large current is turned off at a low speed, so that the surge voltage can be suppressed.
【００２０】図５には、半導体モジュールの第３の実施
の形態を示す。図５において、１４は抵抗、１５，１６
はダイオードである。２つのダイオード１５，１６によ
り、ゲート駆動回路２からのＩＧＢＴ４へのオンゲート
信号は抵抗１４を介して供給され、オフゲート信号は可
変抵抗６を介して供給される。ＩＧＢＴ４のターンオフ
時の作用は前記第１の実施の形態の場合と同じである。FIG. 5 shows a third embodiment of the semiconductor module. In FIG. 5, reference numeral 14 denotes a resistor;
Is a diode. By the two diodes 15 and 16, an on-gate signal from the gate drive circuit 2 to the IGBT 4 is supplied via the resistor 14, and an off-gate signal is supplied via the variable resistor 6. The operation of the IGBT 4 when it is turned off is the same as that of the first embodiment.
【００２１】本実施の形態によれば、ターンオンとター
ンオフで別々にゲート抵抗を設けることで、前記第１の
実施の形態の効果に加えてさらに、ターンオンの速度の
調整が行えるようになる。According to this embodiment, the gate resistance is provided separately for the turn-on and the turn-off, so that the turn-on speed can be further adjusted in addition to the effect of the first embodiment.
【００２２】なお、図５では、第１の実施の形態の構成
に対して抵抗とダイオードを付加したが、第２の実施の
形態の構成に対しても同様の処理を行うことができる。In FIG. 5, a resistor and a diode are added to the configuration of the first embodiment, but the same processing can be performed for the configuration of the second embodiment.
【００２３】図６には、半導体モジュールの第４の実施
の形態を示す。図６において、１３はフィルタである。
フィルタ１３は、センス信号を入力とし、高周波成分を
除去した補正センス信号を出力する。FIG. 6 shows a fourth embodiment of the semiconductor module. In FIG. 6, reference numeral 13 denotes a filter.
The filter 13 receives the sense signal and outputs a corrected sense signal from which high-frequency components have been removed.
【００２４】本実施の形態の作用は、可変抵抗６の抵抗
値を、補正センス信号で制御している点を除いて、第１
の実施の形態と同様である。The operation of the present embodiment is similar to that of the first embodiment except that the resistance value of the variable resistor 6 is controlled by the correction sense signal.
This is the same as the embodiment.
【００２５】本実施の形態によれば、フィルタ１３を用
いてセンス信号から高周波成分を除去することにより、
前記第１の実施の形態の効果に加えてさらに、センス信
号に重畳するノイズの影響をなくすことができて、ゲー
ト抵抗値を確実に制御することができる。According to the present embodiment, by removing the high frequency component from the sense signal using the filter 13,
In addition to the effects of the first embodiment, the effect of noise superimposed on the sense signal can be eliminated, and the gate resistance can be controlled reliably.
【００２６】なお、図６では、第１の実施の形態の構成
に対してフィルタ１３を付加したが、第２、第３の実施
の形態の構成に対しても同様の処理を行うことができ
る。Although the filter 13 is added to the configuration of the first embodiment in FIG. 6, the same processing can be performed for the configurations of the second and third embodiments. .
【００２７】図７には、半導体モジュールの第５の実施
の形態を示す。本実施の形態は、前記第１の実施の形態
の構成に過電流制限回路５を付加したものである。過電
流制限回路５の作用は、前記図１０のものと同じであ
り、その他の作用は、前記第１の実施の形態と同じであ
る。FIG. 7 shows a fifth embodiment of the semiconductor module. In the present embodiment, an overcurrent limiting circuit 5 is added to the configuration of the first embodiment. The operation of the overcurrent limiting circuit 5 is the same as that of FIG. 10, and the other operations are the same as those of the first embodiment.
【００２８】本実施の形態によれば、過電流制限回路５
が作用しているとき、ゲート抵抗値が大きくなるため、
ゲート駆動回路２から流れる電流が少なくなる。これに
より、ゲート駆動回路２の負担が少なくなる。According to the present embodiment, the overcurrent limiting circuit 5
Is acting, the gate resistance increases,
The current flowing from the gate drive circuit 2 decreases. Thus, the load on the gate drive circuit 2 is reduced.
【００２９】なお、図７では、第１の実施の形態の構成
に対して過電流制限回路５を付加したが、第２〜第４の
実施の形態の構成に対しても同様の処理を行うことがで
きる。Although the overcurrent limiting circuit 5 is added to the configuration of the first embodiment in FIG. 7, the same processing is performed for the configurations of the second to fourth embodiments. be able to.
【００３０】図８には、インバータ装置の実施の形態を
示す。図８は、インバータ装置の１相分を示しており、
本実施の形態では、前記図１に示した半導体モジュール
で、インバータ装置のスイッチング部が構成されてい
る。１７は直流電圧源、１８は負荷である。FIG. 8 shows an embodiment of the inverter device. FIG. 8 shows one phase of the inverter device,
In the present embodiment, the semiconductor module shown in FIG. 1 constitutes a switching unit of the inverter device. 17 is a DC voltage source, and 18 is a load.
【００３１】各半導体モジュールの動作は、前記半導体
モジュールの第１の実施の形態のものと略同様である。
このように、前述した半導体モジュールをインバータ装
置に適用することにより、負荷１８の増大などで、ＩＧ
ＢＴ４ａ，４ｂの遮断電流が大きくなっても電圧サージ
の発生が起こりにくいインバータ装置を実現することが
できる。なお、図８では、第１の実施の形態の半導体モ
ジュールを適用してインバータ装置を構成したが、第２
〜第５の実施の形態の半導体モジュールを適用してイン
バータ装置を構成することもできる。The operation of each semiconductor module is substantially the same as that of the first embodiment of the semiconductor module.
As described above, by applying the above-described semiconductor module to the inverter device, an increase in the load 18 causes the IG
It is possible to realize an inverter device in which a voltage surge is unlikely to occur even if the breaking current of the BTs 4a and 4b increases. In FIG. 8, the inverter device is configured by applying the semiconductor module of the first embodiment.
The inverter device can be configured by applying the semiconductor modules of the fifth to fifth embodiments.
【００３２】[0032]
【発明の効果】以上説明したように、請求項１記載の半
導体モジュールによれば、センス端子の出力信号に応じ
て抵抗値が変化するゲート抵抗をゲート端子に接続した
ため、半導体素子のコレクタ電流が大きいときゲート抵
抗の抵抗値が大きくなり、大電流のターンオフが低速で
行われて、電圧サージを抑えることができる。一方、コ
レクタ電流値が通常のときは、ゲート抵抗の抵抗値は小
さく保持されて、高速スイッチングを行うことができ
る。As described above, according to the semiconductor module of the first aspect, since the gate resistor whose resistance changes in accordance with the output signal of the sense terminal is connected to the gate terminal, the collector current of the semiconductor element is reduced. When the resistance is large, the resistance value of the gate resistance increases, and a large current is turned off at a low speed, so that a voltage surge can be suppressed. On the other hand, when the collector current value is normal, the resistance value of the gate resistor is kept small, and high-speed switching can be performed.
【００３３】請求項２記載の半導体モジュールによれ
ば、センス端子の出力信号が一定値以上のとき、抵抗値
が大きくなるように切替えられるゲート抵抗をゲート端
子に接続したため、センス端子の出力信号が一定値以上
のとき、ゲート抵抗の抵抗値が大きくなり、大電流のタ
ーンオフが低速で行われて、電圧サージを抑えることが
できる。コレクタ電流値が通常のときは、上記請求項１
記載の半導体モジュールの効果と同様の効果がある。According to the semiconductor module of the present invention, when the output signal of the sense terminal is equal to or more than a predetermined value, the gate resistor that is switched to increase the resistance value is connected to the gate terminal. When the value is equal to or more than a certain value, the resistance value of the gate resistor increases, and a large current is turned off at a low speed, so that a voltage surge can be suppressed. Claim 1 wherein when the collector current value is normal,
There are effects similar to the effects of the described semiconductor module.
【００３４】請求項３記載の半導体モジュールによれ
ば、半導体素子のターンオンとターンオフで各別に機能
するゲート抵抗をゲート端子に接続し、ターンオフ時に
機能する前記ゲート抵抗はセンス端子の出力信号に応じ
て抵抗値を変化させるようにしたため、コレクタ電流値
が通常のときの半導体素子のターンオン時のスイッチン
グ速度を所要の高速度に調整することができる。コレク
タ電流が大きいときは、上記請求項１記載の半導体モジ
ュールの効果と同様の効果がある。According to the semiconductor module of the present invention, the gate resistors functioning separately when the semiconductor element is turned on and turned off are connected to the gate terminal, and the gate resistance functioning when the semiconductor element is turned off depends on the output signal of the sense terminal. Since the resistance value is changed, the switching speed at the time of turning on the semiconductor element when the collector current value is normal can be adjusted to a required high speed. When the collector current is large, the same effect as that of the semiconductor module according to the first aspect is obtained.
【００３５】請求項４記載の半導体モジュールによれ
ば、前記センス端子の出力信号から高周波成分を除去す
るフィルタ手段を具備させたため、センス端子の出力信
号に重畳するノイズによる誤動作が防止され、半導体素
子のコレクタ電流が大きいときにゲート抵抗の抵抗値が
確実に大きくなって、大電流ターンオフ時の電圧サージ
を抑えることができる。According to the semiconductor module of the fourth aspect, since a filter means for removing a high-frequency component from the output signal of the sense terminal is provided, malfunction due to noise superimposed on the output signal of the sense terminal is prevented, and When the collector current is large, the resistance value of the gate resistor increases reliably, and voltage surge at the time of turning off a large current can be suppressed.
【００３６】請求項５記載の半導体モジュールによれ
ば、前記センス端子の出力信号が一定レベル以上のとき
に動作して前記半導体素子をオフ状態に設定する過電流
制限回路を併用したため、過電流制限回路の動作時に、
ゲート抵抗の抵抗値が大きくなり、ゲート駆動回路から
の電流の増大が防止されて、ゲート駆動回路の負担を軽
減することができる。According to the semiconductor module of the present invention, the overcurrent limiting circuit which operates when the output signal of the sense terminal is higher than a certain level and sets the semiconductor element to the off state is used together. When the circuit operates,
The resistance value of the gate resistor is increased, and an increase in current from the gate drive circuit is prevented, so that the load on the gate drive circuit can be reduced.
【００３７】請求項６記載のインバータ装置によれば、
上記請求項１，２，３，４又は５記載の半導体モジュー
ルでスイッチング部を構成したため、負荷の増大など
で、半導体素子のターンオフ電流が大きくなっても、ゲ
ート抵抗の抵抗値が大きくなり、大電流のターンオフが
低速で行われて、電圧サージの発生を抑えることができ
る。According to the inverter device of the sixth aspect,
Since the switching section is constituted by the semiconductor module according to the first, second, third, fourth or fifth aspect, even if the turn-off current of the semiconductor element increases due to an increase in load, the resistance value of the gate resistance increases, and The current is turned off at a low speed, and the occurrence of voltage surge can be suppressed.
【図１】本発明に係る半導体モジュールの第１の実施の
形態を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of a semiconductor module according to the present invention.
【図２】上記第１の実施の形態において可変抵抗部分の
構成を具体的に示す回路図である。FIG. 2 is a circuit diagram specifically showing a configuration of a variable resistance portion in the first embodiment.
【図３】本発明に係る半導体モジュールの第２の実施の
形態を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment of the semiconductor module according to the present invention.
【図４】上記第２の実施の形態においてスイッチ部分の
構成を具体的に示す回路図である。FIG. 4 is a circuit diagram specifically showing a configuration of a switch portion in the second embodiment.
【図５】本発明に係る半導体モジュールの第３の実施の
形態を示す回路図である。FIG. 5 is a circuit diagram showing a third embodiment of the semiconductor module according to the present invention.
【図６】本発明に係る半導体モジュールの第４の実施の
形態を示す回路図である。FIG. 6 is a circuit diagram showing a fourth embodiment of the semiconductor module according to the present invention.
【図７】本発明に係る半導体モジュールの第５の実施の
形態を示す回路図である。FIG. 7 is a circuit diagram showing a fifth embodiment of the semiconductor module according to the present invention.
【図８】本発明に係るインバータ装置の実施の形態を示
す回路図である。FIG. 8 is a circuit diagram showing an embodiment of the inverter device according to the present invention.
【図９】従来の半導体モジュールの回路図である。FIG. 9 is a circuit diagram of a conventional semiconductor module.
【図１０】従来の過電流制限回路付き半導体モジュール
の回路図である。FIG. 10 is a circuit diagram of a conventional semiconductor module with an overcurrent limiting circuit.
４，４ａ，４ｂ ＩＧＢＴ（半導体素子） ５ 過電流制限回路 ６，６ａ，６ｂ ゲート抵抗となる可変抵抗 ８ａ 可変抵抗となるＦＥＴ ８ｂ スイッチとなるＦＥＴ １０，１１，１４ ゲート抵抗 １２ スイッチ １３ フィルタ １５，１６ ダイオード 4, 4a, 4b IGBT (semiconductor element) 5 Overcurrent limiting circuit 6, 6a, 6b Variable resistance 8a serving as a gate resistance 8a FET 8b serving as a variable resistance FET 10, 11, 14 Gate resistance 12 Switch 13 Filter 15, Filter 15 16 Diode
Claims (6)
子及びコレクタ電流の大きさに依存する信号を出力する
センス端子を備えた半導体素子を内蔵する半導体モジュ
ールにおいて、前記センス端子の出力信号に応じて抵抗
値が変化するゲート抵抗を前記ゲート端子に接続してな
ることを特徴とする半導体モジュール。1. A semiconductor module having a built-in semiconductor element having a collector terminal, an emitter terminal, a gate terminal, and a sense terminal for outputting a signal depending on the magnitude of a collector current, wherein a resistor is provided according to an output signal of the sense terminal. A semiconductor module comprising a gate resistor having a variable value connected to the gate terminal.
子及びコレクタ電流の大きさに依存する信号を出力する
センス端子を備えた半導体素子を内蔵する半導体モジュ
ールにおいて、前記センス端子の出力信号が一定値以上
のとき、抵抗値が大きくなるように切替えられるゲート
抵抗を前記ゲート端子に接続してなることを特徴とする
半導体モジュール。2. A semiconductor module incorporating a semiconductor element having a collector terminal, an emitter terminal, a gate terminal and a sense terminal for outputting a signal depending on the magnitude of a collector current, wherein an output signal of the sense terminal is equal to or more than a predetermined value. In the semiconductor module, a gate resistor that is switched to increase the resistance value is connected to the gate terminal.
子及びコレクタ電流の大きさに依存する信号を出力する
センス端子を備えた半導体素子を内蔵する半導体モジュ
ールにおいて、前記半導体素子のターンオンとターンオ
フで各別に機能するゲート抵抗を前記ゲート端子に接続
し、ターンオフ時に機能する前記ゲート抵抗は前記セン
ス端子の出力信号に応じて抵抗値を変化させることを特
徴とする半導体モジュール。3. A semiconductor module incorporating a semiconductor element having a collector terminal, an emitter terminal, a gate terminal and a sense terminal for outputting a signal depending on the magnitude of a collector current, wherein the semiconductor element is separately turned on and off. A semiconductor module, wherein a functioning gate resistor is connected to the gate terminal, and the function of the gate resistor functioning at the time of turn-off varies in accordance with an output signal of the sense terminal.
分を除去するフィルタ手段を有することを特徴とする請
求項１，２又は３記載の半導体モジュール。4. The semiconductor module according to claim 1, further comprising filter means for removing a high-frequency component from an output signal of said sense terminal.
以上のときに動作して前記半導体素子をオフ状態に設定
する過電流制限回路を併用してなることを特徴とする請
求項１，２，３又は４記載の半導体モジュール。5. An overcurrent limiting circuit which operates when an output signal of said sense terminal is higher than a certain level and sets said semiconductor element to an off state is used in combination. 5. The semiconductor module according to 3 or 4.
体モジュールでスイッチング部を構成してなることを特
徴とするインバータ装置。6. An inverter device comprising a switching unit comprising the semiconductor module according to claim 1, 2, 3, 4, or 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10028951A JPH11234104A (en) | 1998-02-10 | 1998-02-10 | Semiconductor module and inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10028951A JPH11234104A (en) | 1998-02-10 | 1998-02-10 | Semiconductor module and inverter device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234104A true JPH11234104A (en) | 1999-08-27 |
Family
ID=12262730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10028951A Pending JPH11234104A (en) | 1998-02-10 | 1998-02-10 | Semiconductor module and inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11234104A (en) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002142445A (en) * | 2000-11-07 | 2002-05-17 | Toshiba Corp | Power-converting device |
| JP2002153043A (en) * | 2000-11-14 | 2002-05-24 | Fuji Electric Co Ltd | Gate-driving device for voltage-driving semiconductor element |
| JP2006271098A (en) * | 2005-03-24 | 2006-10-05 | Hitachi Ltd | Power converter |
| JP2008054280A (en) * | 2006-07-27 | 2008-03-06 | Toyota Central R&D Labs Inc | Driving circuit for transistor |
| JP2008235592A (en) * | 2007-03-20 | 2008-10-02 | Denso Corp | Semiconductor device |
| JP2009055654A (en) * | 2007-08-23 | 2009-03-12 | Denso Corp | Driver of power switching element and power conversion system |
| JP2010045780A (en) * | 2008-08-12 | 2010-02-25 | Infineon Technologies Ag | Switch |
| JP2010067985A (en) * | 2008-09-12 | 2010-03-25 | Glacialtech Inc | Unidirectional metal oxide film semiconductor field effect transistor and applications thereof |
| WO2011129263A1 (en) * | 2010-04-14 | 2011-10-20 | 本田技研工業株式会社 | Short-circuit protection method |
| US8102687B2 (en) | 2008-03-21 | 2012-01-24 | Denso Corporation | Control apparatus for controlling power conversion apparatus |
| CN102820770A (en) * | 2011-06-07 | 2012-12-12 | 赛米控电子股份有限公司 | Solar module and method for its operation |
| JP2013201833A (en) * | 2012-03-26 | 2013-10-03 | Hitachi Ltd | Dc power supply and control method therefor |
| JP2014150275A (en) * | 2014-04-04 | 2014-08-21 | Mitsubishi Electric Corp | Semiconductor device |
| JP2016134882A (en) * | 2015-01-22 | 2016-07-25 | 株式会社デンソー | Device and method for load drive control |
| JP2016149632A (en) * | 2015-02-12 | 2016-08-18 | 株式会社デンソー | Drive circuit |
| US9484444B2 (en) | 2007-05-25 | 2016-11-01 | Mitsubishi Electric Corporation | Semiconductor device with a resistance element in a trench |
| JP2017121132A (en) * | 2015-12-28 | 2017-07-06 | 東洋電機製造株式会社 | Electric power conversion system |
| JP2018078721A (en) * | 2016-11-09 | 2018-05-17 | 富士電機株式会社 | Gate drive circuit and switching power supply device |
| JP2018117457A (en) * | 2017-01-18 | 2018-07-26 | 富士電機株式会社 | Power semiconductor module |
| JP2019169754A (en) * | 2018-03-21 | 2019-10-03 | 株式会社東芝 | Semiconductor device, power conversion device, drive device, vehicle, and elevator |
| WO2020075500A1 (en) * | 2018-10-12 | 2020-04-16 | 株式会社デンソー | Gate drive device |
| JP2020518221A (en) * | 2017-04-26 | 2020-06-18 | ボルトサーバー インコーポレーティッドＶｏｌｔｓｅｒｖｅｒ，Ｉｎｃ． | How to verify the integrity of digital electrical lines |
| JP2021035142A (en) * | 2019-08-22 | 2021-03-01 | 富士電機株式会社 | Gate drive circuit, drive device, semiconductor device, and gate drive method |
| EP3454465B1 (en) * | 2017-09-07 | 2023-05-24 | Delta Electronics, Inc. | Power conversion device and driving method of power switch |
| WO2023248621A1 (en) * | 2022-06-24 | 2023-12-28 | ローム株式会社 | Intelligent power module, engine ignition device, and vehicle |
-
1998
- 1998-02-10 JP JP10028951A patent/JPH11234104A/en active Pending
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002142445A (en) * | 2000-11-07 | 2002-05-17 | Toshiba Corp | Power-converting device |
| JP2002153043A (en) * | 2000-11-14 | 2002-05-24 | Fuji Electric Co Ltd | Gate-driving device for voltage-driving semiconductor element |
| JP2006271098A (en) * | 2005-03-24 | 2006-10-05 | Hitachi Ltd | Power converter |
| JP2008054280A (en) * | 2006-07-27 | 2008-03-06 | Toyota Central R&D Labs Inc | Driving circuit for transistor |
| JP2008235592A (en) * | 2007-03-20 | 2008-10-02 | Denso Corp | Semiconductor device |
| US9484444B2 (en) | 2007-05-25 | 2016-11-01 | Mitsubishi Electric Corporation | Semiconductor device with a resistance element in a trench |
| JP2009055654A (en) * | 2007-08-23 | 2009-03-12 | Denso Corp | Driver of power switching element and power conversion system |
| US8102687B2 (en) | 2008-03-21 | 2012-01-24 | Denso Corporation | Control apparatus for controlling power conversion apparatus |
| JP2010045780A (en) * | 2008-08-12 | 2010-02-25 | Infineon Technologies Ag | Switch |
| JP2010067985A (en) * | 2008-09-12 | 2010-03-25 | Glacialtech Inc | Unidirectional metal oxide film semiconductor field effect transistor and applications thereof |
| WO2011129263A1 (en) * | 2010-04-14 | 2011-10-20 | 本田技研工業株式会社 | Short-circuit protection method |
| JP5377756B2 (en) * | 2010-04-14 | 2013-12-25 | 本田技研工業株式会社 | Short circuit protection method |
| EP2560283A1 (en) * | 2010-04-14 | 2013-02-20 | Honda Motor Co., Ltd. | Short-circuit protection method |
| EP2560283A4 (en) * | 2010-04-14 | 2013-09-04 | Honda Motor Co Ltd | Short-circuit protection method |
| EP2533294A3 (en) * | 2011-06-07 | 2016-02-17 | SEMIKRON Elektronik GmbH & Co. KG | Solar module and method for its operation |
| CN102820770A (en) * | 2011-06-07 | 2012-12-12 | 赛米控电子股份有限公司 | Solar module and method for its operation |
| JP2013201833A (en) * | 2012-03-26 | 2013-10-03 | Hitachi Ltd | Dc power supply and control method therefor |
| JP2014150275A (en) * | 2014-04-04 | 2014-08-21 | Mitsubishi Electric Corp | Semiconductor device |
| JP2016134882A (en) * | 2015-01-22 | 2016-07-25 | 株式会社デンソー | Device and method for load drive control |
| JP2016149632A (en) * | 2015-02-12 | 2016-08-18 | 株式会社デンソー | Drive circuit |
| JP2017121132A (en) * | 2015-12-28 | 2017-07-06 | 東洋電機製造株式会社 | Electric power conversion system |
| JP2018078721A (en) * | 2016-11-09 | 2018-05-17 | 富士電機株式会社 | Gate drive circuit and switching power supply device |
| US10469067B2 (en) | 2016-11-09 | 2019-11-05 | Fuji Electric Co., Ltd. | Gate driving circuit and switching power supply device |
| JP2018117457A (en) * | 2017-01-18 | 2018-07-26 | 富士電機株式会社 | Power semiconductor module |
| US11892494B2 (en) | 2017-04-26 | 2024-02-06 | VoltServer, Inc. | Methods for verifying digital-electricity line integrity |
| JP2020518221A (en) * | 2017-04-26 | 2020-06-18 | ボルトサーバー インコーポレーティッドＶｏｌｔｓｅｒｖｅｒ，Ｉｎｃ． | How to verify the integrity of digital electrical lines |
| EP3454465B1 (en) * | 2017-09-07 | 2023-05-24 | Delta Electronics, Inc. | Power conversion device and driving method of power switch |
| JP2019169754A (en) * | 2018-03-21 | 2019-10-03 | 株式会社東芝 | Semiconductor device, power conversion device, drive device, vehicle, and elevator |
| WO2020075500A1 (en) * | 2018-10-12 | 2020-04-16 | 株式会社デンソー | Gate drive device |
| US11271547B2 (en) | 2019-08-22 | 2022-03-08 | Fuji Electric Co., Ltd. | Gate drive circuit, drive device, semiconductor device, and gate drive method |
| JP2021035142A (en) * | 2019-08-22 | 2021-03-01 | 富士電機株式会社 | Gate drive circuit, drive device, semiconductor device, and gate drive method |
| WO2023248621A1 (en) * | 2022-06-24 | 2023-12-28 | ローム株式会社 | Intelligent power module, engine ignition device, and vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11234104A (en) | Semiconductor module and inverter device | |
| JP3193827B2 (en) | Semiconductor power module and power converter | |
| JP6961944B2 (en) | Power semiconductor module | |
| JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
| JP5499855B2 (en) | Voltage drive element drive circuit | |
| US9154125B2 (en) | Method of controlling an IGBT and a gate driver | |
| US20130021067A1 (en) | Method for driving igbt | |
| JP2001245466A (en) | Electric power converter | |
| JPH04502997A (en) | An improved switching circuit that uses a series inductor to avoid dielectric breakdown of the rectifier and uses IGBTs as substitutes for MOSFETs to expand the functionality of the switching circuit. | |
| KR20150087357A (en) | Switching element drive circuit, power module, and automobile | |
| JPH02266712A (en) | Semiconductor device | |
| WO2015111154A1 (en) | Switching circuit, inverter circuit, and motor control apparatus | |
| JP2003134797A (en) | Drive circuit for power device | |
| JP6820825B2 (en) | Semiconductor devices and their driving methods | |
| JPH0653795A (en) | Semiconductor device | |
| JP3414859B2 (en) | Turn-off circuit device for overcurrent of semiconductor device | |
| JP6163981B2 (en) | Drive device and power conversion system | |
| US6438002B2 (en) | Active snubber circuit with controllable DV/DT | |
| JP3983622B2 (en) | Power device drive circuit | |
| JPH0250518A (en) | Driving circuit for static induced type self-arc extinction element and inverter device static induced type self-arc-suppressing element | |
| JP5929333B2 (en) | Drive device | |
| JP7296331B2 (en) | GATE DRIVE DEVICE AND GATE DRIVE METHOD, POWER SEMICONDUCTOR MODULE, AND POWER CONVERTER | |
| JP2003133926A (en) | Inrush current inhibiting circuit | |
| JP3919624B2 (en) | Power device drive circuit | |
| JP2020150739A (en) | Gate drive circuit |