JPH04137049A - データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、種種の異なるメモリ容量を有するデータ記憶
装置と、このデータ記憶装置からブタを読み出しまたは
書き込むデータ読み出しまたは書き込み装置とからなる
通信システムに関するものである。

（従来の技術） 近年、多品種少量生産に好適なシステムとしてフレキシ
ブル製造システムが提案されている。

自動車生産ラインに適応されたフレキシブル製造システ
ムの一例の概要を第５図に示す。第５図において、製造
ライン上を移動するワーク１１〜１４に、それぞれ作業
指示内容を示すデータが記憶されたＩＤタグとしてのデ
ータ記憶装置２１〜２４が付設される。そして、各ワー
ク１１〜１４が各ステーションの適宜な位置まで移動し
たときに、各データ記憶装置２１〜２４に対応するよう
にＩＤコントローラとしてのデータ読み出しまたは書き
込み装置（以下Ｒ／Ｗ装置と称する）３１〜３４か配置
される。そして、第１のステーションでは、Ｒ／Ｗ装置
３１にコンピュータ４０より各ステーションにおける作
業指示内容を示すデータか与えられ、このデータかマイ
クロ波による無線送信でデータ記憶装置２１〜２４に与
えられてメモリ領域へ記憶される。第２以後のステーシ
ョンのＲ／Ｗ装置３２〜３４には、上位コントローラと
してのプログラマブルコントローラ５２〜５４か接続さ
れる。これらプログラマブルコントローラ５２〜５４に
は、各ステーションにおける作業口ホット６２〜６４が
接続されて、データ記憶装置２１〜２４から無線送信に
より読み出されたデータの作業指示内容に応じた作業が
なされる。さらに、コンピュータ４０およびプログラマ
ブルコントローラ５２〜５４は、さらに上位のコントロ
ーラとしてのホストコンピュータ７０が接続される。

なお、矢印８０は、ワーク１１−１４の移動方向を示す
。

かかる構成において、データ記憶装置２１〜２４および
Ｒ／Ｗ装置３１〜３４は、いずれも無線送受信機能を備
えていてマイクロ波によりデータを送受信する通信シス
テムが形成される。そして、データ記憶装置２１〜２４
はバッテリーレスであり、第６図に示すごとく、Ｒ／Ｗ
装置３１〜３４から各ステーションでデータ記憶装置２
１〜２４に向けて放射される電波エネルギーとしてのマ
イクロ波９１〜９４を受信して、これを直流電圧に変換
して騒動電源としている。そこで、データ記憶装置２１
〜２４は、所定の電界強度より強いマイクロ波を受信し
て動作を開始するのに充分な騒動電圧が得られると、Ｒ
／Ｗ装置３１〜３４に向けて動作可能信号を送出する。

そして、この動作可能信号を受信したＲ／Ｗ装置３１〜
３４は、読み出し命令または書き込み命令の実行を開始
する。

（発明が解決しようとする課題） 上記の従来の通信システムにあっては、データ記憶装置
２１〜２４に備えたメモリ容量は一定であり、しかもＲ
／Ｗ装置３１〜３４の読み出し命令または書き込み命令
は、データ記憶装置２１〜２４に備えた一定のメモリ容
量のアドレスの数を超えないとともにデータにアクセス
できるように構成されている。

しかしながら、それぞれの作業工程が大幅に異なるワー
ク１１〜１４か同一ライン上を移動する場合には、各ワ
ーク１１〜１４の作業工程数等に応した異なるメモリ容
量のデータ記憶装置２１〜２４がワーク１１〜１４に付
設されることが望ましい。そうなると、Ｒ／Ｗ装置３１
〜３４では、読み出し命令または書き込み命令のアドレ
スの数がデータ記憶装置２１〜２４の備えるメモリ容量
のアドレスの数を超えた場合には適正に命令の実行がで
きない。また、データ記憶装置２１〜２４の備えるメモ
リ容量が大きく、命令のアドレス用のビット数ではメモ
リ内のデータにアクセスできない場合にも適正に命令の
実行ができない。

本発明は、上述のごとき事情に鑑みてなされたもので、
データ記憶装置から送出される動作可能信号内にメモリ
容量を示すデータを含めることで、種種の異なるメモリ
容量を有するデータ記憶装置とＲ／Ｗ装置の間で、デー
タの授受を確実に行なえるようにしたデータ記憶装置と
データ読み出しまたは書き込み装置からなる通信システ
ムを提供することを目的とする。

（課題を解決するための手段） かかる目的を達成するために、本発明のデータ読み出し
装置は、データか記憶されるデータ記憶装置と、前記デ
ータ記憶装置からデータを読み出しまたはデータを書き
込む装置とからなる通信システムにおいて、前記データ
記憶装置はデータの読み出しまたは書き込みができる動
作状態となると前記データ読み出しまたは書き込み装置
に動作可能信号を出力するとともに、この動作可能信号
が前記データ記憶装置の有するメモリ容量を示すデータ
を含めて構成されている。

そして、前記データ読み出しまたは書き込み装置に、上
位コントローラから入力された読み出しまたは書き込み
命令で用いるアドレスの数が前記データ記憶装置のメモ
リ容量の有するアドレスの数を超えているか否かを判別
する判別手段と、前記読み出しまたは書き込み命令で用
いるアドレスの数が前記データ記憶装置のメモリ容量の
有するアドレスの数を超えたときにエラー信号を出力す
るエラー信号出力手段と、を設けて構成しても良い また、前記データ読み出しまたは書き込み装置に、イン
ターフェイスの１単位情報のビット数で指定できるアド
レスの数より前記データ記憶装置のメモリ容量の有する
アドレスの数が多いが否がを判別する判別手段を設ける
とともに、前記データ記憶装置のメモリ容量の有するア
ドレスの数が多いときに前記データ記憶装置にメモリ容
量を複数のバンクに区分していずれかのバンクを指定す
るデータを与えるバンク指定手段を設けて構成すること
もできる。

（作用） データ記憶装置から送出される動作可能信号にメモリ容
量を示すデータを含めているので、Ｒ／Ｗ装置は、デー
タ記憶装置のメモリ容量のアドレスの数より実行しよう
とする読み出しまたは書き込み命令のアドレスの数が超
え、または命令のアドレス用のビット数ではメモリ内の
データにアクセスできない場合には、命令か実行できな
いことを判別し得る。

そして、読み出しまたは書き込み命令で用いるアドレス
の数が前記データ記憶装置のメモリ容量の有するアドレ
スの数を超えたときにエラー信号を出力するエラー信号
出力手段を設けるならば、データ記憶装置のメモリ容量
のアドレスの数より実行しようとする読み出しまたは書
き込み命令のアドレスの数が超えていると、命令を実行
することなしにエラー信号を出力し得る。

また、Ｒ／Ｗ装置に、データ記憶装置のメモリ容量を区
分したバンクを指定するバンク指定手段を設けるならば
、読み出しまたは書き込み命令の１単位情報のビット数
で指定できるアドレスの数よりデータ記憶装置のメモリ
容量のアドレスの数が多いときに、バンクを指定するこ
とでメモリ容量の所定アドレスのデータにアクセスする
ことができてデータの授受が可能となる。

（実施例） 以下、本発明の実施例を第１図ないし第４図を参照して
説明する。第１図は、本発明のデータ記憶装置とデータ
読み出しまたは書き込み装置からなる通信システムにお
けるデータ記憶装置から送出される動作可能信号の一例
を示す図であり、第２図は、本発明の通信システムにお
けるＲ／Ｗ装置の動作を示すフローチャートであり、第
３図および第４図は、本発明の通信システムにおけるデ
ータ記憶装置の０．５にバイトおよび２にバイトのそれ
ぞれのメモリマツプを示す図である。

まず、データ記憶装置２１〜２４とＲ／Ｗ装置３１〜３
４は、−例として１単位情報のビット数が８ビツトのシ
リアルインターフェースを備え、アドレスの指定も８ビ
ツトで行なわれる。また、データ記憶装置２１〜２４の
有するメモリ容量は０．５にバイトと２にバイトの２種
類であり、しかもメモリに対して４バイトごとにアクセ
スするものとする。

そして、第３図の０．５にバイトのメモリは、１２８個
のアドレスがあり７ビツトでアクセスできるが、第４図
の２にバイトのメモリは、５１２個のアドレスであり９
ビツトないとアクセスできない。そこで、第４図のごと
＜２にバイトでは、メモリを２５６個のアドレスの２つ
のバンクに区分し、予めバンクを指定すれば８ビツトで
アクセスすることが可能となる。

ここで、データ記憶装置２１〜２４は、充分な電界強度
のマイクロ波を受信して８ビツトを１単位情報とする動
作可能信号を出力するが、−例として０．５にバイトの
メモリ容量を有するデータ記憶装置は、第１図（Ａ）の
ごとく、後から２ビツト目を”１”とし、２にバイトの
メモリ容量を有するデータ記憶装置は、第１図（Ｂ）の
ごとく、後から３ビツト目を”Ｉ”とする。これらの後
から２ヒ゛ツト目と３ヒ゛ツト目のいずれに”１”があ
るかで、Ｒ／Ｗ装置３１〜３４は、データ記憶装置１１
〜１４のメモリ容量を判別する。

次に、Ｒ／Ｗ装置３１〜３４の動作につき第２図を参照
して説明する。Ｒ／Ｗ装置３１〜３４が上位のコンピュ
ータ４０またはプログラマブルコントローラ５２〜５４
から読み出しまたは書き込み命令か与えられると（ステ
ップ■）、この命令をＲ／Ｗ装置３１〜３４からデータ
記憶装置１１〜１４に与える命令に変換してデータ記憶
装置１１Ｎ＋４からの動作可能信号が受信されるまで待
機する（ステップ■）。なお、上位のコンピュータ４０
またはプログラマブルコントローラ５２〜５４からＲ／
Ｗ装置３１〜３４に与えられる命令で１アドレスでアク
セスするバイト数が例えば８バイトで、Ｒ／Ｗ装置３１
〜３４からデータ記憶装置１１〜１４に与える命令で１
アドレスでアクセスするバイト数の４バイトと異なる場
合もある。そして、データ記憶装置１１−１４がステー
ションの適宜な位置まで移動されて、Ｒ／Ｗ装置３１〜
３４でデータ記憶装置１１〜Ｊ４からの動作可能信号が
受信されると、動作可能信号に含まれるメモリ容量のデ
ータを用いて、データ記憶装置１１〜１４のメモリ容量
が０．５にバイトか２にバイトのいずれであるかが判別
手段で判別される（ステップ■）。このステップ■でメ
モリ容量か０．５にハイドであれば、読み出しまたは書
き込み命令のアドレスの数が０．５にバイトのメモリの
アドレスの数を越えているか否かが判別手段で判別され
る（ステップ■）。例えば、０．５にバイトのメモリ容
量に対して、Ｒ／Ｗ装置３１〜３４からデータ記憶装置
１１〜１４に与えるように変換された命令で用いるアド
レスの数が１２８個以上、すなわち８ビツトの１単位情
報のアドレスで頭の１ビツト目が１”のものがあると、
命令のアドレスの数が０．５にバイトのメモリのアドレ
スの数を超えていると判別されて、エラー信号出力手段
からエラー信号が上位のコンピュータ４０またはプログ
ラマブルコントローラ５２〜５４に送出され（ステップ
■）、命令が実行されずに終了する。そして、ステップ
■で、０．５にバイトのメモリ容量に対して、命令のア
ドレスの頭の１ビツト目がすべて”０”であれば、アド
レスの数は１２８個を超えないことから、命令のアドレ
スの数がメモリのアドレスの数を超えていないと判別さ
れて、直ちに読み出しまたは書き込み命令の実行がなさ
れる（ステップ■）。

また、ステップ■でメモリ容量が２にバイトと判別され
ると、読み出しまたは書き込み命令のアドレスの数が２
にへ゛イトのメモリのアドレスの数を越えているか否か
が判別手段で判別される（ステップ■）。例えば、２に
バイトのメモリ容量に対して、Ｒ／Ｗ装置３１〜３４か
らデータ記憶装置１１〜１４に与えるように変換された
命令で用いるアドレスの数が５１２個以上てあれば、命
令で用いるアドレスの数が２にバイトのメモリ容量のア
ドレスの数を超えていると判別されて、エラー信号出力
手段からエラー信号が上位のコンピュータ４０またはプ
ログラマブルコントローラ５２〜５４に送出され（ステ
ップ■）、命令が実行されずに終了する。そして、ステ
ップ■で、命令のアドレスの数がメモリのアドレスの数
を超えていないと判別されると、１単位情報は８ビツト
で最大２５６個のアドレスしかアクセスできないために
、命令の実行の前にバンク指定手段よりデータ記憶装置
１１〜１４にバンクを指定するための命令を送出してバ
ンりの指定を行なって２５６個のアドレスとする（ステ
ップ■）。すなわち、０〜２５５のアドレスがであれば
バンク０を指定し、２５６〜５１２のアドレスであれば
バンク１を指定する。そして、バンク指定後に命令の実
行がなされる（ステップ■）。

本発明にあっては、上述のごとき構成によって製造ライ
ン上をメモリ容量の異なるデータ記憶装置２１〜２４が
移動する場合に、命令に対してメモリ容量が不足すれば
エラー信号が送出されて誤った命令の実行がなされない
。また、メモリ容量が大きく命令の実行で用いるアドレ
スのビット数で所望のデータにアクセスできないならば
、第４図のごとく、アドレスの数を２５６個としたバン
ク０とバンク１に区分していずれか一方のバンクを指定
することでデータにアクセスできる。

なお、上記実施例はメモリ容量か０．５にバイトと２に
バイトであるとともに、８ヒツトのシリアルインターフ
ェースを用いた通信システムについて説明したが、これ
に限られないことは勿論である。例えば、シリアルイン
ターフェイスに代えてパラレルインターフェイスを用い
ても良い。また、メモリ容量が上記実施例と異なるバイ
ト数であっても良く、さらにはインターフェイスの１単
位情報が８ビツト以外であっても良いことは容易に理解
されるであろう。

（発明の効果） 本発明のデータ記憶装置とデータ読み出しまたは書き込
み装置からなる通信システムは、以上説明したように構
成されているので、以下に記載するような効果を奏する
。

まず、請求項１記載のデータ記憶装置にあっては、動作
可能信号にメモリ容量を示すデータを含めて送出するの
で、この動作可能信号を受信する読み出しまたは書き込
み装置は、このデータからデータ記憶装置のメモリ容量
を簡単に知ることかできる。これは、データ記憶装置か
ら送信されるＩＤコードを参照して読み出しまたは書き
込み装置で予め準備されたデータテーブルからデータ記
憶装置のメモリ容量を調べ、または動作可能信号を受信
するつと読み出しまたは書き込み装置からデータ記憶装
置にメモリ容量を問い合せするのに比較して、迅速簡単
にメモリ容量を知ることかでき、それたけ読み出しまた
は書き込み装置の構造が簡単なものとなる。

そして、請求項２記載のデータ記憶装置とデータ読み出
しまたは書き込み装置からなる通信システムにあっては
、データ記憶装置のメモリ容量の有するアドレスの数を
命令で用いるアドレスの数が超えていればエラー信号が
送出されて、命令が実行されないので、誤った命令の実
行により誤ったデータの授受がなされることがなく、通
信の信頼性が向上する。

また、データ記憶装置のメモリ容量のアドレスの数が、
１単位情報のビット数でアクセスできるアドレスの数よ
り多ければ、メモリ容量を区分したバンクを指定するこ
とで、前記１単位情報のビット数のアドレスでデータを
アクセスすることができる。

【図面の簡単な説明】

第１図は、本発明のデータ記憶装置とデータ読み出しま
たは書き込み装置からなる通信システムにおけるデータ
記憶装置から送出される動作可能信号の一例であり、第
２図は、本発明の通信システムにおけるＲ／Ｗ装置の動
作を示すフローチャートであり、第３図は、本発明の通
信システムにおけるデータ記憶装置の０．５にバイトの
メモリマツプを示す図であり、第４図は、本発明の通信
システムにおけるデータ記憶装置の２にバイトのメモリ
マツプを示す図であり、第５図は、本発明のデータ記憶
装置とデータ読み出しまたは書き込み装置からなる通信
システムを適用するのに好適なフレキシブル製造システ
ムの一例の概要を示す図であり、第６図は、ステーショ
ンでデータ記憶装置が読み出しまたは書き込み装置が放
射するマイクロ波の所定電界強度の領域に進入するのを
示す図である。 ２１〜２４：データ記憶装置、 ３１〜３４：読み出しまたは書き込み装置。

Claims (1)

1. 【特許請求の範囲】 １、データが記憶されるデータ記憶装置と、前記データ
   記憶装置からデータを読み出しまたはデータを書き込む
   装置とからなる通信システムにおいて、前記データ記憶
   装置はデータの読み出しまたは書き込みができる動作状
   態となると前記データ読み出しまたは書き込み装置に動
   作可能信号を出力するとともに、この動作可能信号に前
   記データ記憶装置の有するメモリ容量を示すデータを含
   めたことを特徴とするデータ記憶装置とデータ読み出し
   または書き込み装置からなる通信システム。 ２、請求項１記載のデータ記憶装置とデータ読み出しま
   たは書き込み装置からなる通信システムにおいて、前記
   データ読み出しまたは書き込み装置に、上位コントロー
   ラから入力された読み出しまたは書き込み命令で用いる
   アドレスの数が前記データ記憶装置のメモリ容量の有す
   るアドレスの数を超えているか否かを判別する判別手段
   と、前記読み出しまたは書き込み命令で用いるアドレス
   の数が前記データ記憶装置のメモリ容量の有するアドレ
   スの数を超えたときにエラー信号を出力するエラー信号
   出力手段と、を設けたことを特徴とするデータ記憶装置
   とデータ読み出しまたは書き込み装置からなる通信シス
   テム。 ３、請求項１記載のデータ記憶装置とデータ読み出しま
   たは書き込み装置からなる通信システムにおいて、前記
   データ読み出しまたは書き込み装置に、インターフェイ
   スの１単位情報のビット数で指定できるアドレスの数よ
   り前記データ記憶装置のメモリ容量の有するアドレスの
   数が多いか否かを判別する判別手段を設けるとともに、
   前記データ記憶装置のメモリ容量の有するアドレスの数
   が多いときに前記データ記憶装置にメモリ容量を複数の
   バンクに区分していずれかのバンクを指定するデータを
   与えるバンク指定手段を設けたことを特徴とするデータ
   記憶装置とデータ読み出しまたは書き込み装置からなる
   通信システム。