JPH04137049A - データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システム - Google Patents
データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システムInfo
- Publication number
- JPH04137049A JPH04137049A JP25891990A JP25891990A JPH04137049A JP H04137049 A JPH04137049 A JP H04137049A JP 25891990 A JP25891990 A JP 25891990A JP 25891990 A JP25891990 A JP 25891990A JP H04137049 A JPH04137049 A JP H04137049A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data storage
- storage device
- addresses
- memory capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 78
- 238000000034 method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、種種の異なるメモリ容量を有するデータ記憶
装置と、このデータ記憶装置からブタを読み出しまたは
書き込むデータ読み出しまたは書き込み装置とからなる
通信システムに関するものである。
装置と、このデータ記憶装置からブタを読み出しまたは
書き込むデータ読み出しまたは書き込み装置とからなる
通信システムに関するものである。
(従来の技術)
近年、多品種少量生産に好適なシステムとしてフレキシ
ブル製造システムが提案されている。
ブル製造システムが提案されている。
自動車生産ラインに適応されたフレキシブル製造システ
ムの一例の概要を第5図に示す。第5図において、製造
ライン上を移動するワーク11〜14に、それぞれ作業
指示内容を示すデータが記憶されたIDタグとしてのデ
ータ記憶装置21〜24が付設される。そして、各ワー
ク11〜14が各ステーションの適宜な位置まで移動し
たときに、各データ記憶装置21〜24に対応するよう
にIDコントローラとしてのデータ読み出しまたは書き
込み装置(以下R/W装置と称する)31〜34か配置
される。そして、第1のステーションでは、R/W装置
31にコンピュータ40より各ステーションにおける作
業指示内容を示すデータか与えられ、このデータかマイ
クロ波による無線送信でデータ記憶装置21〜24に与
えられてメモリ領域へ記憶される。第2以後のステーシ
ョンのR/W装置32〜34には、上位コントローラと
してのプログラマブルコントローラ52〜54か接続さ
れる。これらプログラマブルコントローラ52〜54に
は、各ステーションにおける作業口ホット62〜64が
接続されて、データ記憶装置21〜24から無線送信に
より読み出されたデータの作業指示内容に応じた作業が
なされる。さらに、コンピュータ40およびプログラマ
ブルコントローラ52〜54は、さらに上位のコントロ
ーラとしてのホストコンピュータ70が接続される。
ムの一例の概要を第5図に示す。第5図において、製造
ライン上を移動するワーク11〜14に、それぞれ作業
指示内容を示すデータが記憶されたIDタグとしてのデ
ータ記憶装置21〜24が付設される。そして、各ワー
ク11〜14が各ステーションの適宜な位置まで移動し
たときに、各データ記憶装置21〜24に対応するよう
にIDコントローラとしてのデータ読み出しまたは書き
込み装置(以下R/W装置と称する)31〜34か配置
される。そして、第1のステーションでは、R/W装置
31にコンピュータ40より各ステーションにおける作
業指示内容を示すデータか与えられ、このデータかマイ
クロ波による無線送信でデータ記憶装置21〜24に与
えられてメモリ領域へ記憶される。第2以後のステーシ
ョンのR/W装置32〜34には、上位コントローラと
してのプログラマブルコントローラ52〜54か接続さ
れる。これらプログラマブルコントローラ52〜54に
は、各ステーションにおける作業口ホット62〜64が
接続されて、データ記憶装置21〜24から無線送信に
より読み出されたデータの作業指示内容に応じた作業が
なされる。さらに、コンピュータ40およびプログラマ
ブルコントローラ52〜54は、さらに上位のコントロ
ーラとしてのホストコンピュータ70が接続される。
なお、矢印80は、ワーク11−14の移動方向を示す
。
。
かかる構成において、データ記憶装置21〜24および
R/W装置31〜34は、いずれも無線送受信機能を備
えていてマイクロ波によりデータを送受信する通信シス
テムが形成される。そして、データ記憶装置21〜24
はバッテリーレスであり、第6図に示すごとく、R/W
装置31〜34から各ステーションでデータ記憶装置2
1〜24に向けて放射される電波エネルギーとしてのマ
イクロ波91〜94を受信して、これを直流電圧に変換
して騒動電源としている。そこで、データ記憶装置21
〜24は、所定の電界強度より強いマイクロ波を受信し
て動作を開始するのに充分な騒動電圧が得られると、R
/W装置31〜34に向けて動作可能信号を送出する。
R/W装置31〜34は、いずれも無線送受信機能を備
えていてマイクロ波によりデータを送受信する通信シス
テムが形成される。そして、データ記憶装置21〜24
はバッテリーレスであり、第6図に示すごとく、R/W
装置31〜34から各ステーションでデータ記憶装置2
1〜24に向けて放射される電波エネルギーとしてのマ
イクロ波91〜94を受信して、これを直流電圧に変換
して騒動電源としている。そこで、データ記憶装置21
〜24は、所定の電界強度より強いマイクロ波を受信し
て動作を開始するのに充分な騒動電圧が得られると、R
/W装置31〜34に向けて動作可能信号を送出する。
そして、この動作可能信号を受信したR/W装置31〜
34は、読み出し命令または書き込み命令の実行を開始
する。
34は、読み出し命令または書き込み命令の実行を開始
する。
(発明が解決しようとする課題)
上記の従来の通信システムにあっては、データ記憶装置
21〜24に備えたメモリ容量は一定であり、しかもR
/W装置31〜34の読み出し命令または書き込み命令
は、データ記憶装置21〜24に備えた一定のメモリ容
量のアドレスの数を超えないとともにデータにアクセス
できるように構成されている。
21〜24に備えたメモリ容量は一定であり、しかもR
/W装置31〜34の読み出し命令または書き込み命令
は、データ記憶装置21〜24に備えた一定のメモリ容
量のアドレスの数を超えないとともにデータにアクセス
できるように構成されている。
しかしながら、それぞれの作業工程が大幅に異なるワー
ク11〜14か同一ライン上を移動する場合には、各ワ
ーク11〜14の作業工程数等に応した異なるメモリ容
量のデータ記憶装置21〜24がワーク11〜14に付
設されることが望ましい。そうなると、R/W装置31
〜34では、読み出し命令または書き込み命令のアドレ
スの数がデータ記憶装置21〜24の備えるメモリ容量
のアドレスの数を超えた場合には適正に命令の実行がで
きない。また、データ記憶装置21〜24の備えるメモ
リ容量が大きく、命令のアドレス用のビット数ではメモ
リ内のデータにアクセスできない場合にも適正に命令の
実行ができない。
ク11〜14か同一ライン上を移動する場合には、各ワ
ーク11〜14の作業工程数等に応した異なるメモリ容
量のデータ記憶装置21〜24がワーク11〜14に付
設されることが望ましい。そうなると、R/W装置31
〜34では、読み出し命令または書き込み命令のアドレ
スの数がデータ記憶装置21〜24の備えるメモリ容量
のアドレスの数を超えた場合には適正に命令の実行がで
きない。また、データ記憶装置21〜24の備えるメモ
リ容量が大きく、命令のアドレス用のビット数ではメモ
リ内のデータにアクセスできない場合にも適正に命令の
実行ができない。
本発明は、上述のごとき事情に鑑みてなされたもので、
データ記憶装置から送出される動作可能信号内にメモリ
容量を示すデータを含めることで、種種の異なるメモリ
容量を有するデータ記憶装置とR/W装置の間で、デー
タの授受を確実に行なえるようにしたデータ記憶装置と
データ読み出しまたは書き込み装置からなる通信システ
ムを提供することを目的とする。
データ記憶装置から送出される動作可能信号内にメモリ
容量を示すデータを含めることで、種種の異なるメモリ
容量を有するデータ記憶装置とR/W装置の間で、デー
タの授受を確実に行なえるようにしたデータ記憶装置と
データ読み出しまたは書き込み装置からなる通信システ
ムを提供することを目的とする。
(課題を解決するための手段)
かかる目的を達成するために、本発明のデータ読み出し
装置は、データか記憶されるデータ記憶装置と、前記デ
ータ記憶装置からデータを読み出しまたはデータを書き
込む装置とからなる通信システムにおいて、前記データ
記憶装置はデータの読み出しまたは書き込みができる動
作状態となると前記データ読み出しまたは書き込み装置
に動作可能信号を出力するとともに、この動作可能信号
が前記データ記憶装置の有するメモリ容量を示すデータ
を含めて構成されている。
装置は、データか記憶されるデータ記憶装置と、前記デ
ータ記憶装置からデータを読み出しまたはデータを書き
込む装置とからなる通信システムにおいて、前記データ
記憶装置はデータの読み出しまたは書き込みができる動
作状態となると前記データ読み出しまたは書き込み装置
に動作可能信号を出力するとともに、この動作可能信号
が前記データ記憶装置の有するメモリ容量を示すデータ
を含めて構成されている。
そして、前記データ読み出しまたは書き込み装置に、上
位コントローラから入力された読み出しまたは書き込み
命令で用いるアドレスの数が前記データ記憶装置のメモ
リ容量の有するアドレスの数を超えているか否かを判別
する判別手段と、前記読み出しまたは書き込み命令で用
いるアドレスの数が前記データ記憶装置のメモリ容量の
有するアドレスの数を超えたときにエラー信号を出力す
るエラー信号出力手段と、を設けて構成しても良い また、前記データ読み出しまたは書き込み装置に、イン
ターフェイスの1単位情報のビット数で指定できるアド
レスの数より前記データ記憶装置のメモリ容量の有する
アドレスの数が多いが否がを判別する判別手段を設ける
とともに、前記データ記憶装置のメモリ容量の有するア
ドレスの数が多いときに前記データ記憶装置にメモリ容
量を複数のバンクに区分していずれかのバンクを指定す
るデータを与えるバンク指定手段を設けて構成すること
もできる。
位コントローラから入力された読み出しまたは書き込み
命令で用いるアドレスの数が前記データ記憶装置のメモ
リ容量の有するアドレスの数を超えているか否かを判別
する判別手段と、前記読み出しまたは書き込み命令で用
いるアドレスの数が前記データ記憶装置のメモリ容量の
有するアドレスの数を超えたときにエラー信号を出力す
るエラー信号出力手段と、を設けて構成しても良い また、前記データ読み出しまたは書き込み装置に、イン
ターフェイスの1単位情報のビット数で指定できるアド
レスの数より前記データ記憶装置のメモリ容量の有する
アドレスの数が多いが否がを判別する判別手段を設ける
とともに、前記データ記憶装置のメモリ容量の有するア
ドレスの数が多いときに前記データ記憶装置にメモリ容
量を複数のバンクに区分していずれかのバンクを指定す
るデータを与えるバンク指定手段を設けて構成すること
もできる。
(作用)
データ記憶装置から送出される動作可能信号にメモリ容
量を示すデータを含めているので、R/W装置は、デー
タ記憶装置のメモリ容量のアドレスの数より実行しよう
とする読み出しまたは書き込み命令のアドレスの数が超
え、または命令のアドレス用のビット数ではメモリ内の
データにアクセスできない場合には、命令か実行できな
いことを判別し得る。
量を示すデータを含めているので、R/W装置は、デー
タ記憶装置のメモリ容量のアドレスの数より実行しよう
とする読み出しまたは書き込み命令のアドレスの数が超
え、または命令のアドレス用のビット数ではメモリ内の
データにアクセスできない場合には、命令か実行できな
いことを判別し得る。
そして、読み出しまたは書き込み命令で用いるアドレス
の数が前記データ記憶装置のメモリ容量の有するアドレ
スの数を超えたときにエラー信号を出力するエラー信号
出力手段を設けるならば、データ記憶装置のメモリ容量
のアドレスの数より実行しようとする読み出しまたは書
き込み命令のアドレスの数が超えていると、命令を実行
することなしにエラー信号を出力し得る。
の数が前記データ記憶装置のメモリ容量の有するアドレ
スの数を超えたときにエラー信号を出力するエラー信号
出力手段を設けるならば、データ記憶装置のメモリ容量
のアドレスの数より実行しようとする読み出しまたは書
き込み命令のアドレスの数が超えていると、命令を実行
することなしにエラー信号を出力し得る。
また、R/W装置に、データ記憶装置のメモリ容量を区
分したバンクを指定するバンク指定手段を設けるならば
、読み出しまたは書き込み命令の1単位情報のビット数
で指定できるアドレスの数よりデータ記憶装置のメモリ
容量のアドレスの数が多いときに、バンクを指定するこ
とでメモリ容量の所定アドレスのデータにアクセスする
ことができてデータの授受が可能となる。
分したバンクを指定するバンク指定手段を設けるならば
、読み出しまたは書き込み命令の1単位情報のビット数
で指定できるアドレスの数よりデータ記憶装置のメモリ
容量のアドレスの数が多いときに、バンクを指定するこ
とでメモリ容量の所定アドレスのデータにアクセスする
ことができてデータの授受が可能となる。
(実施例)
以下、本発明の実施例を第1図ないし第4図を参照して
説明する。第1図は、本発明のデータ記憶装置とデータ
読み出しまたは書き込み装置からなる通信システムにお
けるデータ記憶装置から送出される動作可能信号の一例
を示す図であり、第2図は、本発明の通信システムにお
けるR/W装置の動作を示すフローチャートであり、第
3図および第4図は、本発明の通信システムにおけるデ
ータ記憶装置の0.5にバイトおよび2にバイトのそれ
ぞれのメモリマツプを示す図である。
説明する。第1図は、本発明のデータ記憶装置とデータ
読み出しまたは書き込み装置からなる通信システムにお
けるデータ記憶装置から送出される動作可能信号の一例
を示す図であり、第2図は、本発明の通信システムにお
けるR/W装置の動作を示すフローチャートであり、第
3図および第4図は、本発明の通信システムにおけるデ
ータ記憶装置の0.5にバイトおよび2にバイトのそれ
ぞれのメモリマツプを示す図である。
まず、データ記憶装置21〜24とR/W装置31〜3
4は、−例として1単位情報のビット数が8ビツトのシ
リアルインターフェースを備え、アドレスの指定も8ビ
ツトで行なわれる。また、データ記憶装置21〜24の
有するメモリ容量は0.5にバイトと2にバイトの2種
類であり、しかもメモリに対して4バイトごとにアクセ
スするものとする。
4は、−例として1単位情報のビット数が8ビツトのシ
リアルインターフェースを備え、アドレスの指定も8ビ
ツトで行なわれる。また、データ記憶装置21〜24の
有するメモリ容量は0.5にバイトと2にバイトの2種
類であり、しかもメモリに対して4バイトごとにアクセ
スするものとする。
そして、第3図の0.5にバイトのメモリは、128個
のアドレスがあり7ビツトでアクセスできるが、第4図
の2にバイトのメモリは、512個のアドレスであり9
ビツトないとアクセスできない。そこで、第4図のごと
<2にバイトでは、メモリを256個のアドレスの2つ
のバンクに区分し、予めバンクを指定すれば8ビツトで
アクセスすることが可能となる。
のアドレスがあり7ビツトでアクセスできるが、第4図
の2にバイトのメモリは、512個のアドレスであり9
ビツトないとアクセスできない。そこで、第4図のごと
<2にバイトでは、メモリを256個のアドレスの2つ
のバンクに区分し、予めバンクを指定すれば8ビツトで
アクセスすることが可能となる。
ここで、データ記憶装置21〜24は、充分な電界強度
のマイクロ波を受信して8ビツトを1単位情報とする動
作可能信号を出力するが、−例として0.5にバイトの
メモリ容量を有するデータ記憶装置は、第1図(A)の
ごとく、後から2ビツト目を”1”とし、2にバイトの
メモリ容量を有するデータ記憶装置は、第1図(B)の
ごとく、後から3ビツト目を”I”とする。これらの後
から2ヒ゛ツト目と3ヒ゛ツト目のいずれに”1”があ
るかで、R/W装置31〜34は、データ記憶装置11
〜14のメモリ容量を判別する。
のマイクロ波を受信して8ビツトを1単位情報とする動
作可能信号を出力するが、−例として0.5にバイトの
メモリ容量を有するデータ記憶装置は、第1図(A)の
ごとく、後から2ビツト目を”1”とし、2にバイトの
メモリ容量を有するデータ記憶装置は、第1図(B)の
ごとく、後から3ビツト目を”I”とする。これらの後
から2ヒ゛ツト目と3ヒ゛ツト目のいずれに”1”があ
るかで、R/W装置31〜34は、データ記憶装置11
〜14のメモリ容量を判別する。
次に、R/W装置31〜34の動作につき第2図を参照
して説明する。R/W装置31〜34が上位のコンピュ
ータ40またはプログラマブルコントローラ52〜54
から読み出しまたは書き込み命令か与えられると(ステ
ップ■)、この命令をR/W装置31〜34からデータ
記憶装置11〜14に与える命令に変換してデータ記憶
装置11N+4からの動作可能信号が受信されるまで待
機する(ステップ■)。なお、上位のコンピュータ40
またはプログラマブルコントローラ52〜54からR/
W装置31〜34に与えられる命令で1アドレスでアク
セスするバイト数が例えば8バイトで、R/W装置31
〜34からデータ記憶装置11〜14に与える命令で1
アドレスでアクセスするバイト数の4バイトと異なる場
合もある。そして、データ記憶装置11−14がステー
ションの適宜な位置まで移動されて、R/W装置31〜
34でデータ記憶装置11〜J4からの動作可能信号が
受信されると、動作可能信号に含まれるメモリ容量のデ
ータを用いて、データ記憶装置11〜14のメモリ容量
が0.5にバイトか2にバイトのいずれであるかが判別
手段で判別される(ステップ■)。このステップ■でメ
モリ容量か0.5にハイドであれば、読み出しまたは書
き込み命令のアドレスの数が0.5にバイトのメモリの
アドレスの数を越えているか否かが判別手段で判別され
る(ステップ■)。例えば、0.5にバイトのメモリ容
量に対して、R/W装置31〜34からデータ記憶装置
11〜14に与えるように変換された命令で用いるアド
レスの数が128個以上、すなわち8ビツトの1単位情
報のアドレスで頭の1ビツト目が1”のものがあると、
命令のアドレスの数が0.5にバイトのメモリのアドレ
スの数を超えていると判別されて、エラー信号出力手段
からエラー信号が上位のコンピュータ40またはプログ
ラマブルコントローラ52〜54に送出され(ステップ
■)、命令が実行されずに終了する。そして、ステップ
■で、0.5にバイトのメモリ容量に対して、命令のア
ドレスの頭の1ビツト目がすべて”0”であれば、アド
レスの数は128個を超えないことから、命令のアドレ
スの数がメモリのアドレスの数を超えていないと判別さ
れて、直ちに読み出しまたは書き込み命令の実行がなさ
れる(ステップ■)。
して説明する。R/W装置31〜34が上位のコンピュ
ータ40またはプログラマブルコントローラ52〜54
から読み出しまたは書き込み命令か与えられると(ステ
ップ■)、この命令をR/W装置31〜34からデータ
記憶装置11〜14に与える命令に変換してデータ記憶
装置11N+4からの動作可能信号が受信されるまで待
機する(ステップ■)。なお、上位のコンピュータ40
またはプログラマブルコントローラ52〜54からR/
W装置31〜34に与えられる命令で1アドレスでアク
セスするバイト数が例えば8バイトで、R/W装置31
〜34からデータ記憶装置11〜14に与える命令で1
アドレスでアクセスするバイト数の4バイトと異なる場
合もある。そして、データ記憶装置11−14がステー
ションの適宜な位置まで移動されて、R/W装置31〜
34でデータ記憶装置11〜J4からの動作可能信号が
受信されると、動作可能信号に含まれるメモリ容量のデ
ータを用いて、データ記憶装置11〜14のメモリ容量
が0.5にバイトか2にバイトのいずれであるかが判別
手段で判別される(ステップ■)。このステップ■でメ
モリ容量か0.5にハイドであれば、読み出しまたは書
き込み命令のアドレスの数が0.5にバイトのメモリの
アドレスの数を越えているか否かが判別手段で判別され
る(ステップ■)。例えば、0.5にバイトのメモリ容
量に対して、R/W装置31〜34からデータ記憶装置
11〜14に与えるように変換された命令で用いるアド
レスの数が128個以上、すなわち8ビツトの1単位情
報のアドレスで頭の1ビツト目が1”のものがあると、
命令のアドレスの数が0.5にバイトのメモリのアドレ
スの数を超えていると判別されて、エラー信号出力手段
からエラー信号が上位のコンピュータ40またはプログ
ラマブルコントローラ52〜54に送出され(ステップ
■)、命令が実行されずに終了する。そして、ステップ
■で、0.5にバイトのメモリ容量に対して、命令のア
ドレスの頭の1ビツト目がすべて”0”であれば、アド
レスの数は128個を超えないことから、命令のアドレ
スの数がメモリのアドレスの数を超えていないと判別さ
れて、直ちに読み出しまたは書き込み命令の実行がなさ
れる(ステップ■)。
また、ステップ■でメモリ容量が2にバイトと判別され
ると、読み出しまたは書き込み命令のアドレスの数が2
にへ゛イトのメモリのアドレスの数を越えているか否か
が判別手段で判別される(ステップ■)。例えば、2に
バイトのメモリ容量に対して、R/W装置31〜34か
らデータ記憶装置11〜14に与えるように変換された
命令で用いるアドレスの数が512個以上てあれば、命
令で用いるアドレスの数が2にバイトのメモリ容量のア
ドレスの数を超えていると判別されて、エラー信号出力
手段からエラー信号が上位のコンピュータ40またはプ
ログラマブルコントローラ52〜54に送出され(ステ
ップ■)、命令が実行されずに終了する。そして、ステ
ップ■で、命令のアドレスの数がメモリのアドレスの数
を超えていないと判別されると、1単位情報は8ビツト
で最大256個のアドレスしかアクセスできないために
、命令の実行の前にバンク指定手段よりデータ記憶装置
11〜14にバンクを指定するための命令を送出してバ
ンりの指定を行なって256個のアドレスとする(ステ
ップ■)。すなわち、0〜255のアドレスがであれば
バンク0を指定し、256〜512のアドレスであれば
バンク1を指定する。そして、バンク指定後に命令の実
行がなされる(ステップ■)。
ると、読み出しまたは書き込み命令のアドレスの数が2
にへ゛イトのメモリのアドレスの数を越えているか否か
が判別手段で判別される(ステップ■)。例えば、2に
バイトのメモリ容量に対して、R/W装置31〜34か
らデータ記憶装置11〜14に与えるように変換された
命令で用いるアドレスの数が512個以上てあれば、命
令で用いるアドレスの数が2にバイトのメモリ容量のア
ドレスの数を超えていると判別されて、エラー信号出力
手段からエラー信号が上位のコンピュータ40またはプ
ログラマブルコントローラ52〜54に送出され(ステ
ップ■)、命令が実行されずに終了する。そして、ステ
ップ■で、命令のアドレスの数がメモリのアドレスの数
を超えていないと判別されると、1単位情報は8ビツト
で最大256個のアドレスしかアクセスできないために
、命令の実行の前にバンク指定手段よりデータ記憶装置
11〜14にバンクを指定するための命令を送出してバ
ンりの指定を行なって256個のアドレスとする(ステ
ップ■)。すなわち、0〜255のアドレスがであれば
バンク0を指定し、256〜512のアドレスであれば
バンク1を指定する。そして、バンク指定後に命令の実
行がなされる(ステップ■)。
本発明にあっては、上述のごとき構成によって製造ライ
ン上をメモリ容量の異なるデータ記憶装置21〜24が
移動する場合に、命令に対してメモリ容量が不足すれば
エラー信号が送出されて誤った命令の実行がなされない
。また、メモリ容量が大きく命令の実行で用いるアドレ
スのビット数で所望のデータにアクセスできないならば
、第4図のごとく、アドレスの数を256個としたバン
ク0とバンク1に区分していずれか一方のバンクを指定
することでデータにアクセスできる。
ン上をメモリ容量の異なるデータ記憶装置21〜24が
移動する場合に、命令に対してメモリ容量が不足すれば
エラー信号が送出されて誤った命令の実行がなされない
。また、メモリ容量が大きく命令の実行で用いるアドレ
スのビット数で所望のデータにアクセスできないならば
、第4図のごとく、アドレスの数を256個としたバン
ク0とバンク1に区分していずれか一方のバンクを指定
することでデータにアクセスできる。
なお、上記実施例はメモリ容量か0.5にバイトと2に
バイトであるとともに、8ヒツトのシリアルインターフ
ェースを用いた通信システムについて説明したが、これ
に限られないことは勿論である。例えば、シリアルイン
ターフェイスに代えてパラレルインターフェイスを用い
ても良い。また、メモリ容量が上記実施例と異なるバイ
ト数であっても良く、さらにはインターフェイスの1単
位情報が8ビツト以外であっても良いことは容易に理解
されるであろう。
バイトであるとともに、8ヒツトのシリアルインターフ
ェースを用いた通信システムについて説明したが、これ
に限られないことは勿論である。例えば、シリアルイン
ターフェイスに代えてパラレルインターフェイスを用い
ても良い。また、メモリ容量が上記実施例と異なるバイ
ト数であっても良く、さらにはインターフェイスの1単
位情報が8ビツト以外であっても良いことは容易に理解
されるであろう。
(発明の効果)
本発明のデータ記憶装置とデータ読み出しまたは書き込
み装置からなる通信システムは、以上説明したように構
成されているので、以下に記載するような効果を奏する
。
み装置からなる通信システムは、以上説明したように構
成されているので、以下に記載するような効果を奏する
。
まず、請求項1記載のデータ記憶装置にあっては、動作
可能信号にメモリ容量を示すデータを含めて送出するの
で、この動作可能信号を受信する読み出しまたは書き込
み装置は、このデータからデータ記憶装置のメモリ容量
を簡単に知ることかできる。これは、データ記憶装置か
ら送信されるIDコードを参照して読み出しまたは書き
込み装置で予め準備されたデータテーブルからデータ記
憶装置のメモリ容量を調べ、または動作可能信号を受信
するつと読み出しまたは書き込み装置からデータ記憶装
置にメモリ容量を問い合せするのに比較して、迅速簡単
にメモリ容量を知ることかでき、それたけ読み出しまた
は書き込み装置の構造が簡単なものとなる。
可能信号にメモリ容量を示すデータを含めて送出するの
で、この動作可能信号を受信する読み出しまたは書き込
み装置は、このデータからデータ記憶装置のメモリ容量
を簡単に知ることかできる。これは、データ記憶装置か
ら送信されるIDコードを参照して読み出しまたは書き
込み装置で予め準備されたデータテーブルからデータ記
憶装置のメモリ容量を調べ、または動作可能信号を受信
するつと読み出しまたは書き込み装置からデータ記憶装
置にメモリ容量を問い合せするのに比較して、迅速簡単
にメモリ容量を知ることかでき、それたけ読み出しまた
は書き込み装置の構造が簡単なものとなる。
そして、請求項2記載のデータ記憶装置とデータ読み出
しまたは書き込み装置からなる通信システムにあっては
、データ記憶装置のメモリ容量の有するアドレスの数を
命令で用いるアドレスの数が超えていればエラー信号が
送出されて、命令が実行されないので、誤った命令の実
行により誤ったデータの授受がなされることがなく、通
信の信頼性が向上する。
しまたは書き込み装置からなる通信システムにあっては
、データ記憶装置のメモリ容量の有するアドレスの数を
命令で用いるアドレスの数が超えていればエラー信号が
送出されて、命令が実行されないので、誤った命令の実
行により誤ったデータの授受がなされることがなく、通
信の信頼性が向上する。
また、データ記憶装置のメモリ容量のアドレスの数が、
1単位情報のビット数でアクセスできるアドレスの数よ
り多ければ、メモリ容量を区分したバンクを指定するこ
とで、前記1単位情報のビット数のアドレスでデータを
アクセスすることができる。
1単位情報のビット数でアクセスできるアドレスの数よ
り多ければ、メモリ容量を区分したバンクを指定するこ
とで、前記1単位情報のビット数のアドレスでデータを
アクセスすることができる。
第1図は、本発明のデータ記憶装置とデータ読み出しま
たは書き込み装置からなる通信システムにおけるデータ
記憶装置から送出される動作可能信号の一例であり、第
2図は、本発明の通信システムにおけるR/W装置の動
作を示すフローチャートであり、第3図は、本発明の通
信システムにおけるデータ記憶装置の0.5にバイトの
メモリマツプを示す図であり、第4図は、本発明の通信
システムにおけるデータ記憶装置の2にバイトのメモリ
マツプを示す図であり、第5図は、本発明のデータ記憶
装置とデータ読み出しまたは書き込み装置からなる通信
システムを適用するのに好適なフレキシブル製造システ
ムの一例の概要を示す図であり、第6図は、ステーショ
ンでデータ記憶装置が読み出しまたは書き込み装置が放
射するマイクロ波の所定電界強度の領域に進入するのを
示す図である。 21〜24:データ記憶装置、 31〜34:読み出しまたは書き込み装置。
たは書き込み装置からなる通信システムにおけるデータ
記憶装置から送出される動作可能信号の一例であり、第
2図は、本発明の通信システムにおけるR/W装置の動
作を示すフローチャートであり、第3図は、本発明の通
信システムにおけるデータ記憶装置の0.5にバイトの
メモリマツプを示す図であり、第4図は、本発明の通信
システムにおけるデータ記憶装置の2にバイトのメモリ
マツプを示す図であり、第5図は、本発明のデータ記憶
装置とデータ読み出しまたは書き込み装置からなる通信
システムを適用するのに好適なフレキシブル製造システ
ムの一例の概要を示す図であり、第6図は、ステーショ
ンでデータ記憶装置が読み出しまたは書き込み装置が放
射するマイクロ波の所定電界強度の領域に進入するのを
示す図である。 21〜24:データ記憶装置、 31〜34:読み出しまたは書き込み装置。
Claims (1)
- 【特許請求の範囲】 1、データが記憶されるデータ記憶装置と、前記データ
記憶装置からデータを読み出しまたはデータを書き込む
装置とからなる通信システムにおいて、前記データ記憶
装置はデータの読み出しまたは書き込みができる動作状
態となると前記データ読み出しまたは書き込み装置に動
作可能信号を出力するとともに、この動作可能信号に前
記データ記憶装置の有するメモリ容量を示すデータを含
めたことを特徴とするデータ記憶装置とデータ読み出し
または書き込み装置からなる通信システム。 2、請求項1記載のデータ記憶装置とデータ読み出しま
たは書き込み装置からなる通信システムにおいて、前記
データ読み出しまたは書き込み装置に、上位コントロー
ラから入力された読み出しまたは書き込み命令で用いる
アドレスの数が前記データ記憶装置のメモリ容量の有す
るアドレスの数を超えているか否かを判別する判別手段
と、前記読み出しまたは書き込み命令で用いるアドレス
の数が前記データ記憶装置のメモリ容量の有するアドレ
スの数を超えたときにエラー信号を出力するエラー信号
出力手段と、を設けたことを特徴とするデータ記憶装置
とデータ読み出しまたは書き込み装置からなる通信シス
テム。 3、請求項1記載のデータ記憶装置とデータ読み出しま
たは書き込み装置からなる通信システムにおいて、前記
データ読み出しまたは書き込み装置に、インターフェイ
スの1単位情報のビット数で指定できるアドレスの数よ
り前記データ記憶装置のメモリ容量の有するアドレスの
数が多いか否かを判別する判別手段を設けるとともに、
前記データ記憶装置のメモリ容量の有するアドレスの数
が多いときに前記データ記憶装置にメモリ容量を複数の
バンクに区分していずれかのバンクを指定するデータを
与えるバンク指定手段を設けたことを特徴とするデータ
記憶装置とデータ読み出しまたは書き込み装置からなる
通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25891990A JPH04137049A (ja) | 1990-09-28 | 1990-09-28 | データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25891990A JPH04137049A (ja) | 1990-09-28 | 1990-09-28 | データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04137049A true JPH04137049A (ja) | 1992-05-12 |
Family
ID=17326858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25891990A Pending JPH04137049A (ja) | 1990-09-28 | 1990-09-28 | データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04137049A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6224339A (ja) * | 1985-05-02 | 1987-02-02 | デイジタル イクウイツプメント コ−ポレイシヨン | デ−タ処理システムとともに使用される拡張可能なメモリ回路装置 |
JPH01236389A (ja) * | 1988-03-17 | 1989-09-21 | Seiko Epson Corp | メモリーカード |
-
1990
- 1990-09-28 JP JP25891990A patent/JPH04137049A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6224339A (ja) * | 1985-05-02 | 1987-02-02 | デイジタル イクウイツプメント コ−ポレイシヨン | デ−タ処理システムとともに使用される拡張可能なメモリ回路装置 |
JPH01236389A (ja) * | 1988-03-17 | 1989-09-21 | Seiko Epson Corp | メモリーカード |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210011629A1 (en) | Memory device | |
EP3330895B1 (en) | Card and host device | |
USRE44442E1 (en) | Information processing apparatus and information processing method | |
JPH07296125A (ja) | リーダライタ及び非接触icカードシステム | |
WO2006059772A2 (en) | Memory system, memory system controller, and a data processing method in a host apparatus | |
EP2664992B1 (en) | Method for addressing a memory card, a system using a memory card, and a memory card | |
CN112106071B (zh) | 射频识别通信单元及其控制方法与计算机可读存储介质 | |
JPH04137049A (ja) | データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システム | |
US7921229B2 (en) | Host device, storage device, and method for accessing a storage device | |
CN115599424A (zh) | 一种采用cpu远程更新fpga固件的方法 | |
US20080256289A1 (en) | Memory apparatus to write and read data, and method thereof | |
JPH01213774A (ja) | 携帯可能記憶媒体処理装置 | |
JP2003195914A (ja) | Plc用icカードアクセス制御機器 | |
US6397289B1 (en) | Disk control apparatus | |
JP2508982B2 (ja) | 装置内制御方式 | |
JP2529978B2 (ja) | 本体−通信制御アダプタ間インタフェ―ス制御方式 | |
JP2852304B2 (ja) | データ記憶装置とデータ読み出しまたは書き込み装置からなる通信システム | |
JPH09223203A (ja) | 非接触icカード | |
KR100274644B1 (ko) | 데이터 인터페이스 장치 | |
JPH0194741A (ja) | 通信制御装置の割込み制御方式 | |
JPS62200945A (ja) | 通信制御方式 | |
JPH01193960A (ja) | 入出力制御方式 | |
JPH036685A (ja) | 物品識別システム | |
JPH0572328A (ja) | 個体識別装置 | |
JPH02193388A (ja) | 記憶装置 |